CN105405889B - 一种具有全方位电流扩展路径的沟槽mosfet - Google Patents
一种具有全方位电流扩展路径的沟槽mosfet Download PDFInfo
- Publication number
- CN105405889B CN105405889B CN201510742176.9A CN201510742176A CN105405889B CN 105405889 B CN105405889 B CN 105405889B CN 201510742176 A CN201510742176 A CN 201510742176A CN 105405889 B CN105405889 B CN 105405889B
- Authority
- CN
- China
- Prior art keywords
- layer
- structural layer
- trench mosfet
- substrate
- omnidirectional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
- H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种具有全方位电流扩展路径的沟槽MOSFET，包括：衬底101；覆盖在衬底101内的第一结构层102；覆盖在第一结构层102内的第二结构层103；覆盖在第二结构层103内的第三结构层104；位于第三结构层104顶部的源接触孔108；横跨在第三结构层104、第二结构层103、第一结构层102上方的沟槽109；横跨在第三结构层104、第二结构层103、第一结构层102上方，位于沟槽109内的多晶硅栅极106；位于多晶硅栅极106外侧侧壁和底部的栅介质层105；位于多晶硅栅极106顶部的栅接触孔107；由衬底101、第一结构层102、第二结构层103、第三结构层104形成的上表面层110；其中，所述衬底101、第一结构层102、第三结构层104为第一导电类型，所述第二结构层103为第二导电类型。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种具有全方位电流扩展路径的沟槽MOSFET。
背景技术
以垂直双扩散工艺形成的纵向MOSFET称为VDMOSFET，简称VDMOS。VDMOS(垂直双扩散场效应晶体管)作为开关器件，广泛应用在电源系统中。为了提高元胞集成密度，降低导通电阻，一种沟槽(Trench)工艺制作的MOSFET结构被提出。沟槽工艺MOSFET取代传统的平面工艺，在低压MOSFET领域得到广泛的应用。传统的沟槽MOSFET将沟道区由横向改为纵向，使得相同芯片面积的元胞更加密集，使沟道区增加，从而降低导通电阻。然而，无论是平面工艺的横向沟道或者是槽栅工艺的纵向沟道，导通路径均比较有限。
如图1所示，传统的沟槽MOSFET采用硅片背面作为漏极，硅片上生长外延层，在外延层中挖沟槽，在沟槽中生长栅氧，淀积多晶硅，同时离子注入阱区和源区，制备源电极和栅电极。传统槽栅减小了沟道电阻和JEFT区电阻，在低压MOSFET领域占有优势。同时由于增加元胞的集成密度，使有效芯片面积内，导电沟道数目增加。然而，该方法只在纵向方向上存在导电沟道，电流流通路径相当有限。
发明内容
本发明提供一种具有全方位电流扩展路径的沟槽MOSFET，通过在全方位增加导电沟道，从而增加电流扩展路径，实现进一步降低导通电阻的目的。
为达到上述目的，本发明采用下述技术方案：
一种具有全方位电流扩展路径的沟槽MOSFET，包括：
衬底101；
覆盖在衬底101内的第一结构层102；
覆盖在第一结构层102内的第二结构层103；
覆盖在第二结构层103内的第三结构层104；
位于第三结构层104顶部的源接触孔108；
横跨在第三结构层104、第二结构层103、第一结构层102上方的沟槽109；
横跨在第三结构层104、第二结构层103、第一结构层102上方，位于沟槽109内的多晶硅栅极106；
位于多晶硅栅极106外侧侧壁和底部的栅介质层105；
位于多晶硅栅极106顶部的栅接触孔107；
由衬底101、第一结构层102、第二结构层103、第三结构层104形成的上表面层110；
其中，所述衬底101、第一结构层102、第三结构层104为第一导电类型，所述第二结构层103为第二导电类型。
可选的，所述衬底101通过外延刻蚀后形成，第一结构层102、第二结构层103、第三结构层104均通过外延形成。
可选的，所述衬底101的厚度不低于20um，刻槽后衬底101的厚度不超过5um，第一结构层102的外延厚度不超过10um。
可选的，外延层掺杂浓度与基本沟槽MOSFET相同，为1×1014/cm3～1×1019/cm3，以便形成100V以内击穿电压。
可选的，所述第一结构层102、第二结构层103、第三结构层104外延生长完成后需经过一步CMP(Chemical Mechanical Polishing、化学机械抛光)工艺。
可选的，栅介质层105厚度和常规沟槽MOSFET相同，为30nm～50nm。
可选的，栅介质层105形成之前的结构只需通过两次掩膜光刻就可形成。
可选的，栅接触孔107、源接触孔108均为传统沟槽MOSFET结构，可具有多种多样的掺杂、尺寸、制作方式，本发明的全方位电流扩展结构可以与其中任意一种结构共同组成全方位电流扩展沟槽MOSFET。
可选的，所述具有全方位电流扩展路径的沟槽MOSFET具有沟道区和漂移区的横向电流路径，以及全方位的电流扩展路径。
可选的，所述第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。
本发明实施例提供的具有全方位电流扩展路径的沟槽MOSFET，电流在MOSFET的上顶面和四周侧面均具有流通路径，在各个方向上均具有导电沟道，使电流导通路径增加，从而增加电流扩展路径，减小了导通电阻。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为现有技术中传统的沟槽MOSFET结构示意图；
图2为本发明实施例提供的具有全方位电流扩展路径的沟槽MOSFET的结构示意图；
图3a为本发明实施例提供的制作图2所示的具有全方位电流扩展路径的沟槽MOSFET的工艺流程图；
图3b为图3a所示工艺流程图中多次刻蚀掩膜版的结构示意图；
图4a为本发明实施例提供的沟槽MOSFET全方位电流扩展路径；
图4b为本发明实施例提供的沟槽MOSFET上表面电流扩展路径；
图4c为本发明实施例提供的沟槽MOSFET侧面流扩展路径。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
如图2所示，本发明实施例提供一种具有全方位电流扩展路径的沟槽MOSFET，所述沟槽MOSFET包括：
衬底101；
覆盖在衬底101内的第一结构层102；
覆盖在第一结构层102内的第二结构层103；
覆盖在第二结构层103内的第三结构层104；
位于第三结构层104顶部的源接触孔108；
横跨在第三结构层104、第二结构层103、第一结构层102上方的沟槽109；
横跨在第三结构层104、第二结构层103、第一结构层102上方，位于沟槽109内的多晶硅栅极106；
位于多晶硅栅极106外侧侧壁和底部的栅介质层105；
位于多晶硅栅极106顶部的栅接触孔107；
由衬底101、第一结构层102、第二结构层103、第三结构层104形成的上表面层110；
其中，所述衬底101、第一结构层102、第三结构层104为第一导电类型，所述第二结构层103为第二导电类型。
可选的，所述衬底101通过外延刻蚀后形成，第一结构层102、第二结构层103、第三结构层104均通过外延形成。
可选的，所述衬底101的厚度不低于20um，刻槽后衬底101的厚度不超过5um，第一结构层102的外延厚度不超过10um。
可选的，外延层掺杂浓度与基本沟槽MOSFET相同，为1×1014/cm3～1×1019/cm3，以便形成100V以内击穿电压。
可选的，所述第一结构层102、第二结构层103、第三结构层104外延生长完成后需经过一步CMP(Chemical Mechanical Polishing、化学机械抛光)工艺。
可选的，栅介质层105厚度和常规沟槽MOSFET相同，为30nm～50nm。
可选的，栅介质层105形成之前的结构只需通过两次掩膜光刻就可形成。
可选的，栅接触孔107、源接触孔108均为传统沟槽MOSFET结构，可具有多种多样的掺杂、尺寸、制作方式，本发明的全方位电流扩展结构可以与其中任意一种结构共同组成全方位电流扩展沟槽MOSFET。
可选的，所述具有全方位电流扩展路径的沟槽MOSFET具有沟道区和漂移区的横向电流路径，以及全方位的电流扩展路径。
可选的，所述第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。
衬底101外延生长后，进行第一次掩膜，掩蔽层为SiO2，从上表面往底部刻蚀，保留SiO2层，生长第一结构层102、第二结构层103、第三结构层104，再经过CMP工艺，去除SiO2底部平面以上的第一结构层102、第二结构层103、第三结构层104。在上表面层110上表面刻蚀沟槽109，沟槽的一边垂直相交于第二结构层103上顶部，沟槽的另一边位于第一结构层102内，在沟槽的内侧壁热生长栅介质层105，淀积多晶硅栅极106并反刻。
在本发明的实施例中，多晶硅、栅接触孔、源接触孔等金属互连工艺均等同于普通槽栅结构，其尺寸、制作方式多种多样，本实施例不具体说明，在制作流程中以金属互连及钝化工艺代替。
本实例可通过槽栅工艺中常用的外延、刻槽、CMP、淀积、热氧化等实施方式实现。如图3a所示，为一种可行的工艺流程，如图3b所示，同时给出了各次注入的掩模板，白色部分为刻蚀区域，其多晶硅栅极106以后的工艺步骤与普通MOSFET一致，不再赘述。
在本发明实施例中，沟槽MOSFET全方位电流扩展路径如图4a所示。从图4a、图4b、图4c中可以看到，电流由第三结构层104出发，水平方向流经第二结构层103、第一结构层102，垂直方向流经衬底101，最后汇集到漏极电极处120。而传统结构如图1普通沟槽MOSFET，电流一般是从源极出发，垂直方向流经源极N+、p注入区、N-外延层区、N+衬底。而在本发明中，电流在MOSFET的上顶面和四周侧面均具有流通路径，也即全方位电流扩展路径如图4a，上表面电流扩展路径如图4b，侧面电流扩展路径如图4c所示。另外，由于采用本发明结构，在各个方向上均具有导电沟道，使电流导通路径增加，从而增加电流扩展路径，减小了导通电阻。
同时，除了金属互连及钝化层工艺以外的主要工艺部分，只需经过两次光刻，第一次为衬底101的掩膜刻蚀，第二次为沟槽109刻蚀。其余半导体层，第一结构层102、第二结构层103、第三结构层104均为外延生长形成，无需光刻和注入。
需要说明的是，虽然本发明实施例是针对N型MOSFET，但是也同样适用于P型MOSFET。虽然本发明实施例是针对条形栅的沟槽MOSFET，但是同样也适用于元胞结构的沟槽MOSFET。另外，本发明可实现的实施方法还可以通过外延后多次注入方法补偿后形成，本文不一一给出。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (9)
1.一种具有全方位电流扩展路径的沟槽MOSFET，其特征在于，包括：
衬底(101)；
覆盖在衬底(101)内的第一结构层(102)；
覆盖在第一结构层(102)内的第二结构层(103)；
覆盖在第二结构层(103)内的第三结构层(104)；
位于第三结构层(104)顶部的源接触孔(108)；
横跨在第三结构层(104)、第二结构层(103)、第一结构层(102)上方的沟槽(109)；
横跨在第三结构层(104)、第二结构层(103)、第一结构层(102)上方，位于沟槽(109)内的多晶硅栅极(106)；
位于多晶硅栅极(106)外侧侧壁和底部的栅介质层(105)；
位于多晶硅栅极(106)顶部的栅接触孔(107)；
由衬底(101)、第一结构层(102)、第二结构层(103)、第三结构层(104)形成的上表面层(110)，所述上表面层(110)具有水平导电沟道，以将电流从所述第三结构层(104)水平传导至所述衬底(101)；
其中，所述衬底(101)、第一结构层(102)、第三结构层(104)为第一导电类型，所述第二结构层(103)为第二导电类型，所述衬底(101)通过外延刻蚀后形成，所述第一结构层(102)、第二结构层(103)、第三结构层(104)均通过外延形成。
2.根据权利要求1所述的具有全方位电流扩展路径的沟槽MOSFET，其特征在于，所述衬底(101)的厚度不低于20um，刻槽后衬底(101)的厚度不超过5um，第一结构层(102)的外延厚度不超过10um。
3.根据权利要求1所述的具有全方位电流扩展路径的沟槽MOSFET，其特征在于，外延层掺杂浓度与基本沟槽MOSFET相同，为1×1014/cm3～1×1019/cm3。
4.根据权利要求1所述的具有全方位电流扩展路径的沟槽MOSFET，其特征在于，所述第一结构层(102)、第二结构层(103)、第三结构层(104)外延生长完成后经过一步CMP工艺。
5.根据权利要求1所述的具有全方位电流扩展路径的沟槽MOSFET，其特征在于，所述栅介质层(105)厚度和常规沟槽MOSFET相同，为30nm～50nm。
6.根据权利要求1所述的具有全方位电流扩展路径的沟槽MOSFET，其特征在于，所述栅介质层(105)形成之前的结构通过两次掩膜光刻形成。
7.根据权利要求1所述的具有全方位电流扩展路径的沟槽MOSFET，其特征在于，所述第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。
8.根据权利要求1所述的具有全方位电流扩展路径的沟槽MOSFET，其特征在于，所述栅接触孔(107)、源接触孔(108)均为传统沟槽MOSFET结构。
9.根据权利要求1所述的具有全方位电流扩展路径的沟槽MOSFET，其特征在于，所述具有全方位电流扩展路径的沟槽MOSFET具有沟道区和漂移区的横向电流路径，以及全方位的电流扩展路径。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510742176.9A CN105405889B (zh) | 2015-11-04 | 2015-11-04 | 一种具有全方位电流扩展路径的沟槽mosfet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510742176.9A CN105405889B (zh) | 2015-11-04 | 2015-11-04 | 一种具有全方位电流扩展路径的沟槽mosfet |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105405889A CN105405889A (zh) | 2016-03-16 |
| CN105405889B true CN105405889B (zh) | 2019-01-08 |
Family
ID=55471268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510742176.9A Active CN105405889B (zh) | 2015-11-04 | 2015-11-04 | 一种具有全方位电流扩展路径的沟槽mosfet |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105405889B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108054215B (zh) * | 2017-12-21 | 2020-08-28 | 南京溧水高新创业投资管理有限公司 | 结型场效应晶体管及其制作方法 |
| CN119497414A (zh) * | 2025-01-20 | 2025-02-21 | 西安龙飞电气技术有限公司 | 一种碳化硅mosfet器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101794780A (zh) * | 2008-12-31 | 2010-08-04 | 万国半导体有限公司 | 纳米管金属氧化物半导体场效应管技术与器件 |
| CN102194880A (zh) * | 2010-03-05 | 2011-09-21 | 万国半导体股份有限公司 | 带有沟槽-氧化物-纳米管超级结的器件结构及制备方法 |
| US20130015494A1 (en) * | 2009-06-12 | 2013-01-17 | Alpha & Omega Semiconductor, Inc. | Nanotube Semiconductor Devices and Nanotube Termination Structures |
-
2015
- 2015-11-04 CN CN201510742176.9A patent/CN105405889B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101794780A (zh) * | 2008-12-31 | 2010-08-04 | 万国半导体有限公司 | 纳米管金属氧化物半导体场效应管技术与器件 |
| US20130015494A1 (en) * | 2009-06-12 | 2013-01-17 | Alpha & Omega Semiconductor, Inc. | Nanotube Semiconductor Devices and Nanotube Termination Structures |
| CN102194880A (zh) * | 2010-03-05 | 2011-09-21 | 万国半导体股份有限公司 | 带有沟槽-氧化物-纳米管超级结的器件结构及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105405889A (zh) | 2016-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11973114B2 (en) | MOS-based power semiconductor device having increased current carrying area and method of fabricating same | |
| JP2019208074A (ja) | 半導体装置 | |
| JP2014135494A (ja) | 二重並列チャネル構造を持つ半導体素子及びその半導体素子の製造方法 | |
| US9178055B2 (en) | Semiconductor device | |
| TW202006956A (zh) | 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體 | |
| JP5583846B2 (ja) | 半導体装置 | |
| JP2008166490A (ja) | 半導体装置の製造方法 | |
| CN103050541A (zh) | 一种射频ldmos器件及其制造方法 | |
| JP5677330B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2018082055A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2018022854A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2014130986A (ja) | 半導体素子の製造方法 | |
| WO2014083771A1 (ja) | 半導体素子及びその製造方法 | |
| TWI566410B (zh) | 半導體元件、終端結構及其製造方法 | |
| WO2019109924A1 (zh) | Ldmos器件及其制备方法 | |
| KR101360070B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN114464674B (zh) | Ldmosfet器件、制作方法及芯片 | |
| CN105405889B (zh) | 一种具有全方位电流扩展路径的沟槽mosfet | |
| CN102646712A (zh) | 一种ldmos器件及其制造方法 | |
| TW200945586A (en) | Semiconductor device and method of manufacturing the same | |
| CN105981144B (zh) | 终止结构及其制作方法 | |
| JP2019165166A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2011210905A (ja) | 半導体装置の製造方法 | |
| CN110444591B (zh) | 具有低比导通电阻的槽型器件及其制造方法 | |
| CN110571268B (zh) | 具有部分宽禁带材料/硅材料异质结的igbt及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220819 Address after: Room 108, floor 1, building 4, No. 2 dacuodeng Hutong, Dongcheng District, Beijing 100010 Patentee after: Beijing Zhongke micro Investment Management Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |