CN105336701B - 用于减少硅损耗的方法 - Google Patents
用于减少硅损耗的方法 Download PDFInfo
- Publication number
- CN105336701B CN105336701B CN201410373544.2A CN201410373544A CN105336701B CN 105336701 B CN105336701 B CN 105336701B CN 201410373544 A CN201410373544 A CN 201410373544A CN 105336701 B CN105336701 B CN 105336701B
- Authority
- CN
- China
- Prior art keywords
- trench
- active region
- polysilicon layer
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 26
- 239000010703 silicon Substances 0.000 title claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 47
- 229920005591 polysilicon Polymers 0.000 claims abstract description 45
- 238000000137 annealing Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 35
- 229910052757 nitrogen Inorganic materials 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 238000005137 deposition process Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 4
- 230000009969 flowable effect Effects 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 13
- SJHPCNCNNSSLPL-CSKARUKUSA-N (4e)-4-(ethoxymethylidene)-2-phenyl-1,3-oxazol-5-one Chemical compound O1C(=O)C(=C/OCC)\N=C1C1=CC=CC=C1 SJHPCNCNNSSLPL-CSKARUKUSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
本发明公开了一种减少硅损耗的方法和通过该方法制造的产品。通过该方法，可修复在刻蚀过程中对有源区和多晶硅层造成的损伤，并且可使得有源区和多晶硅层中的硅不会被过多消耗。该方法包括：在衬底上形成有源区；在有源区上依次形成衬垫氧化物层、多晶硅层和氮化硅层；在有源区和多晶硅层中形成沟槽；对所述衬底进行氮气退火；沟槽表面上形成氧化物内衬；以及填充沟槽。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及在存储器的制造过程中用于减少多晶硅和有源区中的硅损耗的方法。
背景技术
ETOX闪存是一种类型的可擦除可编程只读存储器(EPROM)，其中包含薄的隧道氧化物结构，因此被称为“ETOX”(Electron Tunnel Oxide Device)闪存。
在ETOX闪存中，浮置栅(FG)用于存储电子以实现“1”或“0”。浮置栅通常由多晶硅形成。随着闪存的尺寸不断缩小，浮置栅长度和有源区(AA)宽度也不断缩小。因此浮置栅和有源区的尺寸对于ETOX闪存的特性具有很大影响。
图1A至图1E示出了现有技术中多晶硅和有源区的刻蚀和沟槽填充的流程图。
图1A示出在半导体衬底上形成有源区101之后，在有源区上依次形成衬垫氧化物层102、多晶硅层103和氮化硅层104。然后，如图1B所示，进行存储单元有源区刻蚀，以形成沟槽。接下来，如图1C所示，进行外围器件有源区刻蚀，以形成沟槽。通过如图1B和1C所示的刻蚀过程，使得多晶硅和有源区暴露出来。
然后，如图1D所述，在暴露的沟槽表面上形成氧化物内衬105。例如，该氧化物内衬105可通过炉管加热氧化来形成。最后，如图1E所示，进行高表面比(HARP)沉积工艺，从而在沟槽中填充氧化物。
然而，在当前工艺条件下，在由多晶硅层103形成浮置栅之前，裸露的多晶硅层103和有源区中的硅经常被氧消耗。尤其是在图1D和1E所示的氧化物沉积期间，多晶硅层103和有源区101中的硅损耗量很大。使得所形成的多晶硅层103和有源区101的实际尺寸与设计尺寸之间存在很大的误差。多晶硅层103和有源区中的硅损耗严重影响闪存的性能。
因此，需要一种在半导体的制造过程中能够减小多晶硅和有源区中暴露的硅的损耗的工艺方法。
发明内容
本发明的目的是提供一种在半导体的制造过程中能够减小暴露的硅的损耗的工艺方法。
根据本发明的一个方面，提供一种制造半导体结构的方法，包括：在衬底上形成有源区；在有源区上依次形成衬垫氧化物层、多晶硅层和氮化硅层；在有源区和多晶硅层中形成沟槽；对衬底进行氮气退火；沟槽表面上形成氧化物内衬；以及填充沟槽。
在一个优选实施例中，对所述衬底进行氮气退火的工艺条件包括以下的一项或多项：氮气气氛；温度600－1000℃；以及退火时间20－40分钟。可通过炉管加热在沟槽表面上形成氧化物内衬。可通过对所述衬底进行氮气退火，在沟槽表面上形成氮化物。氮化物可用于控制所形成的氧化物内衬的厚度，从而减少有源区和多晶硅层中的硅损耗。沟槽可用于浅槽隔离。在有源区和多晶硅层中形成沟槽可包括形成用于隔离存储组件有源区的沟槽。在有源区和多晶硅层中形成沟槽可包括形成用于隔离外围器件的沟槽。填充沟槽包括在沟槽中填充氧化物。可通过等离子体增强化学气相沉积(PECVD)、旋涂沉积、快速气相沉积、可流动膜沉积工艺填充沟槽。
与现有技术相比，本发明的优点包括：
一方面，氮气退火工艺可修复在刻蚀过程中对有源区和多晶硅层造成的损伤。另一方面，在氮气退火期间，在有源区和多晶硅层的表面上将形成氮化物。该氮化物层可以在后续的氧化物沉积期间保护有源区和多晶硅层的侧壁，使得有源区和多晶硅层中的硅不会被过多消耗。
通过增加氮气退火工艺，氧化物内衬的厚度得以控制，进而增加了高表面比填充窗口的宽度，从而有利于深沟槽的充分填充。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，放大了层和区域的厚度。相同或相应的部件将用相同或类似的标记表示。
图1A至图1E示出了现有技术中多晶硅和有源区的刻蚀和沟槽填充工艺的剖面示意图。
图2A至2F示出根据本发明的一个实施例的减少制造期间硅损耗的工艺的剖面示意图。
图3示出根据本发明的一个实施例的减少制造期间硅损耗的方法的流程图。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
随着存储器尺寸变小，减小多晶硅栅极和有源区尺寸变得越来越重要。然而，在制造期间，对多晶硅和有源区中硅的损耗将严重影响尺寸精度，造成器件的性能下降。因此，需要控制多晶硅和有源区在制造期间的硅损耗。
图2A至2F示出根据本发明的一个实施例的减少制造期间硅损耗的工艺的剖面示意图。
为了便于说明，图2A-2F中仅示出了多晶硅层和有源区，而未示出衬底中的各种半导体器件的具体结构。
如图2A所示，首先，通过掺杂工艺在半导体衬底上形成有源区201。掺杂是将杂质有意地引入半导体以改变其电学性质的过程。所选的特定掺杂物可至少部分地取决于最终开关组件中期望的特定性质、要掺杂的半导体材料的特性、本文中未讨论的其它因素、或以上的组合。示例性掺杂物可包括但不限于族III和族V元素。在半导体材料是族IV材料(例如，硅、锗以及碳化硅)的诸个实施例中，族III或族V元素可用作掺杂物。具体的示例性掺杂物可包括但不限于：硼(B)、砷(As)、磷(P)和镓(Ga)。
然后，在有源区201上通过适当的沉积工艺依次形成衬垫氧化物层202、多晶硅层203和氮化硅层204。沉积工艺可包括化学气相沉积(CVD)工艺、物理气相沉积(PVD)工艺或原子层沉积(ALD)工艺等。
然后，如图2B所示，通过适当的光刻和刻蚀工艺，进行有源区和多晶硅层刻蚀，以形成沟槽。可选的刻蚀工艺包括湿法刻蚀和干法刻蚀，其中干法刻蚀又包括离子铣刻蚀、等离子刻蚀和反应离子刻蚀等。
在一个实施例中，首先进行的是存储组件刻蚀，以形成用于隔离存储组件有源区的沟槽，如图2B所示。
然后，可选地进行外围器件有源区刻蚀，以形成用于隔离外围器件的沟槽，如图2C所示。
在沟槽刻蚀过程之后，多晶硅层203和有源区201在沟槽中暴露出来。
接下来，对所得到的结构进行氮气退火。在一个实施例中，在氮气气氛中，在温度600-1000℃下，退火20分钟至40分钟。
一方面，该氮气退火工艺可修复在刻蚀过程中对有源区201和多晶硅层203造成的损伤。另一方面，在氮气退火期间，在有源区201和多晶硅层203的表面上将形成氮化物205。由于硅与氮气充分反应通常需要在约1300℃的高温下进行，因此在退火期间所形成的氮化物非常薄。并且，该氮化物层205的厚度通常与退火的温度和时间有关。该氮化物层还可以在后续的氧化物沉积期间保护有源区201和多晶硅层203的侧壁，使得有源区201和多晶硅层203中的硅不会被过多消耗。
然后，如图2E所述，在暴露的沟槽表面上形成氧化物内衬206。例如，该氧化物内衬206可通过炉管加热氧化来形成。由于在氮气退火过程中，在有源区201和多晶硅层203的暴露表面上形成了一层氮化物，所以氧化物内衬206的厚度得以控制，从而避免过多地消耗有源区201和多晶硅层203中的硅。
通常，不进行氮气退火的情况下，所形成的氧化物内衬206的厚度范围是240埃-260埃。而在进行根据本发明的氮气退火后，所形成的氧化物内衬206的厚度范围180埃-200埃。多晶硅203中被消耗的硅比传统方法要少40埃-50埃。因此，氧化物内衬206的厚度得以控制。
最后，如图2F所示，通过高表面比(HARP)沉积工艺，在沟槽中填充氧化物。由于增加了氮气退火工艺，氧化物内衬206的厚度得以控制，进而增加了高表面比填充窗口的宽度，从而有利于深沟槽的充分填充。在一些实施例中，高表面比(HARP)沉积工艺可以包括等离子体增强化学气相沉积(PECVD)、旋涂沉积、快速气相沉积、可流动膜沉积等。
图3示出根据本发明的一个实施例的减少制造期间硅损耗的方法的流程图。
首先，在步骤301，通过掺杂工艺在半导体衬底上形成有源区。然后，在步骤302，在有源区上通过适当的沉积工艺依次形成衬垫氧化物层、多晶硅层和氮化硅层。在步骤303，通过适当的光刻和刻蚀工艺，在有源区和多晶硅层中形成沟槽。在一个实施例中，步骤303可包括用于形成浅槽隔离沟槽的刻蚀过程。例如，该沟槽是用于隔离存储组件有源区的沟槽或用于隔离外围器件的沟槽。
在步骤304，对所得到的结构进行氮气退火。在一个实施例中，在氮气气氛中，在温度600-1000℃下，退火20分钟至40分钟
在步骤305，在暴露的沟槽表面上形成氧化物内衬。在步骤306，在沟槽中填充氧化物。
在以上的描述中，虽然以有源区和多晶硅层为例，描述了本发明的示例方法，然而，本发明的方法不限于这些方面。本发明所述的方法还可用于在半导体制造的各种过程中减少任何含硅层的硅损耗，提高加工精度，从而改进器件性能。
以上描述了本发明的若干实施例。然而，本发明可具体化为其它具体形式而不背离其精神或本质特征。所描述的实施例在所有方面都应被认为仅是说明性而非限制性的。因此，本发明的范围由所附权利要求书而非前述描述限定。落入权利要求书的等效方案的含义和范围内的所有改变被权利要求书的范围所涵盖。
Claims (9)
1.一种制造半导体结构的方法，包括：
在衬底上形成有源区；
在有源区上依次形成衬垫氧化物层、多晶硅层和氮化硅层；
在有源区和多晶硅层中形成沟槽；
对所述衬底进行氮气退火；
沟槽表面上形成氧化物内衬；以及
填充沟槽，
其中，
通过对所述衬底进行氮气退火，在沟槽表面上形成氮化物，并且所述氮化物用于控制所形成的氧化物内衬的厚度，从而减少有源区和多晶硅层中的硅损耗。
2.如权利要求1所述的方法，其特征在于，对所述衬底进行氮气退火的工艺条件包括以下的一项或多项：
氮气气氛；
温度600－1000℃；以及
退火时间20－40分钟。
3.如权利要求1所述的方法，其特征在于，通过炉管加热在沟槽表面上形成氧化物内衬。
4.如权利要求1所述的方法，其特征在于，所述沟槽用于浅槽隔离。
5.如权利要求1所述的方法，其特征在于，在有源区和多晶硅层中形成沟槽包括形成用于隔离存储组件有源区的沟槽。
6.如权利要求1所述的方法，其特征在于，在有源区和多晶硅层中形成沟槽包括形成用于隔离外围器件的沟槽。
7.如权利要求1所述的方法，其特征在于，填充沟槽包括在沟槽中填充氧化物。
8.如权利要求7所述的方法，其特征在于，通过等离子体增强化学气相沉积(PECVD)、旋涂沉积、快速气相沉积、可流动膜沉积工艺填充沟槽。
9.一种半导体器件，包括通过权利要求1至8中的任一项所述的方法制造的半导体结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410373544.2A CN105336701B (zh) | 2014-07-31 | 2014-07-31 | 用于减少硅损耗的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410373544.2A CN105336701B (zh) | 2014-07-31 | 2014-07-31 | 用于减少硅损耗的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105336701A CN105336701A (zh) | 2016-02-17 |
| CN105336701B true CN105336701B (zh) | 2018-09-04 |
Family
ID=55287138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410373544.2A Active CN105336701B (zh) | 2014-07-31 | 2014-07-31 | 用于减少硅损耗的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105336701B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116994946A (zh) * | 2023-05-12 | 2023-11-03 | 芯立嘉集成电路(杭州)有限公司 | 非易失性存储器的自对准浮栅生成方法及浮栅非易失性存储器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101097892A (zh) * | 2006-06-29 | 2008-01-02 | 海力士半导体有限公司 | 用于形成闪存器件的隔离结构的方法 |
| CN101295678A (zh) * | 2007-04-25 | 2008-10-29 | 海力士半导体有限公司 | 制造快闪存储器件的方法 |
| CN102013411A (zh) * | 2009-09-07 | 2011-04-13 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构的制造方法 |
| CN102623319A (zh) * | 2012-03-22 | 2012-08-01 | 上海华力微电子有限公司 | 一种制备浮栅的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100554836B1 (ko) * | 2003-06-30 | 2006-03-03 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
| KR100550779B1 (ko) * | 2003-12-30 | 2006-02-08 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| KR101002493B1 (ko) * | 2007-12-28 | 2010-12-17 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 소자 분리막 형성 방법 |
-
2014
- 2014-07-31 CN CN201410373544.2A patent/CN105336701B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101097892A (zh) * | 2006-06-29 | 2008-01-02 | 海力士半导体有限公司 | 用于形成闪存器件的隔离结构的方法 |
| CN101295678A (zh) * | 2007-04-25 | 2008-10-29 | 海力士半导体有限公司 | 制造快闪存储器件的方法 |
| CN102013411A (zh) * | 2009-09-07 | 2011-04-13 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构的制造方法 |
| CN102623319A (zh) * | 2012-03-22 | 2012-08-01 | 上海华力微电子有限公司 | 一种制备浮栅的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105336701A (zh) | 2016-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230352548A1 (en) | Semiconductor device and method of manufacturing the same | |
| US8324038B2 (en) | Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device | |
| TWI455251B (zh) | 製造非揮發性電荷擷取記憶體裝置之單一晶圓程序 | |
| JP4845917B2 (ja) | 半導体装置の製造方法 | |
| US8980718B2 (en) | PMOS transistors and fabrication method | |
| US20080073691A1 (en) | Semiconductor device and method of manufacturing same | |
| CN103681671A (zh) | 具有钨栅电极的半导体器件及其制造方法 | |
| WO2006096749A2 (en) | Semiconductor device manufacture using a sidewall spacer etchback | |
| JP5022614B2 (ja) | 半導体装置の製造方法 | |
| US7935591B2 (en) | Method for fabricating PMOS transistor and method for forming dual gate using the same | |
| KR100426482B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| TWI569330B (zh) | 用於電晶體裝置之改良應力記憶技術 | |
| US20080230801A1 (en) | Trench type power semiconductor device and method for manufacturing same | |
| CN100449714C (zh) | 制造半导体器件的方法 | |
| CN105336701B (zh) | 用于减少硅损耗的方法 | |
| CN102983104B (zh) | Cmos晶体管的制作方法 | |
| TWI691019B (zh) | 快閃記憶體裝置及其製造方法 | |
| US8163626B2 (en) | Enhancing NAND flash floating gate performance | |
| JP2011176348A (ja) | 半導体装置 | |
| JP5865751B2 (ja) | 半導体装置及びその製造方法 | |
| TWI786418B (zh) | 半導體結構及其製造方法 | |
| CN107611134A (zh) | 一种3d nand器件的形成方法 | |
| US8143132B2 (en) | Transistor including a high-K metal gate electrode structure formed on the basis of a simplified spacer regime | |
| CN112103296A (zh) | 半导体结构的制造方法 | |
| CN109461733B (zh) | 闪存器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |