[go: up one dir, main page]

CN100449714C - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN100449714C
CN100449714C CNB2004100556748A CN200410055674A CN100449714C CN 100449714 C CN100449714 C CN 100449714C CN B2004100556748 A CNB2004100556748 A CN B2004100556748A CN 200410055674 A CN200410055674 A CN 200410055674A CN 100449714 C CN100449714 C CN 100449714C
Authority
CN
China
Prior art keywords
polysilicon film
manufacturing
polysilicon
ions
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100556748A
Other languages
English (en)
Other versions
CN1581451A (zh
Inventor
小山内润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN1581451A publication Critical patent/CN1581451A/zh
Application granted granted Critical
Publication of CN100449714C publication Critical patent/CN100449714C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

提供了制造稳定工作的高质量P沟道沟槽MOSFET的方法。在制造具有P型栅电极的P沟道沟槽MOSFET的方法中，其中BF2离子注入到多晶硅膜中以及之后进行热处理的工艺多次进行，以便由此形成栅电极，因此可以提供稳定工作的高质量P沟道沟槽MOSFET。

Description

制造半导体器件的方法
技术领域
本发明涉及制造稳定工作的高质量P沟道沟槽MOSFET的方法。
背景技术
为了减小P沟道沟槽MOSFET中的阈值电压，栅电极的导电类型需要制作为P型。栅电极通常通过掺杂的化学汽相沉积(CVD)形成，其中在多晶硅膜沉积期间同时引入杂质(例如，参见JP 2002-16080A(图5))。
在上述常规制造方法中，对于杂质数量的可控性比离子注入方法在精确度上要更低。因此产生了下面的问题。当引入的杂质数量很大时，在后续的热处理中硼离子作为P型掺杂剂到达半导体衬底的内部，以使MOSFET的阈值电压偏移，当引入杂质的数量很小时，栅电极的电阻变得很大。
发明内容
本发明的一个目的是提供一种具有稳定特性的高质量P沟道沟槽MOSFET的方法。
为了实现上述目的，根据本发明的一个方面，提供了一种制造P沟道MOSFET的方法，包括：在N型半导体衬底内形成沟槽；在沟槽的内表面上形成栅氧化膜；在半导体衬底上沉积第一多晶硅膜；通过利用离子注入法将BF2离子注入到第一多晶硅膜中，并进行第一次热处理；在第一多晶硅膜上沉积第二多晶硅膜；通过利用离子注入法将BF2离子注入到第二多晶硅膜中，并进行第二次热处理；在第二多晶硅膜上沉积第三多晶硅；通过利用离子注入法将BF2离子注入到第三多晶硅膜中，并进行第三次热处理；
根据本发明的另一方面，在制造P沟道MOSFET的方法中，第一、第二和第三多晶硅膜每一个的厚度在300到400nm的范围内。
根据本发明的又一方面，在制造P沟道MOSFET的方法中，注入到第一、第二和第三多晶硅膜每一个中的BF2离子剂量在1×1015到7×1015cm-2的范围内。
根据本发明的又一方面，在制造P沟道MOSFET的方法中，在800到900℃的温度下进行第一、第二和第三次热处理的每一个。
附图说明
在附图中：
图1为示出根据本发明实施例的制造半导体器件的方法的截面视图；
图2为示出根据本发明实施例的制造半导体器件的方法的截面视图；
图3为示出根据本发明实施例的制造半导体器件的方法的截面视图；
图4为示出根据本发明实施例的制造半导体器件的方法的截面视图；
图5为示出常规半导体器件的截面视图。
具体实施方式
参考附图，之后将详细描述根据本发明实施例的制造半导体器件的方法。图1到图4示出了根据本发明实施例的制造半导体器件的方法。
图1示出了截面示意图，其中低杂质富集的N型漂移层102形成在高杂质富集的N型半导体衬底101上，沟槽103选择性地形成在低杂质富集的N型漂移层102中，形成栅绝缘膜104。通过利用光刻方法和各向异性干法刻蚀工艺形成沟槽103。通过利用炉内热氧化工艺形成栅绝缘膜104。
接着，图2示出了截面示意图，其中在通过利用CVD方法在栅绝缘膜104上沉积300至400nm厚度的第一多晶硅膜105之后，以例如50keV的加速能量、1×1015到7×1015cm-2的剂量将BF2离子注入到第一多晶硅膜105中，然后在800至900℃的温度下，在电炉内进行热处理大约30分钟。第一多晶硅膜105的厚度在300至400nm范围中的原因在于，易于维持通过离子注入工艺在第一多晶硅膜105中的BF2离子分布的均匀性，以及在于防止一次产生大的应力。此外，BF2离子的剂量在1×1015到7×1015cm-2范围内的原因在于，第一多晶硅膜105的阻抗值可以充分地减小，功函数中的差异可以保持很大且为正。
当沟槽103的宽度在0.5-1.0μm的范围内，为了将沟槽103填充以多晶硅膜，多晶硅膜必须具有总共约1.0μm的厚度。多晶硅膜是具有大应力的膜。如果多晶硅膜一次沉积约1.0μm的厚度，则由于多晶硅膜的应力导致的半导体衬底101的弯曲和栅绝缘膜104的退化，不能进行适当的光刻工艺。基于该原因，多晶硅膜需要多次形成。
在其中BF2离子用作离子注入的掺杂剂的情况下，如果第二多晶硅膜在第一多晶硅膜105上形成而没有热处理，  则在后续热处理中氟汽化，以在第一和第二多晶硅膜之间的界面中产生气泡，从而导致异常。为了避免这种异常，热处理应当在第二多晶硅膜形成之前进行，以便由此预先进行除气。在该热处理中的温度在800到900℃的范围内。如果该热处理中的温度低于800℃，则由于低温而使扩散变得不充分，如果温度超过900℃，硼离子穿过栅绝缘膜104渗透从而到达漂移层102，从而导致阈值电压偏移，或者在其他元件上施加的热影响变大。
接着，如图3所示，在第二多晶硅膜106沉积了300-400nm的厚度之后，BF2离子以1x1015到7x1015cm-2的剂量注入到第二多晶硅膜106中。之后，在800到900℃的温度下进行热处理。
随后，为了完全地以多晶硅膜填充沟槽103，重复进行图2和3中示出的工艺，以获得图4中所示的结构。
后续工艺和用于制造普通沟槽MOSFET的工艺相同。栅电极、体区和源区形成在半导体衬底101中。
通过进行上述工艺，栅电极中的杂质浓度在可控性方面变得极佳，多晶硅膜的应力可以被抑制。因此，可以获得稳定工作的高质量P沟道沟槽MOSFET。
如上所述，根据本发明，在制造具有P型栅电极的P沟道沟槽MOSFET的方法中，由于其中BF2离子注入到多晶硅膜中以及之后进行热处理的工艺多次进行，以便由此形成栅电极，因此可以提供稳定工作的高质量P沟道沟槽MOSFET。

Claims (4)

1.一种制造P沟道MOSFET的方法，包括：
在N型半导体衬底内形成沟槽；
在沟槽的内表面上形成栅氧化膜；
在半导体衬底上沉积第一多晶硅膜；
通过离子注入法将BF2离子注入到第一多晶硅膜中，并进行第一次热处理；
在第一多晶硅膜上沉积第二多晶硅膜；
通过利用离子注入法将BF2离子注入到第二多晶硅膜中，并进行第二次热处理；
在第二多晶硅膜上沉积第三多晶硅；以及
通过利用离子注入法将BF2离子注入到第三多晶硅膜中，并进行第三次热处理。
2.根据权利要求1的制造P沟道MOSFET的方法，其中第一、第二和第三多晶硅膜每一个的厚度在300到400nm的范围内。
3.根据权利要求1的制造P沟道MOSFET的方法，其中注入到第一、第二和第三多晶硅膜每一个中的BF2离子的剂量在1×1015到7×1015cm-2的范围内。
4.根据权利要求1的制造P沟道MOSFET的方法中，其中在800到900℃的温度下依次进行第一、第二和第三次热处理的每一个。
CNB2004100556748A 2003-08-01 2004-08-02 制造半导体器件的方法 Expired - Fee Related CN100449714C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003205280A JP4627974B2 (ja) 2003-08-01 2003-08-01 半導体装置の製造方法
JP205280/03 2003-08-01
JP205280/2003 2003-08-01

Publications (2)

Publication Number Publication Date
CN1581451A CN1581451A (zh) 2005-02-16
CN100449714C true CN100449714C (zh) 2009-01-07

Family

ID=34131374

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100556748A Expired - Fee Related CN100449714C (zh) 2003-08-01 2004-08-02 制造半导体器件的方法

Country Status (3)

Country Link
US (1) US6972232B2 (zh)
JP (1) JP4627974B2 (zh)
CN (1) CN100449714C (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562657B1 (ko) * 2004-12-29 2006-03-20 주식회사 하이닉스반도체 리세스게이트 및 그를 구비한 반도체장치의 제조 방법
KR100689840B1 (ko) 2005-10-04 2007-03-08 삼성전자주식회사 리세스된 게이트 전극을 갖는 반도체소자 및 그의 제조방법
US7883965B2 (en) * 2006-07-31 2011-02-08 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
KR100761354B1 (ko) * 2006-10-02 2007-09-27 주식회사 하이닉스반도체 다면채널을 갖는 반도체소자의 듀얼폴리게이트 및 그의형성 방법
US8022472B2 (en) * 2007-12-04 2011-09-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2010003911A (ja) * 2008-06-20 2010-01-07 Sanyo Electric Co Ltd トレンチゲート型トランジスタ及びその製造方法
JP2010050374A (ja) 2008-08-25 2010-03-04 Seiko Instruments Inc 半導体装置
US8546814B2 (en) 2009-03-25 2013-10-01 Rohm Co., Ltd. Semiconductor device
JP5864360B2 (ja) * 2011-06-30 2016-02-17 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
CN103377907A (zh) * 2012-04-28 2013-10-30 上海华虹Nec电子有限公司 深沟槽器件的栅极多晶硅的制备方法
US20140291753A1 (en) * 2013-03-27 2014-10-02 Force Mos Technology Co., Ltd. Trench mosfet structure having self-aligned features for mask saving and on-resistance reduction
KR102243123B1 (ko) * 2019-06-04 2021-04-22 주식회사 뮤즈라이브 초음파를 이용한 인증 정보 전송 장치
CN117373999A (zh) * 2022-06-30 2024-01-09 长鑫存储技术有限公司 半导体结构的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287913B1 (en) * 1999-10-26 2001-09-11 International Business Machines Corporation Double polysilicon process for providing single chip high performance logic and compact embedded memory structure
CN1327271A (zh) * 2000-06-02 2001-12-19 精工电子有限公司 垂直mos三极管及其制造方法
US20030042512A1 (en) * 2001-08-30 2003-03-06 Micron Technology, Inc. Vertical transistor and method of making
US6583000B1 (en) * 2002-02-07 2003-06-24 Sharp Laboratories Of America, Inc. Process integration of Si1-xGex CMOS with Si1-xGex relaxation after STI formation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132238A (en) * 1989-12-28 1992-07-21 Nissan Motor Co., Ltd. Method of manufacturing semiconductor device utilizing an accumulation layer
JP3198200B2 (ja) * 1993-04-30 2001-08-13 株式会社東芝 縦型ｍｏｓトランジスタの製造方法
JP3087674B2 (ja) * 1997-02-04 2000-09-11 日本電気株式会社 縦型ｍｏｓｆｅｔの製造方法
US6274905B1 (en) * 1999-06-30 2001-08-14 Fairchild Semiconductor Corporation Trench structure substantially filled with high-conductivity material
JP4029559B2 (ja) * 2000-11-06 2008-01-09 株式会社デンソー 半導体装置の製造方法
JP3953280B2 (ja) * 2001-02-09 2007-08-08 三洋電機株式会社 絶縁ゲート型半導体装置の製造方法
US6674124B2 (en) * 2001-11-15 2004-01-06 General Semiconductor, Inc. Trench MOSFET having low gate charge
JP4004277B2 (ja) * 2001-11-22 2007-11-07 新電元工業株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287913B1 (en) * 1999-10-26 2001-09-11 International Business Machines Corporation Double polysilicon process for providing single chip high performance logic and compact embedded memory structure
CN1327271A (zh) * 2000-06-02 2001-12-19 精工电子有限公司 垂直mos三极管及其制造方法
US20030042512A1 (en) * 2001-08-30 2003-03-06 Micron Technology, Inc. Vertical transistor and method of making
US6583000B1 (en) * 2002-02-07 2003-06-24 Sharp Laboratories Of America, Inc. Process integration of Si1-xGex CMOS with Si1-xGex relaxation after STI formation

Also Published As

Publication number Publication date
US6972232B2 (en) 2005-12-06
JP2005056872A (ja) 2005-03-03
US20050037559A1 (en) 2005-02-17
CN1581451A (zh) 2005-02-16
JP4627974B2 (ja) 2011-02-09

Similar Documents

Publication Publication Date Title
JP5173582B2 (ja) 半導体装置
JP3940560B2 (ja) 半導体装置の製造方法
CN100449714C (zh) 制造半导体器件的方法
CN102486999A (zh) 栅极氧化层的形成方法
JP2006080177A (ja) 半導体装置およびその製造方法
CN102856177B (zh) 半导体器件和用于制造半导体器件的方法
KR100426482B1 (ko) 플래쉬 메모리 셀의 제조 방법
WO2013145412A1 (ja) 半導体装置及びその製造方法
JP2002518827A (ja) Ｍｏｓトランジスタを含む半導体デバイスの製造方法
CN105225957B (zh) 沟槽型功率器件制作方法和沟槽型功率器件
CN100401476C (zh) 半导体器件的制造方法
JP4751023B2 (ja) 半導体装置の製造方法
JPH0661482A (ja) Ｍｏｓ型トランジスタおよびその製造方法
CN110767741B (zh) Nmos管及其制造方法
CN101577229A (zh) 半导体元件及其制作方法
CN111696854B (zh) 半导体器件的制造方法
KR100770499B1 (ko) 게이트 산화막 제조 방법
JPS6373667A (ja) Ｍｏｓ半導体装置の製造方法
TW455999B (en) Method of raising the anti-penetration effects of boron for dual gate complementary metal oxide semiconductor transistors
US20080176387A1 (en) Plasma doping methods using multiple source gases
TWI222175B (en) Method for fabricating MOS transistor having gate side-wall spacer thereon
KR20060037776A (ko) 원자층증착에 의한 게이트스페이서를 구비하는반도체소자의 제조 방법
JPS63177561A (ja) 半導体装置の製造方法
JP2001023927A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
JPH03231456A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160310

Address after: Chiba County, Japan

Patentee after: SEIKO INSTR INC

Address before: Chiba County, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: EPPs Lingke Co. Ltd.

Address before: Chiba County, Japan

Patentee before: SEIKO INSTR INC

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090107

Termination date: 20200802