CN105301855A - 像素结构及像素阵列 - Google Patents

Abstract

一种像素结构，包括扫描线、第一数据线、第二数据线、主动元件、覆盖层、共享电极层、绝缘层以及像素电极。第一数据线以及第二数据线所传递的信号极性不相同。覆盖层覆盖扫描线、第一数据线、第二数据线以及主动元件。共享电极层，位于覆盖层上并具有第一开口以及第二开口。第一开口与主动元件至少一部份于垂直方向上重迭。第二开口与第二数据线至少一部分在垂直方向上重迭。绝缘层位于共享电极层上。像素电极位于绝缘层上且经由接触窗与主动元件电性连接。像素电极延伸覆盖第二开口并经由第二开口与第二数据线之间形成耦合电容。

Description

像素结构及像素阵列

技术领域

本发明是有关于一种像素结构，且特别是有关于一种显示面板的像素结构及其像素阵列。

背景技术

近年来，低温多晶硅(LowTemperaturePoly-Silicon，以下简称为LTPS)液晶显示器是目前消费性产品开发的设计主流，其主要应用为高整合度与高分辨率之中小尺寸液晶显示器。然而，高分辨率的显示器具有较高像素密度，因此，其储存电容的设计也会相对变小。而在较小的储存电容设计中，因为漏电流以及耦合效应的影响，其会造成串音噪声(cross-talk)并带来不良的显示效果。为了使显示面板具有更良好的显示质量，如何改善现有的串音噪声的缺点是目前极须克服的一个重要课题。

发明内容

本发明提供一种像素结构及像素阵列，可用以改善串音噪声的缺点带来更良好的显示质量。

本发明的像素结构包括扫描线、第一数据线、第二数据线、主动元件、覆盖层、共享电极层、绝缘层以及像素电极。特别是，第一数据线以及第二数据线所传递的信号极性不相同，且第一数据线以及第二数据线两两相邻。主动元件的元件极与扫描线连接，且主动元件的源极与第一数据线连接。覆盖层覆盖扫描线、第一数据线、第二数据线以及主动元件。共享电极层位于覆盖层上，其中，共享电极层具有第一开口以及第二开口。所述第一开口与主动元件至少一部分于垂直方向上重迭。所述第二开口与第二数据线至少一部分在垂直方向上重迭。绝缘层位于共享电极层上，其中，绝缘层与覆盖层具有一接触窗。所述接触窗经由共享电极的第一开口暴露出主动元件的漏极。像素电极位于绝缘层上，且经由接触窗与主动元件的漏极电性连接。所述像素电极延伸覆盖第二开口，且像素电极经由第二开口与第二数据线之间形成耦合电容。

其中，该第一开口与该第二开口彼此分离开来。

其中，该第一开口与该第二开口连接在一起。

其中，该像素电极与该第二数据线之间的该耦合电容为A，该像素结构的总电容为为B，其中A/B大于0％且小于或等于5％。

其中，该第一数据线为第I条数据线，且该第二数据线为第I+1条数据线，其中I为正整数，以使得该第一数据线以及该第二数据线之间不存在其它数据线。

其中，该像素电极的一边缘与该第二数据线在该垂直方向上重迭，且该像素电极的另一边缘与该第一数据线不重迭。

本发明的种像素阵列包括扫描线、第一数据线、第二数据线以及第三数据线、第一主动元件、第二主动元件、覆盖层、第一共享电极、第二共享电极、绝缘层、第一像素电极以及第二像素电极。特别是，第一数据线以及第二数据线所传递的信号极性不相同，第一数据线的极性与第三数据线所传递的信号极性相同，且该第一数据线、第二数据线与第三数据线两两相邻。第一主动元件的元件极与扫描线连接，且第一主动元件的源极与第一数据线连接。第二主动元件的元件极与扫描线连接，且第二主动元件的源极与第二数据线连接。覆盖层覆盖扫描线、第一数据线、第二数据线、第一主动元件以及第二主动元件。第一共享电极位于覆盖层上，其中，第一共享电极具有第一开口以及第二开口。所述第一开口与第一主动元件至少一部分于垂直方向上重迭。所述第二开口与第二数据线至少一部分于垂直方向上重迭。第二共享电极位于覆盖层上，其中，第二共享电极具有第三开口以及第四开口。所述第三开口与第二主动元件至少一部分于垂直方向上重迭。所述第四开口与第三数据线至少一部分于垂直方向上重迭。绝缘层位于第一共享电极以及第二共享电极上，其中，绝缘层与覆盖层具有第一接触窗与第二接触窗。第一接触窗经由第一共享电极的第一开口以暴露出第一主动元件的漏极。第二接触窗经由第二共享电极的第三开口以暴露出第二主动元件的漏极。第一像素电极位于绝缘层上，且经由第一接触窗与第一主动元件的漏极电性连接。所述第一像素电极延伸覆盖第二开口，且第一像素电极经由第二开口而与第二数据线之间形成第一耦合电容。第二像素电极位于绝缘层上，且经由第二接触窗与第二主动元件的漏极电性连接。所述第二像素电极延伸覆盖第四开口，且第二像素电极经由该第四开口而与第三数据线之间形成第二耦合电容。

其中，该第一开口与该第二开口彼此分离开来，且该第三开口与该第四开口彼此分离开来。

其中，该第一开口与该第二开口连接在一起，且该第三开口与该第四开口连接在一起。

其中，该第一共享电极与该第二共享电极彼此连接在一起。

其中，该第一共享电极与该第二共享电极之间通过一共享电极线而连接在一起。

其中，该第一数据线为第I条数据线，该第二数据线为第I+1条数据线，且该第三数据线为第I+2条数据线，其中I为正整数，以使得该第一数据线以及该第二数据线之间不存在其它数据线，且该第二数据线以及该第三数据线之间不存在其它数据线。

其中，该第一像素电极的一边缘与该第二数据线在该垂直方向上重迭，且该第一像素电极的另一边缘与该第一数据线不重迭。

其中，该第二像素电极的一边缘与该第三数据线在该垂直方向上重迭且该第二像素电极的另一边缘与该第二数据线不重迭。

其中，该第一数据线、该第二数据线以及该第三数据线为该像素阵列的前三条数据线，则该第一像素电极以及该第二像素电极分别为该像素阵列的一第一子像素以及一第二子像素的像素电极。

其中，该第一像素电极与该第二数据线之间的该耦合电容为A，该第一子像素的总电容为B，其中A/B大于0％且小于或等于5％，且该第二像素电极与该第三数据线之间的该耦合电容为A’，该第二子像素的总电容为B’，其中A’/B’大于0％且小于或等于5％。

基于上述，于本发明的像素结构中，第一数据线以及第二数据线所传递的信号极性不相同。另外，像素电极是经由第二开口与第二数据线之间形成耦合电容，因此，可借由增加相反极性的耦合来降低串音噪声(cross-talk)的不良效果。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为本发明一实施例的像素阵列示意图。

图2A为本发明一实施例的单一个像素结构的上视示意图。

图2B为图2A的A-A’线的剖面图。

图3A为本发明另一实施例的单一个像素结构的上视示意图。

图3B为图3A的B-B’线的剖面图。

图4A为本发明另一实施例的单一个像素结构的上视示意图。

图4B为图4A的C-C’线的剖面图。

图5A为本发明另一实施例的单一个像素结构的上视示意图。

图5B为图5A的D-D’线的剖面图。

图6为本发明一比较例的单一个像素结构的上视示意图。

图7为本发明另一比较例的单一个像素结构的上视示意图。

其中，附图标记：

DL1：第一数据线

DL2：第二数据线

DL3：第三数据线

SL：扫描线

TFT：主动元件

TFT1：第一主动元件

TFT2：第二主动元件

SE、SE1、SE2：源极

DE、DE1、DE2：漏极

G、G1、G2：元件极

PE：像素电极

PE1：第一像素电极

PE2：第二像素电极

Sub：基板

SM：半导体层

SR：源极区

GR：漏极区

CH：通道

GI：元件极绝缘层

IL：介电层

PL：覆盖层

CE1：第一共享电极

CE2：第二共享电极

CE：共享电极层

OP1：第一开口

OP2：第二开口

OP3：第三开口

OP4：第四开口

BP：绝缘层

CWN1：第一接触窗

CWN2：第二接触窗

CW1、CW2、CW3：接触窗

C1：第一耦合电容

C2：第二耦合电容

E1、E2：边缘

具体实施方式

图1为本发明一实施例的像素阵列示意图。于本实施例中，像素阵列包括扫描线SL、第一数据线DL1、第二数据线DL2以及第三数据线DL3、第一共享电极CE1、第二共享电极CE2、由第一主动元件TFT1与第一像素电极PE1所形成的像素结构，以及由第二主动元件TFT2与第二像素电极PE2所形成的像素结构。参考图1，第一数据线DL1以及第二数据线DL2所传递的信号极性不相同，第一数据线DL1的极性与第三数据线DL3所传递的信号极性相同，且第一数据线DL1、第二数据线DL2与第三数据线DL3两两相邻，例如：第一数据线DL1、第二数据线DL2与第三数据线DL3依序排列且相邻，可视为第一数据线DL1为第I条数据线，第二数据线DL2为第I+1条数据线，且第三数据线DL3为第I+2条数据线，其中I为正整数，以使得第一数据线DL1以及第二数据线DL2之间不存在其它数据线，且第二数据线DL2以及第三数据线DL3之间也不存在其它数据线。

所述第一主动元件TFT1的元件极G1与扫描线SL连接，且第一主动元件TFT1的源极SE1与第一数据线DL1连接。另外，第二主动元件TFT2的元件极G2与扫描线SL连接，且第二主动元件TFT2的源极SE2与第二数据线DL2连接。若第一数据线DL1、第二数据线DL2以及第三数据线DL3为所述像素阵列的前三条数据线，则第一像素电极PE1以及第二像素电极PE2分别为所述像素阵列的第一子像素以及第二子像素的像素电极，且第一子像素以及第二子像素的像素电极系分隔开来，而像素阵列于本实施例中以二个为范例，但不限为此，亦可大于2的子像素。

在本实施例中，覆盖层(未绘示)是用以覆盖扫描线SL、第一数据线DL1、第二数据线DL2、第一主动元件TFT1以及第二主动元件TFT2。另外，第一共享电极CE1与第二共享电极CE2彼此连接在一起且为同一膜层，但本发明不限于此。举例来说，在另一实施例中，第一共享电极CE1与第二共享电极CE2是分隔开来的，且第一共享电极CE1与第二共享电极CE2之间是通过共享电极线而连接在一起。

承上所述，第一共享电极CE1位于覆盖层(未绘示)上，其中第一共享电极CE1具有第一开口OP1以及第二开口OP2。第一开口OP1与第一主动元件TFT1至少一部份于一垂直方向上重迭。第二开口OP2与第二数据线DL2至少一部份于垂直方向上重迭。在本实施例中，第一开口OP1与第二开口OP2彼此分离开来，但本发明不限于此。举例来说，在另一实施例中，第一开口OP1与第二开口OP2是连接在一起，以形成单一个开口。

再者，第二共享电极CE2位于覆盖层(未绘示)上，其中第二共享电极CE2具有第三开口OP3以及第四开口OP4。第三开口OP3与第二主动元件TFT2至少一部份于垂直方向上重迭。第四开口OP4与第三数据线DL3至少一部份于垂直方向上重迭。在本实施例中，第三开口OP3与第四开口OP4彼此分离开来，但本发明不限于此。举例来说，在另一实施例中，第三开口OP3与第四开口OP4是连接在一起，以形成单一个开口。

在本实施例中，绝缘层(未绘示)是位于第一共享电极CE1以及第二共享电极CE2上，其中，绝缘层(未绘示)与覆盖层(未绘示)具有第一接触窗与CWN1以及第二接触窗CWN2。第一接触窗CWN1经由第一共享电极CE1的第一开口OP1以暴露出第一主动元件TFT1的漏极DE1。第二接触窗CWN2经由第二共享电极CE2的第三开口OP3以暴露出第二主动元件TFT2的漏极DE2。

另外，第一像素电极PE1是位于绝缘层(未绘示)上且经由第一接触窗CWN1与第一主动元件TFT1的漏极DE1电性连接。第一像素电极PE1的一边缘是与第二数据线DL2在垂直方向上重迭，且第一像素电极PE1的另一边缘是与第一数据线DL1不重迭。另外，第一像素电极PE1延伸覆盖第二开口OP2，且第一像素电极PE1经由(通过)第二开口OP2而与第二数据线DL2之间形成耦合电容。特别是，第一像素电极PE1与第二数据线DL2之间的耦合电容为A，所述第一子像素的总电容为B，其中A/B大于0％且小于或等于5％，可有效的防止发生噪声现象。其它有关于A、B的数值、单位、比值等等的详细描述，可参阅后续的段落。

第二像素电极PE2是位于绝缘层(未绘示)上且经由第二接触窗CWN2与第二主动元件TFT2的漏极DE2电性连接。第二像素电极PE2的一边缘与第三数据线DL3在垂直方向上重迭且第二像素电极PE2的另一边缘与第二数据线DL2不重迭。另外，第二像素电极PE2延伸覆盖第四开口OP4，且第二像素电极PE2经由(通过)第四开口OP4而与第三数据线DL3之间形成耦合电容。特别是，第二像素电极PE2与第三数据线DL3之间的耦合电容为A’，所述第二子像素的总电容为B’，其中A’/B’大于0％且小于或等于5％，可有效的防止发生噪声现象。其它有关于A、B的数值、单位、比值等等的详细描述，可参阅后续的段落。

于图1的实施例中，像素阵列仅以扫描线SL、第一数据线DL1、第二数据线DL2以及第三数据线DL3所划分出的两个像素结构(子像素)来表示。但值得注意的是，本发明的像素阵列是包括多条扫描线以及多条数据线，并且是由多个像素结构所构成。承上所述，图1的各个像素结构是可选自下述像素结构200、像素结构300、像素结构400或是像素结构500所构成。以下，将对各像素结构的实施例进行详细的说明。

图2A为本发明一实施例的单一个像素结构的上视示意图。图2B为图2A的A-A’线的剖面图。请同时参照图2A及图2B。本实施例的像素结构200包括扫描线SL、第一数据线DL1、第二数据线DL2、主动元件TFT、覆盖层PL、共享电极层CE、绝缘层BP以及像素电极PE。

特别是，扫描线SL与第一数据线DL1、第二数据线DL2彼此交越设置(交错设置(crossover))。换言之，扫描线SL的延伸方向与第一数据线DL1、第二数据线DL2的延伸方向不平行，较佳的是，扫描线SL的延伸方向与第一数据线DL1、第二数据线DL2延伸方向垂直。基于导电性的考虑，扫描线SL、第一数据线DL1与第二数据线DL2一般是使用金属材料。然，本发明不限于此，根据其它实施例，扫描线SL、第一数据线DL1与第二数据线DL2也可以使用其它导电材料。例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料、或是金属材料与其它导材料的堆栈层。

另外，第一数据线DL1以及第二数据线DL2所传递的信号极性不相同，且第一数据线DL1以及第二数据线DL2两两相邻，例如：第一数据线DL1与第二数据线DL2依序排列且相邻，可视为第一数据线DL1为第I条数据线，且第二数据线DL2为第I+1条数据线，其中I为正整数，以使得第一数据线DL1以及第二数据线DL2之间不存在其它数据线。

像素结构200的主动元件TFT包括半导体层SM、元件极绝缘层GI、元件极G、介电层IL、源极SE以及漏极DE。所述半导体层SM是设置在基板Sub上方，并包括了源极区SR、漏极区DR、以及通道CH。在本实施例中，半导体层SM的材料是多晶硅，且含有掺杂物(dopant)以形成所述源极区SR以及漏极区DR，而通道CH通常为本征区(intrinsicregion)，但是本发明不限于此。在其它实施例中，半导体层SM的材料包括非晶硅、微晶硅、单晶硅、有机半导体材料、氧化物半导体材料(例如：铟锌氧化物、铟锗锌氧化物、或是其它合适的材料、或上述的组合)、或其它合适的材料、或含有掺杂物(dopant)于上述材料中、或上述的组合。另外，参考图2A及图2B，主动元件TFT的半导体层SM是具有L字型的投影形状，但本发明不限于此。在另一实施例中，主动元件TFT的半导体层SM是具有U字型的投影形状，或其它合适的投影形状。

承上所述，元件极绝缘层GI是设置在半导体层SM的上方，并覆盖半导体层SM。元件极G位于元件极绝缘层GI的上方。介电层IL覆盖元件极G。另外，源极SE以及漏极DE位于介电层IL上且分别通过接触窗CW3以及接触窗CW2与半导体层SM的源极区SR以及漏极区DR电性连接。主动元件TFT的元件极G与扫描线SL连接，且主动元件TFT的源极SE与第一数据线DL1连接。

在本实施例中，是以顶部元件极型薄膜晶体管为例来进行说明，即元件极G与半导体层SM重迭，元件极绝缘层GI夹设于元件极G与半导体层SM之间，于此元件极G位于半导体层SM之上。但本发明不限于此，根据其它实施例，主动元件TFT也可以是底部元件极型薄膜晶体管，即元件极G与半导体层SM重迭，元件极绝缘层GI夹设于元件极G与半导体层SM之间，于此元件极G位于半导体层SM之下。

接着，请继续参考图2A及图2B，覆盖层PL会覆盖扫描线SL、第一数据线DL1、第二数据线DL2以及主动元件TFT。共享电极层CE位于覆盖层PL上，其中，共享电极层CE具有第一开口OP1以及第二开口OP2。所述第一开口OP1与主动元件TFT至少一部分于垂直方向上重迭。所述第二开口OP2与第二数据线DL2至少一部分在垂直方向上重迭。另外，第一开口OP1与第二开口OP2是彼此分离开的两个开口。绝缘层BP位于共享电极层CE上，即绝缘层BP会覆盖于共享电极层CE和部份覆盖层PL之上，其中，绝缘层BP与覆盖层PL具有接触窗CW1。所述接触窗CW1经由共享电极CE的第一开口OP1暴露出主动元件的漏极DE。

承上所述，像素电极PE是位于绝缘层BP上，且经由接触窗CW1与主动元件TFT的漏极DE电性连接。特别是，像素电极PE的一边缘与第二数据线DL2在垂直方向上重迭，且像素电极PE的另一边缘与第一数据线DL1不重迭。像素电极PE延伸覆盖第二开口OP2。在本实施例中，像素电极PE经由第二开口OP2与第二数据线DL2形成第二耦合电容C2。第二耦合电容C2具有预设的电容量，当第一数据线DL1通入正电压(例如+3V)与第二数据线DL2通入负电压(例如-1V)且元件极G关闭时，因第二数据线DL2的电压往负向偏移，而像素电极PE为了能够维持第二耦合电容C2的电容量，因此也会往负向偏移。然而，主动元件TFT中分别位于元件极G与扫描线SL下的通道CH仍会有漏电流存在，使得原本在半导体层中电压会如同像素电极PE往负向偏移(电压变低)，同时，也让第一数据线DL1与扫描线SL的左侧的半导体层(面向图2B)之间形成第一耦合电容C1。

在下一个像素结构中的元件极G开启之前，因扫描线SL下方的通道CH仍会有漏电流存在，因此，使得第一数据线DL1的正电压会一直提供给半导体层SM与像素电极PE，使其往正向偏移，最后达到电压平衡(例如：电压可为2V)。然而，此时的像素电极PE所呈现的正向偏移的电压就会与原本的负向偏移的电压不同，而让本子像素变的更亮(较高的灰阶)，且与其相邻的子像素的亮度不均，进而产生串音噪声(cross-talk)的现象。

同理，像素电极PE经由第二开口OP2与第二数据线DL2形成第二耦合电容C2具有预设的电容量，且当第一数据线DL1通入负电压(例如-1V)与第二数据线DL2通入正电压(例如+3V)时，像素电极PE为了能够维持第二耦合电容C2的电容量也会往正向偏移(电压拉高)。然而，主动元件TFT中分别位于元件极G与扫描线SL下的通道CH仍会有漏电流存在，使得原本在半导体层SM中电压会如同像素电极PE往正向偏移，同时，也让第一数据线DL1与扫描线SL的左侧的半导体层SM(面向图2B)之间形成第一耦合电容C1。

在下一个像素结构中的元件极G开启之前，因扫描线SL下方的通道CH仍会有漏电流存在，因此，使得扫描线SL的左侧的半导体层SM(面向图2B)与像素电极PE的负电压会一直提供给扫描线SL的右侧的半导体层SM(面向图2B)与第一数据线DL1，使其往负向偏移，最后达到电压平衡。然而，此时的像素电极PE所呈现的负向偏移的电压就会与原本的正向偏移的电压不同，而让本子像素变的更暗(较低的灰阶)，且与其相邻的子像素的亮度不均，产生串音噪声(cross-talk)现象。

为了解决串音噪声(cross-talk)的问题，本实施例的第一耦合电容C1具有负极性且第二耦合电容C2具有正极性，但不限于此。在另一实施例中，第一耦合电容C1具有正极性而第二耦合电容C2具有负极性。换言之，第一耦合电容C1与第二耦合电容C2具有相反极性。于本实施例中，当像素电极PE与第二数据线DL2之间的第二耦合电容C2为A，而像素结构的总电容为B时，则A/B大于0％且小于或等于5％，其中，每个像素结构的总电容B为每个像素结构的像素电极PE与共享电极层CE之间形成的电容。其它有关于A、B的数值、单位、比值等等的详细描述，可参阅后续的段落。由于本实施例的第二耦合电容C2具有与第一耦合电容C1相反的极性，因此，可借由增加相反极性的耦合来降低串音噪声(cross-talk)的不良效果。

图3A为本发明另一实施例的像素结构的上视示意图。图3B为图3A的B-B’线的剖面图。请同时参照图3A及图3B。图3A及图3B的实施例与图2A及图2B的实施例类似，则相同元件以相同标号表示且不予赘述，而其它相关的描述可参阅前述。图3A及图3B与图2A及图2B的实施例差异在于，图3A及图3B的像素电极PE的边缘E1是与第二数据线DL2的边缘E2对齐(即像素电极PE与第二数据线DL2投影于平面时，二者的边缘E1及边缘E2面对面)。相同的，图3A及图3B的像素结构300中，像素电极PE亦可经由(通过)第二开口OP2与第二数据线DL2形成第二耦合电容C2。特别是，第二耦合电容C2具有与第一耦合电容C1相反的极性，因此，可借由增加相反极性的耦合来降低串音噪声(cross-talk)的不良效果。

图4A为本发明另一实施例的像素结构的上视示意图。图4B为图4A的C-C’线的剖面图。请同时参照图4A及图4B。图4A及图4B的实施例与图2A及图2B的实施例类似，则相同元件以相同标号表示且不予赘述，而其它相关的描述可参阅前述。图4A及图4B与图2A及图2B的实施例差异在于，图4A及图4B的第一开口OP1与第二开口OP2是连接在一起，以形成单一个开口。相同的，图4A及图4B的像素结构400中，像素电极PE亦可经由(通过)第二开口OP2与第二数据线DL2形成第二耦合电容C2。特别是，第二耦合电容C2具有与第一耦合电容C1相反的极性，因此，可借由增加相反极性的耦合来降低串音噪声(cross-talk)的不良效果。

图5A为本发明另一实施例的像素结构的上视示意图。图5B为图5A的D-D’线的剖面图。图5A及图5B的实施例与图4A及图4B的实施例类似，则相同元件以相同标号表示且不予赘述，而其它相关的描述可参阅前述。图5A及图5B与图4A及图4B的实施例差异在于，图5A及图5B的像素电极PE的边缘E1是与第二数据线DL2的边缘E2对齐(即像素电极PE与第二数据线DL2投影于平面时，二者的边缘E1及边缘E2面对面)。相同的，图5A及图5B的像素结构500中，像素电极PE亦可经由(通过)单一个开口OP2与第二数据线DL2形成第二耦合电容C2。特别是，第二耦合电容C2具有与第一耦合电容C1相反的极性，因此，可借由增加相反极性的耦合来降低串音噪声(cross-talk)的不良效果。

实例

为了证明本发明的像素结构可降低串音噪声的缺点，特别以下列实例作为说明。

本实例针对上述像素结构中，像素电极PE与第二数据线DL2之间所形成的耦合电容，根据电容大小不同而对像素结构整体的串音噪声所带来的影响进行了比对。具体来说，在本实例中，由于像素电极PE是通过(经由)第二开口OP2使其与第二数据线DL2在垂直方向上重迭(或是侧边重迭)，因此，像素电极PE与第二数据线DL2之间所形成的第二耦合电容C2与第一耦合电容C1(可参阅前面的描述)相比，可带来额外的相反极性的电容。承上所述，于本实例中，所形成的额外相反极性电容大小与串音噪声的比例关系，其模拟结果如下列表1所示。

表1

从表1的实验结果发现，在无任何额外相反极性的耦合电容的情况下(正负极性电容抵销，额外电容为0fF(飞法拉femto-Farad))，像素结构整体的串音噪声为15.15％。当像素电极PE与第二数据线DL2之间经由第二开口所形成的耦合电容带来了额外的相反极性的电容时，则可有效的降低像素结构整体的串音噪声。特别是，所形成的额外电容越大时，可进一步降低串音噪声所带来的影响。如表1所示，当形成的额外相反极性的电容到达3.5fF时，串音噪声从15.15％降低为2.99％，因此，可有效的降低串音噪声并带来更良好的显示质量。

然而，当额外耦合电容大于5fF时，就会产生过多的负极性(负向)补偿效果，这会使这个子像素所获得的亮度小于与其相邻的子像素的亮度，而产生亮暗不均的缺陷，并让人眼可视二相邻的子像素具有亮度差异，即串音噪声(cross-talk)仍然存在。此外，当额外耦合电容小于或等于1fF时，就会产生过多的正极性(正向)补偿效果，这会让这个子像素所获得的亮度大于与其相邻的子像素的亮度，而产生亮暗不均的缺陷，并让人眼可视二相邻的子像素具有亮度差异，即串音噪声(cross-talk)仍然存在。

基于上述实验结果，若像素结构的总电容B例如为：100fF时，且像素电极PE与第二数据线DL2之间的第二耦合电容C2为A例如：大于等于3fF且小于等于5fF时，则(A/B)*100％系大于等于3％且小于等于5％。较佳地，(A/B)*100％系大于等于3％且小于等于3.5％。最佳地，(A/B)*100％系约等于3.5％或者等于大于3.5％且小于等于5％。据此，当(A/B)*100％落在上述范围时，则可有效的让这个子像素所获得的亮度实质上等于与其相邻的子像素的亮度，而产生亮暗均匀的效果，即串音噪声现象可有效的减轻并带来更良好的显示质量。

另外，于本实例中，进一步针对像素电极PE、共享电极层CE的第二开口OP2以及第二数据线DL2之间的设置关系与串音噪声的影响进行了仿真，其结果如表2所示。

表2

	比较例1	比较例2	实验例1	实验例2
					串音噪声(％)	17.15％	17.15％	2.99％	2.99％

表2中，比较例1的像素结构是如图6所示。图6为本发明一比较例的像素结构的上视示意图。图6的像素结构600与图2A的像素结构200类似，因此，相同元件以相同标号表示，且不予赘述。图6的比较例与图2A的实施例差异在于，图6的像素结构600的像素电极PE是与第二数据线DL2重迭设置，但共享电极CE不包括第二开口OP2。换言之，比较例1的像素电极PE并未通过(未经由)第二开口OP2与第二数据线DL2重迭而形成耦合电容(即耦合电容是由第二数据线DL2与共享电极CE产生)。模拟实验结果发现，比较例1的像素结构600的串音噪声为17.15％。换言之，比较例1的像素结构600无法有效的降低串音噪声的缺点。

比较例2的像素结构是如图7所示。图7为本发明另一比较例的像素结构的上视示意图。图7的像素结构700与图3A的像素结构300类似，因此，相同元件以相同标号表示，且不予赘述。图7的比较例与图3A的实施例差异在于，图7的像素结构700的共享电极层CE的一个或多个第二开口OP2是与第二数据线DL2重迭，但是，像素电极PE并未延伸至一个或多个第二开口OP2上方且未与一个或多个第二开口OP2重迭，像素电极PE不与第二数据线DL2重迭，并且像素电极PE的边缘也不与第二数据线DL2切齐，即一个或多个第二开口OP2的正上方与斜向不存在像素电极PE。模拟实验结果发现，比较例2的像素结构700的串音噪声为17.15％。换言之，比较例2的像素结构700无法有效的降低串音噪声的缺点。

表2中，实验例1是参考本案像素结构(例如：图2A～5A)使共享电极层CE的第二开口OP2与第二数据线DL2部分重迭。另外，实验例1的像素电极PE的一侧边是延伸至第二开口OP2使得像素电极PE与第二数据线DL2重迭来形成耦合电容，但另一侧边是与第一数据线DL1不重迭，且其它相关描述如前面实施例所示。实验例2的像素结构与实验例1的像素结构类似，差异仅在于实验例2像素电极PE的另一侧边是与第一数据线DL1重迭，且其它相关描述如实验例1所示。由表2的实验结果可以得知，实验例1以及实验例2与比较例1以及比较例2的像素结构相比，可将串音噪声由17.15％降低为2.99％。换言之，当第二开口OP2是与第二数据线DL2重迭设置，且像素电极PE延伸至第二开口OP2使像素电极PE与第二数据线DL2重迭或是像素电极PE与第二数据线DL2的侧边重迭，即像素电极PE与第二数据线DL2的侧边切齐时，则可增加相反极性的电性耦合并有效的降低串音噪声对像素结构的影响。其中，(A/B)*100％的相关描述可参阅前面的描述。

详细来说，由于像素电极PE是延伸至第二开口OP2，因此，其与第二数据线DL2的距离会拉近，并使相反极性的电性耦合增加。若无设置与第二数据线DL2重迭的第二开口OP2，则无法达到增加相反极性的电性耦合的效果。相同的，若像素电极PE未与第二数据线DL2重迭或是像素电极PE未与第二数据线DL2的侧边重迭，即像素电极PE未与第二数据线DL2的侧边切齐时，则无法有效的形成相反极性的耦合电容。再者，本发明前述实施例皆是以像素电极PE在子像素中的最上层电极，共享电极CE位于像素电极PE的下方为范例，则可称为顶像素电极结构(top-pixelstructure)。对于共享电极CE在子像素中的最上层电极，像素电极PE位于共享电极CE的下方，则可称为顶共享电极结构(top-commonstructure)。在此种情况下，因在子像素中像素电极PE的二边缘已经分别与二个相反极性的第一数据线DL1与第二数据线DL2重迭产生耦合电极而相互补偿，因此，并不需要在像素电极PE与第二数据线DL2重迭处及/或共享电极CE与第二数据线DL2重迭处形成开口。也就是说，顶共享电极结构(top-commonstructure)的设计并不适用于顶像素电极结构(top-pixelstructure)中。

综上所述，本发明的像素结构中，第一数据线DL1以及第二数据线DL2所传递的信号极性不相同。另外，第二开口OP2与第二数据线DL2至少一部分在垂直方向上重迭。由于像素电极PE会延伸至第二开口OP2使像素电极PE与第二数据线DL2重迭或是像素电极PE与第二数据线DL2侧边重迭，即像素电极PE与第二数据线DL2侧边切齐，因此，像素电极PE与第二数据线DL2之间的距离会拉近。换言之，像素电极PE与第二数据线DL2之间经由开口形成的第二耦合电容C2可借由增加相反极性的耦合来降低串音噪声(cross-talk)的不良效果。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。

Claims (16)

1.一种像素结构，其特征在于，包括：

一扫描线、一第一数据线以及一第二数据线，其中该第一数据线以及该第二数据线所传递的信号极性不相同，该第一数据线以及该第二数据线两两相邻；

一主动元件，该主动元件的元件极与该扫描线连接以及该主动元件的源极与该第一数据线连接；

一覆盖层，覆盖该扫描线、该第一数据线、该第二数据线以及该主动元件；

一共享电极层，位于该覆盖层上，其中该共享电极层具有一第一开口以及一第二开口，该第一开口与该主动元件至少一部份于垂直方向上重迭，该第二开口与该第二数据线至少一部分在该垂直方向上重迭；

一绝缘层，位于该共享电极层上，其中，该绝缘层与该覆盖层具有一接触窗，该接触窗经由该共享电极的该第一开口以暴露出该主动元件的漏极；

一像素电极，位于该绝缘层上且经由该接触窗与该主动元件的漏极电性连接，其中该像素电极延伸覆盖该第二开口，且该像素电极经由该第二开口与该第二数据线之间形成一耦合电容。

2.根据权利要求1所述的像素结构，其特征在于，该第一开口与该第二开口彼此分离开来。

3.根据权利要求1所述的像素结构，其特征在于，该第一开口与该第二开口连接在一起。

4.根据权利要求1所述的像素结构，其特征在于，该像素电极与该第二数据线之间的该耦合电容为A，该像素结构的总电容为为B，其中A/B大于0％且小于或等于5％。

5.根据权利要求1所述的像素结构，其特征在于，该第一数据线为第I条数据线，且该第二数据线为第I+1条数据线，其中I为正整数，以使得该第一数据线以及该第二数据线之间不存在其它数据线。

6.根据权利要求1所述的像素结构，其特征在于，该像素电极的一边缘与该第二数据线在该垂直方向上重迭，且该像素电极的另一边缘与该第一数据线不重迭。

7.一种像素阵列，其特征在于，包括：

一扫描线、一第一数据线、一第二数据线以及一第三数据线，其中该第一数据线以及该第二数据线所传递的信号极性不相同，该第一数据线的极性与该第三数据线所传递的信号极性相同，且该第一数据线、该第二数据线与该第三数据线两两相邻；

一第一主动元件，该第一主动元件的元件极与该扫描线连接以及该第一主动元件的源极与该第一数据线连接；

一第二主动元件，该第二主动元件的元件极与该扫描线连接以及该第二主动元件的源极与该第二数据线连接；

一覆盖层，覆盖该扫描线、该第一数据线、该第二数据线、该第一主动元件以及该第二主动元件；

一第一共享电极，位于该覆盖层上，其中该第一共享电极具有一第一开口以及一第二开口，该第一开口与该第一主动元件至少一部份于一垂直方向上重迭，该第二开口与该第二数据线至少一部份于该垂直方向上重迭；

一第二共享电极，位于该覆盖层上，其中该第二共享电极具有一第三开口以及一第四开口，该第三开口与该第二主动元件至少一部份于该垂直方向上重迭，该第四开口与该第三数据线至少一部份于该垂直方向上重迭；

一绝缘层，位于该第一共享电极以及该第二共享电极上，其中，该绝缘层与该覆盖层具有一第一接触窗与一第二接触窗，该第一接触窗经由该第一共享电极的该第一开口以暴露出该第一主动元件的漏极，且该第二接触窗经由该第二共享电极的该第三开口以暴露出该第二主动元件的漏极；

一第一像素电极，位于该绝缘层上且经由该第一接触窗与该第一主动元件的漏极电性连接，其中该第一像素电极延伸覆盖该第二开口，且该第一像素电极经由该第二开口而与该第二数据线之间形成一第一耦合电容；以及

一第二像素电极，位于该绝缘层上且经由该第二接触窗与该第二主动元件的漏极电性连接，其中该第二像素电极延伸覆盖该第四开口，且该第二像素电极经由该第四开口而与该第三数据线之间形成一第二耦合电容。

8.根据权利要求7所述的像素阵列，其特征在于，

该第一开口与该第二开口彼此分离开来，且

该第三开口与该第四开口彼此分离开来。

9.根据权利要求7所述的像素阵列，其特征在于，

该第一开口与该第二开口连接在一起，且

该第三开口与该第四开口连接在一起。

10.根据权利要求7所述的像素阵列，其特征在于，该第一共享电极与该第二共享电极彼此连接在一起。

11.根据权利要求7所述的像素阵列，其特征在于，该第一共享电极与该第二共享电极之间通过一共享电极线而连接在一起。

12.根据权利要求7所述的像素阵列，其特征在于，该第一数据线为第I条数据线，该第二数据线为第I+1条数据线，且该第三数据线为第I+2条数据线，其中I为正整数，以使得该第一数据线以及该第二数据线之间不存在其它数据线，且该第二数据线以及该第三数据线之间不存在其它数据线。

13.根据权利要求7所述的像素阵列，其特征在于，

该第一像素电极的一边缘与该第二数据线在该垂直方向上重迭，且该第一像素电极的另一边缘与该第一数据线不重迭。

14.根据权利要求7所述的像素阵列，其特征在于，

该第二像素电极的一边缘与该第三数据线在该垂直方向上重迭且该第二像素电极的另一边缘与该第二数据线不重迭。

15.根据权利要求7所述的像素阵列，其特征在于，该第一数据线、该第二数据线以及该第三数据线为该像素阵列的前三条数据线，则该第一像素电极以及该第二像素电极分别为该像素阵列的一第一子像素以及一第二子像素的像素电极。

16.根据权利要求15所述的像素阵列，其特征在于，

该第一像素电极与该第二数据线之间的该耦合电容为A，该第一子像素的总电容为B，其中A/B大于0％且小于或等于5％，且

该第二像素电极与该第三数据线之间的该耦合电容为A’，该第二子像素的总电容为B’，其中A’/B’大于0％且小于或等于5％。