[go: up one dir, main page]

CN105162441B - 一种高速低功耗动态比较器 - Google Patents

一种高速低功耗动态比较器 Download PDF

Info

Publication number
CN105162441B
CN105162441B CN201510618825.4A CN201510618825A CN105162441B CN 105162441 B CN105162441 B CN 105162441B CN 201510618825 A CN201510618825 A CN 201510618825A CN 105162441 B CN105162441 B CN 105162441B
Authority
CN
China
Prior art keywords
nmos tube
pmos
input
drain electrode
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510618825.4A
Other languages
English (en)
Other versions
CN105162441A (zh
Inventor
徐代果
胡刚毅
李儒章
王健安
陈光炳
王育新
付东兵
刘涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Jixin Technology Co ltd
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN201510618825.4A priority Critical patent/CN105162441B/zh
Publication of CN105162441A publication Critical patent/CN105162441A/zh
Priority to US16/475,123 priority patent/US10666243B2/en
Priority to PCT/CN2016/089044 priority patent/WO2017049989A1/zh
Application granted granted Critical
Publication of CN105162441B publication Critical patent/CN105162441B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种高速低功耗动态比较器，包括锁存器、与门、延迟单元、同或门，锁存器具有第一至第三控制端锁存器的输出分别经过反相器I1、I2产生第一比较器输出信号和第二比较器输出信号，第一比较器输出信号和第二比较器输出信号通过同或门产生输出信号，这个输出信号和控制信号clk1作为与门的输入信号，与门的输出信号控制六NMOS管P10的栅极，clk1通过延迟单元产生其延迟信号clk2，clk2输入到锁存器的第三控制端。本发明将比较器输出信号Dp和Dn通过同或门XNOR产生输出信号，这个输出信号和控制信号clk1经过与门，产生NMOS管P10的控制信号，解决了传统结构中的静态功耗问题。

Description

一种高速低功耗动态比较器
技术领域
本发明属于模拟或数模混合集成电路技术领域，具体涉及一种高速低功耗动态比较器。
背景技术
近年来，随着集成电路制造技术的不断发展，CMOS器件的特征尺寸不断减小，集成电路的工作电压也不断降低，在深亚微米工艺下，模数转换器的工作速度得到了极大的提高，同时，功耗进一步降低。但是，作为模数转换器的核心组成部分，比较器的性能成了高速低功耗设计的瓶颈。传统的几种比较器结构，很难同时满足速度、功耗和低电源电压等要求。
发明内容
鉴于此，本发明提供一种高速低功耗动态比较器，在实现比较器能够高速工作的情况下，仍然保持很低的静态功耗，同时，随着电源电压的降低，本发明提出的比较器结构相对于上述传统结构，仍然保持较快的比较速度。
为达到上述目的，本发明提供如下技术方案：一种高速低功耗动态比较器，包括第一NMOS管、第二NMOS管、第六NMOS管、延迟单元、第一反向器、第二反向器、同或门、与门和锁存器，所述锁存器包括第一控制端、第二控制端、第三控制端、第一输出端、第二输出端和电源端；所述第一NMOS管的栅极接第一输入信号，第二NMOS管的栅极接第二输入信号，所述第一NMOS管的源极、第二NMOS管的源极分别与第六NMOS管的漏极连接，第六NMOS管的源极接地；所述第一NMOS管的漏极分别与第二反向器的输入端、锁存器的第二输出端连接；所述第二NMOS管的漏极分别与第一反向器的输入端、锁存器的第一输出端连接；所述第一反向器的输出端与同或门的其中一个输入端连接，所述第二反向器的输出端与同或门的另一个输入端连接，所述同或门的输出端与与门的其中一个输入端连接，延迟单元的输入端与与门的另一个输入端连接，与门的输出端与第六NMOS管的栅极连接；所述延迟单元的输出端与第三控制端连接，所述延迟单元的输入端分别与第一控制端、第二控制端连接，所述电源端接Vdd。
进一步，所述锁存器包括第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，所述第一NMOS管的漏极分别与第四NMOS管的漏极、第一PMOS管的漏极、第二PMOS管的漏极、第五NMOS管的栅极、第三PMOS管的栅极连接，所述第二NMOS管的漏极分别与第五NMOS管的漏极、第三PMOS管的漏极、第四PMOS管的漏极、第四NMOS管的栅极、第二PMOS管的栅极连接，所述第一PMOS管的源极、第二PMOS管的源极、第三PMOS管的源极、第四PMOS管的源极分别与Vdd连接；所述第一PMOS管的栅极、第四PMOS管栅极分别与延迟单元的输入端连接，延迟单元的输出端与第三NMOS管的栅极连接，第三NMOS管的漏极分别与第四NMOS管的源极、第五NMOS管的源极连接，第三NMOS管的源极接地。
由于采用了以上技术方案，本发明具有以下有益技术效果：
1、将输入管的输出端Dip/Din分别连接在NMOS管P4、P5的漏极，同时接PMOS管P7、P8的漏极，充分发挥这种锁存器结构的高速优势。
2、将比较器输出信号Dp和Dn通过同或门XNOR产生输出信号，这个输出信号和控制信号clk1经过与门，产生NMOS管P10的控制信号，解决了传统结构中的静态功耗问题。
3、实现本发明结构简单，和传统结构相比，没有明显增加面积，但同时达到了高速和低功耗的目的。
附图说明
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步的详细描述，其中：
图1为高速低失调动态比较器结构原理图；
图2为高速低噪声动态比较器结构原理图；
图3为低功耗动态比较器结构原理图；
图4为高速低功耗动态比较器结构原理图；
图5为比较器比较时间随输入信号变化对比图；
图6为比较器功耗随共模电压变化对比图；
图7为比较器比较时间随电源电压变化对比图。
具体实施方式
以下将结合附图，对本发明的优选实施例进行详细的描述；应当理解，优选实施例仅为了说明本发明，而不是为了限制本发明的保护范围。
为了更详细的理解本发明的技术方案，先来分析几种传统结构比较器的工作原理和优缺点。
图1示出了一种高速低失调动态比较器结构原理图（简称结构[1]），当控制信号clk1为低电平时，clk2作为clk1的延迟信号也为低电平，NMOS管M7/M8/M15处于关断状态，PMOS管M11/M14导通，通过反相器I1/I2，比较器输出信号Dp和Dn为低电平，比较器处于复位状态；当clk1/clk2变为高电平后，NMOS管M7/M8/M15导通，由NMOS管M9/M10和PMOS管M12/M13构成的锁存器迅速将Tip和Tin的电压差放大，并进入锁存状态。结构[1]的优点是采用了反相器输入结构，和普通的NMOS输入结构相比，失调和噪声较小。但是，缺点在于，输入级反相器的输出端Tip和Tin连接在锁存结构M9/M10的源极，所以，在锁存结构建立正反馈的初期，只有M9和M10在工作，M12和M13没有工作，这种锁存原理并不能最大程度发挥锁存结构的优点，使得比较器速度较慢；同时，由于输入级采用了反相器输入结构，使得这种结构在锁存状态下，输入级仍然有静态电流，所以存在静态功耗。
图2示出了一种高速低噪声动态比较器结构原理图（简称结构[2]），当控制信号clk1为低电平时，NMOS管M3关断，NMOS管M10导通，PMOS管M6/M9导通，通过反相器I1/I2，比较器输出信号Dp和Dn为低电平，比较器处于复位状态；当clk1变为高电平后，M10关断，M3导通，由NMOS管M4/M5和PMOS管M7/M8构成的锁存器迅速将Bip和Bin的电压差放大，并进入锁存状态。需要注意的是，图2中输入级的输出端Bip和Bin分别与M4和M5的漏极相连，所以，在锁存结构建立正反馈的初期，M4/M5和M7/M8会同时工作，这种锁存原理最大程度发挥了锁存结构的优点，使得比较器能够快速的进入锁存状态。但是，图2所示比较器的缺点也是明显的，由于在复位状态M10、M6和M9同时导通，导致这种结构存在一个很大的静态功耗。
图3示出了一种低功耗动态比较器结构原理图（简称结构[3]），当控制信号clk1为低电平时，clk2作为clk1的延迟信号也为低电平，NMOS管M3/M4/M11都关断，PMOS管M7/M10导通，通过反相器I1/I2，比较器输出信号Dp和Dn为低电平，比较器处于复位状态。当clk1变为高电平后，clk2会保持一段时间的低电平，此时M11导通，M3/M4保持关断，Aip和Ain出现电压差，输入管M1/M2处于饱和状态，有助于噪声的抑制；随后，clk2也变为高电平，由NMOS管M5/M6和PMOS管M8/M9构成的锁存器迅速将Aip和Ain的电压差放大，并进入锁存状态。图3所示结构的优点是等效输入噪声较小，在复位和锁存状态都没有静态功耗，但缺点和图1所示结构相似，比较器速度较低。
本发明提出的高速低功耗动态比较器结构原理图如图4所示，
该高速低功耗动态比较器，包括第一NMOS管P1、第二NMOS管P2、第六NMOS管P10、延迟单元B1、第一反向器I1、第二反向器I2、同或门XNOR、与门AND和锁存器，所述锁存器包括第一控制端、第二控制端、第三控制端、第一输出端（输出第一输出信号）、第二输出端（输出第二输出信号）和电源端；所述第一NMOS管P1的栅极接第一输入信号（Vinp），第二NMOS管P2的栅极接第二输入信号（Vinn），所述第一NMOS管P1的源极、第二NMOS管P2的源极分别与第六NMOS管P10的漏极连接，第六NMOS管P10的源极接地；所述第一NMOS管P1的漏极分别与第二反向器I2的输入端、锁存器的第二输出端连接；所述第二NMOS管P2的漏极分别与第一反向器I1的输入端、锁存器的第一输出端连接；所述第一反向器I1的输出端与同或门XNOR的其中一个输入端连接，所述第二反向器I2的输出端与同或门的另一个输入端连接，所述同或门的输出端与与门的其中一个输入端连接，延迟单元B1的输入端与与门的另一个输入端连接，与门的输出端与第六NMOS管P10的栅极连接；所述延迟单元B1的输出端与第三控制端连接，所述延迟单元的输入端分别与第一控制端、第二控制端连接，所述电源端接Vdd。
所述锁存器包括第三NMOS管P3、第四NMOS管P4、第五NMOS管P5、第一PMOS管P6、第二PMOS管P7、第三PMOS管P8和第四PMOS管P9，所述第一NMOS管P1的漏极分别与第四NMOS管的漏极P4、第一PMOS管的漏极P6、第二PMOS管的漏极P7、第五NMOS管P5的栅极、第三PMOS管P8的栅极连接，所述第二NMOS管P2的漏极分别与第五NMOS管P5的漏极、第三PMOS管P8的漏极、第四PMOS管P9的漏极、第四NMOS管P4的栅极、第二PMOS管P7的栅极连接，所述第一PMOS管P6的源极、第二PMOS管P7的源极、第三PMOS管P8的源极、第四PMOS管P9的源极分别与Vdd连接；所述第一PMOS管P6的栅极、第四PMOS管P9栅极分别与延迟单元B1的输入端连接，延迟单元B1的输出端与第三NMOS管P3的栅极连接，第三NMOS管P3的漏极分别与第四NMOS管P4的源极、第五NMOS管P5的源极连接，第三NMOS管P3的源极接地。
在本实施例中，第一PMOS管和第四PMOS管为上拉PMOS管，第三NMOS管和第六NMOS管为下拉NMOS管
在本实施例中，锁存器的第一输出信号经过第一反相器I1产生输出信号Dp，锁存器的第二输出信号经过第二反向器I2产生输出信号和Dn，Dp和Dn通过同或门XNOR产生输出信号，这个输出信号和控制信号clk1作为与门AND的输入信号，与门AND的输出信号控制P10的栅极，clk1通过延迟单元B1产生其延迟信号clk2。
图4所示比较器有两个工作状态，一个是复位状态，一个是锁存状态。当比较器处于复位状态时，控制信号clk1和clk2为低电平，NMOS管P3和P10都关断，PMOS管P6、P9导通，将第一NMOS管P1产生的信号Dip和第二NMOS管P2产生的信号Din上拉到电源电压Vdd，通过反相器I1、I2，比较器输出信号Dp和Dn为低电平；当比较器进入锁存状态时，控制信号clk1变为高电平，clk2作为clk1的延迟信号，暂时保持为低电平，此时，P10导通，P3仍然关闭，Dip和Din开始出现电压差，P1、P2处于饱和状态，有助于抑制比较器等效输入噪声，经过一定延迟后，控制信号clk2也变为高电平，Dip之间Din的电压差使得P6、P7和P8、P9构成的锁存器结构迅速进入锁存状态，完成比较，从而达到高速工作的目的。此时，比较器输出信号Dp和Dn一个为高电平，另一个为低电平，它们通过同或门XNOR关闭P10，使得比较器在复位和锁存状态下，都没有静态功耗，从而达到低功耗的目的，通过上述分析，这种结构同时达到了高速并且低功耗的目的。
另一方面，随着电源电压的降低，本发明提出的比较器结构，相对于上述传统结构而言，其高速的优势更加明显。原因在于，本发明结构相对于图2和图3所示结构，节省了一个锁存器结构中NMOS管的源漏电压差VDS，使得在低电源电压应用场合，本发明提出的结构更具速度优势。
为了进一步验证本发明的上述优点，在65nmCMOS工艺下，对上述各种结构进行了仔细的设计，对于上述四种结构采用相同的输入/输出管尺寸，锁存器结构也采用相同的尺寸，负载电容都取15fF。
时钟频率为1.8GHz，电源电压为1.2V，共模电压取0.6V，当|Dp-Dn|=0.6V时，认为比较器完成比较。上述四种结构比较器的比较时间随输入差分信号ΔVin变化而变化的对比曲线如图5所示。
时钟频率为1.8GHz，电源电压为1.2V，当|Dp-Dn|=0.6V时，认为比较器完成比较。上述四种结构比较器的功耗随共模电压Vcm变化而变化的对比曲线如图6所示。
时钟频率为0.4GHz，输入差分电压ΔVin为50mV，当|Dp-Dn|=0.5Vdd时，认为比较器完成比较。上述四种结构比较器的比较时间随电源电压Vdd变化而变化的对比曲线如图7所示。
比较器其他几种指标的仿真结果对比如下表所示，从表中可以看出，本发明和传统的几种结构相比，其他几种指标处于中等水平。
表中【1】表示图1所示结构，【2】表示图2所示结构，【3】表示图3所示结构，proposed为本发明高速低功耗动态比较器的结构。
从上述仿真结果可以看出，本发明所提出的高速低功耗比较器结构和传统的几种结构相比，速度至少提高30%，功耗至少降低15%。
以上所述仅为本发明的优选实施例，并不用于限制本发明，显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (1)

1.一种高速低功耗动态比较器，其特征在于：包括第一NMOS管（P1）、第二NMOS管（P2）、第六NMOS管（P10）、延迟单元（B1）、第一反向器（I1）、第二反向器（I2）、同或门（XNOR）、与门（AND）和锁存器，所述锁存器包括第一控制端、第二控制端、第三控制端、第一输出端、第二输出端和电源端；所述第一NMOS管（P1）的栅极接第一输入信号，第二NMOS管（P2）的栅极接第二输入信号，所述第一NMOS管（P1）的源极、第二NMOS管（P2）的源极分别与第六NMOS管（P10）的漏极连接，第六NMOS管（P10）的源极接地；所述第一NMOS管（P1）的漏极分别与第二反向器（I2）的输入端、锁存器的第二输出端连接；所述第二NMOS管（P2）的漏极分别与第一反向器（I1）的输入端、锁存器的第一输出端连接；所述第一反向器（I1）的输出端与同或门（XNOR）的其中一个输入端连接，所述第二反向器（I2）的输出端与同或门的另一个输入端连接，所述同或门的输出端与与门的其中一个输入端连接，延迟单元（B1）的输入端与与门的另一个输入端连接，与门的输出端与第六NMOS管（P10）的栅极连接；所述延迟单元（B1）的输出端与第三控制端连接，所述延迟单元的输入端分别与第一控制端、第二控制端连接，所述电源端接Vdd；所述锁存器包括第三NMOS管（P3）、第四NMOS管（P4）、第五NMOS管（P5）、第一PMOS管（P6）、第二PMOS管（P7）、第三PMOS管（P8）和第四PMOS管（P9），所述第一NMOS管（P1）的漏极分别与第四NMOS管的漏极（P4）、第一PMOS管的漏极（P6）、第二PMOS管的漏极（P7）、第五NMOS管（P5）的栅极、第三PMOS管（P8）的栅极连接，所述第二NMOS管（P2）的漏极分别与第五NMOS管（P5）的漏极、第三PMOS管（P8）的漏极、第四PMOS管（P9）的漏极、第四NMOS管（P4）的栅极、第二PMOS管（P7）的栅极连接，所述第一PMOS管（P6）的源极、第二PMOS管（P7）的源极、第三PMOS管（P8）的源极、第四PMOS管（P9）的源极分别与Vdd连接；所述第一PMOS管（P6）的栅极、第四PMOS管（P9）栅极分别与延迟单元（B1）的输入端连接，延迟单元（B1）的输出端与第三NMOS管（P3）的栅极连接，第三NMOS管（P3）的漏极分别与第四NMOS管（P4）的源极、第五NMOS管（P5）的源极连接，第三NMOS管（P3）的源极接地。
CN201510618825.4A 2015-09-25 2015-09-25 一种高速低功耗动态比较器 Active CN105162441B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510618825.4A CN105162441B (zh) 2015-09-25 2015-09-25 一种高速低功耗动态比较器
US16/475,123 US10666243B2 (en) 2015-09-25 2016-07-07 High-speed low-power-consumption dynamic comparator
PCT/CN2016/089044 WO2017049989A1 (zh) 2015-09-25 2016-07-07 一种高速低功耗动态比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510618825.4A CN105162441B (zh) 2015-09-25 2015-09-25 一种高速低功耗动态比较器

Publications (2)

Publication Number Publication Date
CN105162441A CN105162441A (zh) 2015-12-16
CN105162441B true CN105162441B (zh) 2017-11-17

Family

ID=54803224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510618825.4A Active CN105162441B (zh) 2015-09-25 2015-09-25 一种高速低功耗动态比较器

Country Status (3)

Country Link
US (1) US10666243B2 (zh)
CN (1) CN105162441B (zh)
WO (1) WO2017049989A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105162441B (zh) * 2015-09-25 2017-11-17 中国电子科技集团公司第二十四研究所 一种高速低功耗动态比较器
CN105763172B (zh) * 2016-02-03 2018-07-17 中国电子科技集团公司第二十四研究所 高速低功耗触发器
CN106160744A (zh) * 2016-07-07 2016-11-23 合肥工业大学 一种应用在低电压环境中的高速动态锁存比较器
CN107453737A (zh) * 2017-08-09 2017-12-08 上海华虹宏力半导体制造有限公司 一种低功耗比较器电路
US10447290B2 (en) 2017-12-11 2019-10-15 Texas Instruments Incorporated Reduced noise dynamic comparator for a successive approximation register analog-to-digital converter
CN110247662B (zh) * 2018-03-09 2022-04-22 中国电子科技集团公司第二十四研究所 一种高速低功耗比较器及逐次逼近型模数转换器和电子设备
CN110247663B (zh) * 2018-03-09 2022-04-19 中国电子科技集团公司第二十四研究所 一种高速动态比较器及逐次逼近型模数转换器和电子设备
CN108494388B (zh) * 2018-03-22 2020-10-09 中国电子科技集团公司第二十四研究所 一种高速低噪声动态比较器
CN108231100B (zh) * 2018-03-26 2023-09-19 安徽大学 失调电压自适应数字校准型灵敏放大器
CN108540130A (zh) * 2018-04-10 2018-09-14 中国科学院微电子研究所 一种动态比较器
CN111130511B (zh) * 2018-10-30 2021-07-16 西安电子科技大学 一种全数字低压低功耗钟控电压比较器
CN109586694B (zh) * 2018-11-14 2023-03-31 重庆邮电大学 一种高速低功耗的比较器电路
CN109861672B (zh) * 2019-02-15 2022-03-29 中国电子科技集团公司第二十四研究所 动态比较器及电子设备
CN109995358B (zh) * 2019-03-13 2022-12-16 波达通信设备（广州）有限公司 状态保持与清除电路以及工作电路
CN110391796B (zh) * 2019-05-31 2023-04-14 合肥酷芯微电子有限公司 自适应时序的动态比较器
CN110912542B (zh) * 2019-11-02 2023-05-02 复旦大学 一种低功耗动态偏置比较器
CN111313886B (zh) * 2019-11-26 2023-04-28 宁波大学 一种基于互连线电容的sr锁存电路
CN112737586B (zh) * 2020-12-01 2024-02-13 深圳市紫光同创电子有限公司 高速采样电路
CN112953543B (zh) * 2021-01-26 2025-01-24 中国科学院上海技术物理研究所 一种工作模式可编程的全动态比较器
US11469745B2 (en) * 2021-01-29 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Latch
CN112953496B (zh) * 2021-02-04 2022-04-22 电子科技大学 一种高速动态比较器
US11777482B2 (en) * 2021-05-24 2023-10-03 Mediatek Inc. Gain-boosted comparator
CN113422594B (zh) * 2021-07-06 2022-11-25 西安电子科技大学 一种动态比较器
CN114050819B (zh) * 2021-11-10 2025-04-22 南京大学 一种低功耗高性能小尺寸c单元
CN114325347B (zh) * 2022-01-12 2023-04-25 电子科技大学 一种适用于高速比较器的亚稳态检测电路
CN115102528B (zh) * 2022-06-23 2025-03-14 广西电网有限责任公司电力科学研究院 一种超低功耗高速双重正反馈比较器电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208980A (zh) * 2012-01-17 2013-07-17 比亚迪股份有限公司 一种窗口电压比较装置
CN104935344A (zh) * 2014-03-19 2015-09-23 北京大学 一种结合时间数字转换器的多位比较器及电压数字化方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7729188B2 (en) * 2008-02-11 2010-06-01 International Business Machines Corporation Method and circuit for implementing enhanced eFuse sense circuit
CN103546127A (zh) * 2012-07-11 2014-01-29 北京大学 一种失调存储的低功耗高速比较器
TWI506958B (zh) * 2012-09-27 2015-11-01 Ind Tech Res Inst 具有等化功能之動態比較器
US9013344B2 (en) * 2013-05-24 2015-04-21 Texas Instruments Incorporated High speed dynamic comparator
CN104300983B (zh) 2013-07-17 2017-08-08 上海华虹宏力半导体制造有限公司 用于流水线型模数转换器的动态比较器
CN104124971B (zh) 2013-11-08 2018-06-05 西安电子科技大学 基于逐次逼近原理的两级流水线型模数转换器
CN105162441B (zh) 2015-09-25 2017-11-17 中国电子科技集团公司第二十四研究所 一种高速低功耗动态比较器
CN105763172B (zh) * 2016-02-03 2018-07-17 中国电子科技集团公司第二十四研究所 高速低功耗触发器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208980A (zh) * 2012-01-17 2013-07-17 比亚迪股份有限公司 一种窗口电压比较装置
CN104935344A (zh) * 2014-03-19 2015-09-23 北京大学 一种结合时间数字转换器的多位比较器及电压数字化方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
High-speed low-power common-mode insensitive dynamic comparator;Junfeng Gao 等;《Electronics Letters》;20150122;第51卷(第2期);第134-136页 *
一种高速低功耗动态比较器涉及;彭宣霖 等;《微电子学》;20141031;第44卷(第5期);第601-605页 *

Also Published As

Publication number Publication date
WO2017049989A1 (zh) 2017-03-30
US10666243B2 (en) 2020-05-26
CN105162441A (zh) 2015-12-16
US20190334514A1 (en) 2019-10-31

Similar Documents

Publication Publication Date Title
CN105162441B (zh) 一种高速低功耗动态比较器
CN206211983U (zh) 一种模数转换器电路
CN108494388A (zh) 一种高速低噪声动态比较器
CN107493093A (zh) 一种高速低功耗动态亚稳态抑制比较器
CN102957405A (zh) 一种动态锁存比较器
CN108540130A (zh) 一种动态比较器
CN102437836B (zh) 一种低功耗脉冲型d触发器
CN101924540B (zh) 一种差分时域比较器电路
CN101834595A (zh) 一种单功率时钟钟控传输门三值绝热电路及t运算电路
CN109120243A (zh) 时钟驱动电路
CN110289838A (zh) 一种比较器及模数转换器
US20150116020A1 (en) Latch comparator circuits and methods
Kong et al. Conditional-capture flip-flop technique for statistical power reduction
CN106160744A (zh) 一种应用在低电压环境中的高速动态锁存比较器
CN109547191A (zh) 双轨预充电逻辑装置
CN102624378B (zh) 一种低功耗多米诺三值文字运算电路
CN109586695A (zh) 一种高速动态比较器的电路
CN109327209A (zh) 一种高速可再生比较器电路
CN105720948B (zh) 一种基于FinFET器件的时钟控制触发器
CN104270145B (zh) 一种多pdn型电流模rm逻辑电路
CN110247663B (zh) 一种高速动态比较器及逐次逼近型模数转换器和电子设备
CN102394638B (zh) 一种三值绝热jkl触发器及绝热九进制异步计数器
CN109861672A (zh) 动态比较器及电子设备
CN113472323B (zh) 一种强锁存结构的d触发器电路
CN105187045B (zh) 一种高速电路的带上拉pmos管的动态锁存器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221221

Address after: No.23 Xiyong Avenue, Shapingba District, Chongqing 401332

Patentee after: CETC Chip Technology (Group) Co.,Ltd.

Address before: 400060 Chongqing Nanping Nan'an District No. 14 Huayuan Road

Patentee before: NO.24 RESEARCH INSTITUTE OF CHINA ELECTRONICS TECHNOLOGY Group Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230428

Address after: Room 2-2, No. 2, Linxie Family Courtyard Group, Zaojeshu Village, Fenghuang Town, Shapingba District, Chongqing, 401334

Patentee after: Chongqing Jixin Technology Co.,Ltd.

Address before: No.23 Xiyong Avenue, Shapingba District, Chongqing 401332

Patentee before: CETC Chip Technology (Group) Co.,Ltd.