[go: up one dir, main page]

CN105140124B - 一种多晶硅薄膜晶体管的制作方法 - Google Patents

一种多晶硅薄膜晶体管的制作方法 Download PDF

Info

Publication number
CN105140124B
CN105140124B CN201510457944.6A CN201510457944A CN105140124B CN 105140124 B CN105140124 B CN 105140124B CN 201510457944 A CN201510457944 A CN 201510457944A CN 105140124 B CN105140124 B CN 105140124B
Authority
CN
China
Prior art keywords
photoresist
dose
layer
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510457944.6A
Other languages
English (en)
Other versions
CN105140124A (zh
Inventor
李子健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201510457944.6A priority Critical patent/CN105140124B/zh
Priority to PCT/CN2015/086251 priority patent/WO2017015981A1/zh
Publication of CN105140124A publication Critical patent/CN105140124A/zh
Application granted granted Critical
Publication of CN105140124B publication Critical patent/CN105140124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种多晶硅薄膜晶体管的制作方法包括：提供一玻璃基板，在所述玻璃基板上依次形成缓冲层以及多晶硅层；在所述多晶硅层上涂布一光阻，并采用半色调掩模光罩对所述光阻进行曝光和刻蚀；离子植入高剂量P掺杂，形成N+；在所述玻璃基板全表面上依次形成绝缘层和栅极层；在所述栅极层上涂布一光阻，并采用半色调掩模光罩对所述光阻进行曝光；离子植入高剂量B掺杂，形成P+。本发明能减少光罩数，能有效降低成本。

Description

一种多晶硅薄膜晶体管的制作方法
【技术领域】
本发明涉及显示技术领域，特别涉及一种多晶硅薄膜晶体管的制作方法。
【背景技术】
在LTPS(Low Temperature Poly-silicon，低温多晶硅技术)现行制作工艺中，为了完成CMos(互补金属氧化物半导体，Complementary Metal Oxide Semiconductor)和gate(栅极)的定义，并形成LDD(非对称轻掺杂漏)，其需要4道普通的掩模才能完成，更有为了LDD的效果而采用5道掩模的工艺。因此，传统工艺会导致PH产能的紧张，设备需求数量大，而且成本高。
故，有必要提出一种新的技术方案，以解决上述技术问题。
【发明内容】
本发明的目的在于提供一种多晶硅薄膜晶体管的制作方法，其能减少光罩数，能有效降低成本。
为解决上述问题，本发明的技术方案如下：
一种多晶硅薄膜晶体管的制作方法，所述多晶硅薄膜晶体管的制作方法包括：
提供一玻璃基板，在所述玻璃基板上依次形成缓冲层以及多晶硅层；
在所述多晶硅层上涂布一光阻，并采用半色调掩模光罩对所述光阻进行曝光和刻蚀；
离子植入高剂量P掺杂，形成N+；
在所述玻璃基板全表面上依次形成绝缘层和栅极层；
在所述栅极层上涂布一光阻，并采用半色调掩模光罩对所述光阻进行曝光；
离子植入高剂量B掺杂，形成P+。
优选的，在所述的多晶硅薄膜晶体管的制作方法中，在所述玻璃基板上形成多晶硅层的步骤，包括：
在所述缓冲层上形成一非晶硅层；
对所述非晶硅层进行准分子激光退火操作，形成多晶硅层。
优选的，在所述的多晶硅薄膜晶体管的制作方法中，在所述玻璃基板上形成多晶硅层的步骤之后，还包括：
离子植入轻剂量B掺杂，形成沟道。
优选的，在所述的多晶硅薄膜晶体管的制作方法中，所述采用半色调掩模光罩对所述光阻进行曝光和刻蚀的步骤，包括：
采用半色调掩模光罩对所述光阻进行曝光；
蚀刻掉多余的多晶硅；
蚀刻掉半曝的所述光阻。
优选的，在所述的多晶硅薄膜晶体管的制作方法中，所述离子植入高剂量P掺杂，形成N+的步骤之后，还包括：
去除掉剩下的所述光阻。
优选的，在所述的多晶硅薄膜晶体管的制作方法中，在所述栅极层上涂布一光阻，并采用半色调掩模光罩对所述光阻进行曝光的步骤之后，还包括：
蚀刻掉多余的栅极。
优选的，在所述的多晶硅薄膜晶体管的制作方法中，所述B剂量低于所述高剂量P。
优选的，在所述的多晶硅薄膜晶体管的制作方法中，所述离子植入高剂量B掺杂，形成P+的步骤之后，还包括：
蚀刻掉半曝的所述光阻；
蚀刻掉暴露的栅极；
去除掉剩下的所述光阻。
优选的，在所述的多晶硅薄膜晶体管的制作方法中，所述去除掉剩下的所述光阻的步骤之后，还包括：
离子植入低剂量P掺杂，形成N-。
优选的，在所述的多晶硅薄膜晶体管的制作方法中，所述去除掉剩下的所述光阻的步骤之前，还包括：
离子植入低剂量P掺杂，形成N-。
相对现有技术，本发明采用2道半色调掩模光罩完成CMos(Complementary MetalOxide Semiconductor，互补金属氧化物半导体)和栅极的定义，并形成LDD。从而使得掩模数量从4道减少到了2道，大大提升了竞争力；因此本发明提供的多晶硅薄膜晶体管的制作方法能有效减少光罩数，且能有效降低成本。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。
【附图说明】
图1为本发明实施例提供的多晶硅薄膜晶体管的制作方法的实现流程示意图；
图2为本发明实施例一提供的多晶硅薄膜晶体管的制作方法的实现流程示意图；
图3为本发明实施例二提供的多晶硅薄膜晶体管的制作方法的实现流程示意图；
图4为本发明实施例提供的在玻璃基板上依次形成缓冲层以及多晶硅层的结构示意图；
图5为本发明实施例提供的离子植入轻剂量B掺杂的结构示意图；
图6A和图6B为本发明实施例提供的在多晶硅层上涂布一光阻的结构示意图；
图7A和图7B为本发明实施例提供的蚀刻掉多余的多晶硅的结构示意图；
图8A和图8B为本发明实施例提供的蚀刻掉半曝的所述光阻13的结构示意图；
图9A和图9B为本发明实施例提供的离子植入高剂量P掺杂形成N+的结构示意图；
图10A和图10B为本发明实施例提供的去除掉剩下的所述光阻的结构示意图；
图11A和图11B为本发明实施例提供的形成绝缘层和栅极层的结构示意图；
图12A和图12B为本发明实施例提供的在栅极层上涂布一光阻的结构示意图；
图13A和图13B为本发明实施例提供的蚀刻掉多余的栅极的结构示意图；
图14A和图14B为本发明实施例提供的离子植入高剂量B掺杂形成P+的结构示意图；
图15A和图15B为本发明实施例提供的蚀刻掉半曝的光阻的结构示意图；
图16A和图16B为本发明实施例提供的蚀刻掉暴露的栅极的结构示意图；
图17A和图17B为本发明实施例提供的离子植入低剂量P掺杂形成N-的结构示意图；
图18A和图18B为本发明实施例提供的去除掉剩下的光阻的结构示意图。
【具体实施方式】
本说明书所使用的词语“实施例”意指用作实例、示例或例证。此外，本说明书和所附权利要求中所使用的冠词“一”一般地可以被解释为意指“一个或多个”，除非另外指定或从上下文清楚导向单数形式。
在本发明实施例中，本发明采用2道半色调掩模光罩完成CMos(ComplementaryMetal Oxide Semiconductor，互补金属氧化物半导体)和栅极的定义，并形成LDD。从而使得掩模数量从4道减少到了2道，大大提升了竞争力；因此本发明提供的多晶硅薄膜晶体管的制作方法能有效减少光罩数，且能有效降低成本。
请参阅图1，图1为本发明实施例提供的多晶硅薄膜晶体管的制作方法的实现流程示意图；所述多晶硅薄膜晶体管的制作方法主要包括以下步骤：
在步骤S101中，提供一玻璃基板，在所述玻璃基板上依次形成缓冲层以及多晶硅层；
在本发明实施例中，在所述玻璃基板上形成多晶硅层的步骤，包括：
在所述缓冲层上形成一非晶硅层；
对所述非晶硅层进行准分子激光退火操作，形成多晶硅层。
在步骤S102中，在所述多晶硅层上涂布一光阻，并采用半色调掩模光罩对所述光阻进行曝光和刻蚀；
在本发明实施例中，所述采用半色调掩模光罩对所述光阻进行曝光和刻蚀的步骤，包括：
采用半色调掩模光罩对所述光阻进行曝光；
蚀刻掉多余的多晶硅；
蚀刻掉半曝的所述光阻。
在步骤S103中，IMP(IMPLANT，离子植入)高剂量P掺杂，形成N+；
在步骤S104中，在所述玻璃基板全表面上依次形成绝缘层和栅极层；
在本发明实施例中，在所述玻璃基板全表面上形成绝缘层的步骤，包括：
采用化学气相沉积在所述玻璃基板全表面上沉积一绝缘层。
在所述玻璃基板全表面上形成栅极层的步骤，包括：
采用物理气相沉积在所述绝缘层上沉积一栅极层。
在步骤S105中，在所述栅极层上涂布一光阻，并采用半色调掩模光罩对所述光阻进行曝光；
在步骤S106中，IMP离子植入高剂量B掺杂，形成P+。
在本发明实施例中，所述B剂量低于所述高剂量P，以免造成N+的消失。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
实施例一
请参阅图2，图2为本发明实施例一提供的多晶硅薄膜晶体管的制作方法的实现流程示意图；其主要包括以下步骤：
在步骤S201中，提供一玻璃基板，在所述玻璃基板上依次形成缓冲层以及多晶硅层；
在本发明实施例中，在所述玻璃基板上形成多晶硅层的步骤，包括：
在所述缓冲层上形成一非晶硅层；
对所述非晶硅层进行准分子激光退火操作，形成多晶硅层。
在步骤S202中，IMP离子植入轻剂量B掺杂，形成沟道；
在步骤S203中，在所述多晶硅层上涂布一光阻，并采用半色调掩模光罩对所述光阻进行曝光和刻蚀；
在本发明实施例中，所述采用半色调掩模光罩对所述光阻进行曝光和刻蚀的步骤，包括：
采用半色调掩模光罩对所述光阻进行曝光；
蚀刻掉多余的多晶硅；
蚀刻掉半曝的所述光阻。
在步骤S204中，IMP离子植入高剂量P掺杂，形成N+；
在步骤S205中，去除掉剩下的所述光阻；
在步骤S206中，在所述玻璃基板全表面上依次形成绝缘层和栅极层；
在本发明实施例中，在所述玻璃基板全表面上形成绝缘层的步骤，包括：
采用化学气相沉积在所述玻璃基板全表面上沉积一绝缘层。
在所述玻璃基板全表面上形成栅极层的步骤，包括：
采用物理气相沉积在所述绝缘层上沉积一栅极层。
在步骤S207中，在所述栅极层上涂布一光阻，并采用半色调掩模光罩对所述光阻进行曝光；
在步骤S208中，蚀刻掉多余的栅极；
在步骤S209中，IMP离子植入高剂量B掺杂，形成P+。
在本发明实施例中，所述B剂量低于所述高剂量P，以免造成N+的消失。
在步骤S210中，蚀刻掉半曝的所述光阻；
在步骤S211中，蚀刻掉暴露的栅极。
在步骤S212中，去除掉剩下的所述光阻。
在步骤S213中，IMP离子植入低剂量P掺杂，形成N-。
实施例二
请参阅图3，图3为本发明实施例二提供的多晶硅薄膜晶体管的制作方法的实现流程示意图；其主要包括以下步骤：
在步骤S301中，提供一玻璃基板，在所述玻璃基板上依次形成缓冲层以及多晶硅层；
请参阅图4，为本发明实施例提供的在玻璃基板上依次形成缓冲层以及多晶硅层的结构示意图。首先在所述玻璃基板10上形成缓冲层11，然后，在所述缓冲层上11形成一非晶硅层；对所述非晶硅层进行准分子激光退火操作，形成多晶硅层12。
在本发明实施例中，在所述玻璃基板上形成多晶硅层的步骤，包括：
在所述缓冲层上形成一非晶硅层；
对所述非晶硅层进行准分子激光退火操作，形成多晶硅层。
在步骤S302中，IMP离子植入轻剂量B掺杂，形成沟道；
请参阅图5，为本发明实施例提供的离子植入轻剂量B掺杂的结构示意图。在本实施例中，在未定义NTFT(N+)和PTFT(P+)情况下，用离子植入工艺植入少量的硼用于调整TFT(Thin Film Transistor，薄膜晶体管)的电压。具体的，在整面玻璃基板上的多晶硅都植入少量的硼。
在步骤S303中，在所述多晶硅层上涂布一光阻，并采用半色调掩模光罩对所述光阻进行曝光和刻蚀；
请参阅图6A和图6B，为本发明实施例提供的在多晶硅层上涂布一光阻的结构示意图。首先，在所述多晶硅层12上涂布一光阻13，然后，并采用半色调掩模光罩对所述光阻13进行曝光和刻蚀。在本实施例中，Cmos是由NTFT(N+)和PTFT(P+)组成在一块玻璃基板上，因此，在制作其中一个TFT的同时另一个TFT的区域需要光阻遮挡。在本实施例中，在一次半色调掩模光罩曝光显影中定义主动层NTFT和PTFT的图案。
图7A和图7B为本发明实施例提供的蚀刻掉多余的多晶硅的结构示意图。在本实施例中，采用刻蚀工艺，在一块玻璃基板上的两种TFT同时受到刻蚀去除多余的多晶硅，形成主动层NTFT和PTFT图案。
图8A和图8B为本发明实施例提供的蚀刻掉半曝的所述光阻的结构示意图。在本实施例中，采用灰化工艺(光阻刻蚀)使得光阻均匀减薄后形成如图8A和图8B的光阻图案。
在本发明实施例中，所述采用半色调掩模光罩对所述光阻进行曝光和刻蚀的步骤，包括：
采用半色调掩模光罩对所述光阻进行曝光；
蚀刻掉多余的多晶硅；
蚀刻掉半曝的所述光阻。
在步骤S304中，IMP离子植入高剂量P掺杂，形成N+；
请参阅图9A和图9B，为本发明实施例提供的离子植入高剂量P掺杂形成N+的结构示意图。在本实施例中，采用离子植入工艺形成NTFT(N+)，在此工艺中PTFT(P+)区域需要光阻遮挡住避免受到离子植入。
在步骤S305中，去除掉剩下的所述光阻；
请参阅图10A和图10B，为本发明实施例提供的去除掉剩下的所述光阻的结构示意图。在本实施例中，采用strip清除工艺洗掉主动层NTFT和PTFT上全部光阻，至此NTFT和PTFT的区域已经定义完成，并且NTFT区域的N+位置已经植入离子形成N+区。
在步骤S306中，在所述玻璃基板全表面上依次形成绝缘层和栅极层；
请参阅图11A和图11B，为本发明实施例提供的形成绝缘层和栅极层的结构示意图。首先，在所述玻璃基板10全表面上形成绝缘层14，然后在绝缘层14上形成栅极层15。在本实施例中，采用化学气相沉积工艺在整面玻璃基板上沉积一层绝缘膜(绝缘层)，之后用物理气相成膜工艺沉积一层金属膜(栅极层)。
在本发明实施例中，在所述玻璃基板全表面上形成绝缘层的步骤，包括：
采用化学气相沉积在所述玻璃基板全表面上沉积一绝缘层。
在所述玻璃基板全表面上形成栅极层的步骤，包括：
采用物理气相沉积在所述绝缘层上沉积一栅极层。
在步骤S307中，在所述栅极层上涂布一光阻，并采用半色调掩模光罩对所述光阻进行曝光；
请参阅图12A和图12B，为本发明实施例提供的在栅极层上涂布一光阻的结构示意图。首先，在所述栅极层15上涂布一光阻16，然后，采用半色调掩模光罩对所述光阻16进行曝光。在本实施例中，在一次半色调掩模光罩曝光显影中定义NTFT和PTFT的扫描线图案。
在步骤S308中，蚀刻掉多余的栅极；
请参阅图13A和图13B，为本发明实施例提供的蚀刻掉多余的栅极的结构示意图。在本实施例中，采用刻蚀工艺，在一块玻璃基板上的两种TFT的扫描线同时受到刻蚀去除多余的金属膜，形成NTFT和PTFT的扫描线图案。
在步骤S309中，IMP离子植入高剂量B掺杂，形成P+。
请参阅图14A和图14B，为本发明实施例提供的离子植入高剂量B掺杂形成P+的结构示意图。在本实施例中，采用离子植入工艺形成PTFT(P+)，在此工艺中NTFT(N+)区域通道位置需要光阻遮挡住避免受到离子植入(NTFT区域未全部遮挡是因为需要减少光照一次定义全部扫描线)。因N+和P+可以相互中和抵消，所以此次PTFT离子植入剂量要少于前次形成NTFT时的离子植入剂量。
在本发明实施例中，所述B剂量低于所述高剂量P，以免造成N+的消失。
在步骤S310中，蚀刻掉半曝的所述光阻；
请参阅图15A和图15B，为本发明实施例提供的蚀刻掉半曝的光阻的结构示意图。在本实施例中，采用灰化工艺(光阻刻蚀)使得光阻均匀减薄后形成如图15A和图15B所示的光阻图案。
在步骤S311中，蚀刻掉暴露的栅极。
请参阅图16A和图16B，为本发明实施例提供的蚀刻掉暴露的栅极的结构示意图。在本实施例中，采用刻蚀工艺进一步去除NTFT扫描线两侧多余的金属，形成NTFT最终的扫描线图案。
在步骤S312中，IMP离子植入低剂量P掺杂，形成N-。
请参阅图17A和图17B，为本发明实施例提供的离子植入低剂量P掺杂形成N-的结构示意图。在本实施例中，采用self-align离子植入工艺形成NTFT区域的N-位置，此处工艺离子植入剂量会加强N+，减弱P+区域，因此剂量会远远小于P+区域的离子植入剂量。
在步骤S313中，去除掉剩下的所述光阻。
请参阅图18A和图18B，为本发明实施例提供的去除掉剩下的光阻的结构示意图。在本实施例中，采用strip工艺洗掉玻璃基板上全部光阻，至此CMOS制作完成。
综上所述，本发明采用2道半色调掩模光罩完成CMos(Complementary MetalOxide Semiconductor，互补金属氧化物半导体)和栅极的定义，并形成LDD。从而使得掩模数量从4道减少到了2道，大大提升了竞争力；因此本发明提供的多晶硅薄膜晶体管的制作方法能有效减少光罩数，且能有效降低成本。
尽管已经相对于一个或多个实现方式示出并描述了本发明，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本发明包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。此外，尽管本说明书的特定特征已经相对于若干实现方式中的仅一个被公开，但是这种特征可以与如可以对给定或特定应用而言是期望和有利的其他实现方式的一个或多个其他特征组合。而且，就术语“包括”、“具有”、“含有”或其变形被用在具体实施方式或权利要求中而言，这样的术语旨在以与术语“包含”相似的方式包括。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (9)

1.一种多晶硅薄膜晶体管的制作方法，其特征在于，所述多晶硅薄膜晶体管的制作方法包括：
提供一玻璃基板，在所述玻璃基板上依次形成缓冲层以及多晶硅层；
用离子植入工艺植入少量的硼用于调整TFT薄膜晶体管的电压，其中，在整面玻璃基板上的多晶硅都植入少量的硼；
在所述多晶硅层上涂布一光阻，并采用半色调掩模光罩对所述光阻进行曝光和刻蚀；在一次半色调掩模光罩曝光显影中定义主动层NTFT和PTFT的图案；
离子植入高剂量P掺杂，形成N+，使所述光阻遮挡住PTFT的一区域信道位置；
在所述玻璃基板全表面上依次形成绝缘层和栅极层；
在所述栅极层上涂布一光阻，并采用半色调掩模光罩对所述光阻进行曝光；在一次半色调掩模光罩曝光显影中定义NTFT和PTFT的扫描线图案；及
离子植入高剂量B掺杂，形成P+，其中，PTFT的离子植入剂量少于形成NTFT时的离子植入剂量，使所述光阻遮挡住NTFT的一区域信道位置，其中，所述B剂量低于所述高剂量P。
2.根据权利要求1所述的多晶硅薄膜晶体管的制作方法，其特征在于，在所述玻璃基板上形成多晶硅层的步骤，包括：
在所述缓冲层上形成一非晶硅层；及
对所述非晶硅层进行准分子激光退火操作，形成多晶硅层。
3.根据权利要求1或2所述的多晶硅薄膜晶体管的制作方法，其特征在于，在所述玻璃基板上形成多晶硅层的步骤之后，还包括：
离子植入轻剂量B掺杂，形成沟道。
4.根据权利要求1所述的多晶硅薄膜晶体管的制作方法，其特征在于，所述采用半色调掩模光罩对所述光阻进行曝光和刻蚀的步骤，包括：
采用半色调掩模光罩对所述光阻进行曝光；
蚀刻掉多余的多晶硅；及
蚀刻掉半曝的所述光阻。
5.根据权利要求1所述的多晶硅薄膜晶体管的制作方法，其特征在于，所述离子植入高剂量P掺杂，形成N+的步骤之后，还包括：
去除掉剩下的所述光阻。
6.根据权利要求1所述的多晶硅薄膜晶体管的制作方法，其特征在于，在所述栅极层上涂布一光阻，并采用半色调掩模光罩对所述光阻进行曝光的步骤之后，还包括：
蚀刻掉多余的栅极。
7.根据权利要求1所述的多晶硅薄膜晶体管的制作方法，其特征在于，所述离子植入高剂量B掺杂，形成P+的步骤之后，还包括：
蚀刻掉半曝的所述光阻；
蚀刻掉暴露的栅极；及
去除掉剩下的所述光阻。
8.根据权利要求7所述的多晶硅薄膜晶体管的制作方法，其特征在于，所述去除掉剩下的所述光阻的步骤之后，还包括：
离子植入低剂量P掺杂，形成N-。
9.根据权利要求7所述的多晶硅薄膜晶体管的制作方法，其特征在于，所述去除掉剩下的所述光阻的步骤之前，还包括：
离子植入低剂量P掺杂，形成N-。
CN201510457944.6A 2015-07-29 2015-07-29 一种多晶硅薄膜晶体管的制作方法 Active CN105140124B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510457944.6A CN105140124B (zh) 2015-07-29 2015-07-29 一种多晶硅薄膜晶体管的制作方法
PCT/CN2015/086251 WO2017015981A1 (zh) 2015-07-29 2015-08-06 一种多晶硅薄膜晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510457944.6A CN105140124B (zh) 2015-07-29 2015-07-29 一种多晶硅薄膜晶体管的制作方法

Publications (2)

Publication Number Publication Date
CN105140124A CN105140124A (zh) 2015-12-09
CN105140124B true CN105140124B (zh) 2018-12-11

Family

ID=54725430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510457944.6A Active CN105140124B (zh) 2015-07-29 2015-07-29 一种多晶硅薄膜晶体管的制作方法

Country Status (2)

Country Link
CN (1) CN105140124B (zh)
WO (1) WO2017015981A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489552B (zh) * 2016-01-28 2018-08-14 武汉华星光电技术有限公司 Ltps阵列基板的制作方法
CN108878354B (zh) * 2018-06-29 2021-03-05 武汉华星光电技术有限公司 一种cmos薄膜晶体管及ltps阵列基板的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1542948A (zh) * 2003-11-07 2004-11-03 友达光电股份有限公司 形成cmos晶体管的方法
CN103681350A (zh) * 2012-09-17 2014-03-26 薛英家 薄膜晶体管的制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721553B1 (ko) * 2004-06-30 2007-05-23 삼성에스디아이 주식회사 씨모스 박막트랜지스터의 제조방법 및 그를 사용하여제조된 씨모스 박막트랜지스터
KR100669457B1 (ko) * 2004-11-24 2007-01-15 삼성에스디아이 주식회사 박막 트랜지스터, 이를 구비한 평판 표시 장치 및 그제조방법
CN100339964C (zh) * 2005-04-29 2007-09-26 友达光电股份有限公司 具有轻掺杂漏极的金属氧化物半导体的制作方法
TWI257177B (en) * 2005-07-27 2006-06-21 Quanta Display Inc Manufacturing processes for a thin film transistor and a pixel structure
KR101239889B1 (ko) * 2005-08-13 2013-03-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101267499B1 (ko) * 2005-08-18 2013-05-31 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1542948A (zh) * 2003-11-07 2004-11-03 友达光电股份有限公司 形成cmos晶体管的方法
CN103681350A (zh) * 2012-09-17 2014-03-26 薛英家 薄膜晶体管的制作方法

Also Published As

Publication number Publication date
WO2017015981A1 (zh) 2017-02-02
CN105140124A (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
CN104617102B (zh) 阵列基板及阵列基板制造方法
CN104538307B (zh) 一种用于制作多晶硅薄膜晶体管的方法
CN108538860A (zh) 顶栅型非晶硅tft基板的制作方法
CN105118807B (zh) 一种低温多晶硅薄膜晶体管及其制造方法
KR20140042697A (ko) 활성층 이온 주입 방법 및 박막 트랜지스터용 활성층 이온 주입 방법
CN104733323B (zh) 一种低温多晶硅薄膜晶体管的制造方法
CN108511464A (zh) Cmos型ltps tft基板的制作方法
CN105140124B (zh) 一种多晶硅薄膜晶体管的制作方法
US10340365B2 (en) Method of manufacturing a thin film transistor
CN106847702B (zh) 一种漏极轻偏移结构的制备方法
CN105977205A (zh) 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
CN105185742B (zh) 一种阵列基板的制作方法及阵列基板
CN107195689B (zh) 一种薄膜晶体管及其制作方法、oled显示面板
US20160240558A1 (en) Manufacturing method for array substrate, array substrate and display device
WO2020133808A1 (zh) 阵列基板及其制作方法
CN110047800B (zh) 阵列基板及其制备方法
CN106505067B (zh) 互补金属氧化物半导体装置及制造方法
CN105336689A (zh) 一种节省光刻版数量的金属氧化物半导体场器件制造方法
KR100198539B1 (ko) 액정표시장치용 박막트랜지스터 제조방법
CN109904175B (zh) 一种显示面板的制作方法及一种显示面板
CN108878354A (zh) 一种cmos薄膜晶体管及ltps阵列基板的制作方法
CN108766935B (zh) 阵列基板及其制备方法、显示装置
CN106898624B (zh) 一种阵列基板及制备方法、显示装置
US10411047B2 (en) Array substrate, manufacturing method thereof and display device
CN107093582A (zh) 显示面板的制造方法和显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant