[go: up one dir, main page]

CN104885226A - 碳化硅半导体器件及其制造方法 - Google Patents

碳化硅半导体器件及其制造方法 Download PDF

Info

Publication number
CN104885226A
CN104885226A CN201380067281.6A CN201380067281A CN104885226A CN 104885226 A CN104885226 A CN 104885226A CN 201380067281 A CN201380067281 A CN 201380067281A CN 104885226 A CN104885226 A CN 104885226A
Authority
CN
China
Prior art keywords
region
scope
element portion
semiconductor device
puncture voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380067281.6A
Other languages
English (en)
Inventor
和田圭司
增田健良
日吉透
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN104885226A publication Critical patent/CN104885226A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

提供一种碳化硅半导体器件，其中，碳化硅膜(90)包括第一范围(RA)，第一范围(RA)具有第一击穿电压保持层(81A)、电荷补偿区(71A)、第一结终端区(72A)和第一保护环区(73A)。碳化硅膜(90)包括第二范围(RB)，第二范围(RB)具有第二击穿电压保持层(81B)、沟道形成区(82)和源区(83)。第一击穿电压保持层(81A)和第二击穿电压保持层(81B)构成在元件部(CL)中具有厚度(T)的击穿电压保持区(81)。当施加电压以在截止状态期间在击穿电压保持区(81)中达到0.4MV/cm或更大的最大电场强度时，元件部(CL)内的第二范围(RB)中的最大电场强度被配置为小于第一范围(RA)中的最大电场强度的2/3。

Description

碳化硅半导体器件及其制造方法
技术领域
本发明涉及碳化硅半导体器件和制造碳化硅半导体器件的方法。
背景技术
关于作为广泛使用的功率半导体器件的Si(硅)MOSFET(金属氧化物半导体场效应晶体管)，击穿电压的主要确定因素是用作击穿电压保持区的漂移层可耐受的电场强度的上限。由Si制成的漂移层在被供应大约0.3MV/cm或更大的电场的部分被击穿。因此，要求抑制电场强度，使其小于MOSFET的整个击穿电压保持区中的预定值。最简单的方法是提供具有低杂质浓度的击穿电压保持区。然而，这种方法不利地提供MOSFET的大导通电阻。换句话讲，导通电阻和击穿电压之间有折衷关系。
关于典型的Si MOSFET，日本专利特许公开No.9-191109说明在考虑到由Si的性质值导致的理论限制的情况下导通电阻和击穿电压之间的折衷关系。为了消除这个折衷，公开了在设置在漏电极上的n型衬底上设置的n基底层中添加下p型嵌入层和上p型嵌入层。通过下p型嵌入层和上嵌入层，n基底层被划分成均具有相等厚度的下级、中级和上级。根据这个公开，电压因这三级中的每个被保持相等，由此，各级的最大电场被保持等于或小于临界电场强度。
引用列表
专利文献
PTD1：日本专利特许公开No.9-191109
发明内容
技术问题
作为提供针对上述折衷的进一步改进的方法，近年来，已经在积极讨论使用SiC(碳化硅)替代Si。不同于Si，SiC是能够充分耐受0.4MV/cm或更高的电场强度的材料。因此，SiC MOSFET能够耐受比SiMOSFET能够耐受的高的电场。当施加此高电场时，出现的问题在于，因电场集中在MOSFET结构中的特定位置，导致击穿。例如，在沟槽型MOSFET的情况下，在栅绝缘膜的底部部分(特别是，沟槽的拐角部分)中因电场集中造成的栅绝缘膜的击穿现象是击穿电压的主要确定因素。因此，在Si半导体器件和SiC半导体器件之间，击穿电压的确定因素有所不同。因此，如果为了提高SiC半导体器件的击穿电压而仅仅应用假定使用Si的上述公开的技术，则使用SiC的物理性质的优点实现击穿电压的提高是不充分的。
本发明致力于解决上述问题，目的是提供具有高击穿电压的碳化硅半导体器件和制造碳化硅半导体器件的方法。
问题的解决方案
本发明的一种碳化硅半导体器件,包括设置有半导体元件的元件部和环绕所述元件部的终端部，所述碳化硅半导体器件包括：碳化硅膜、栅绝缘膜、栅电极、第一主电极和第二主电极。所述碳化硅膜具有第一范围和第二范围，所述第一范围构成所述第一主表面，所述第二范围构成所述第二主表面，所述第一范围和所述第二范围在所述第一范围和所述第二范围之间具有与所述第一主表面和所述第二主表面隔离的界面IF。所述第一范围包括第一击穿电压保持层、电荷补偿区、第一结终端区和第一保护环区，所述第一击穿电压保持层构成所述第一主表面并且具有第一导电类型，所述电荷补偿区被部分地设置在所述界面处的所述元件部中并且具有第二导电类型，所述第一结终端区被部分地设置在所述界面处的所述终端部中，所述第一结终端区接触所述电荷补偿区，所述第一结终端区环绕所述元件部，所述第一结终端区具有所述第二导电类型，所述第一结终端区的杂质浓度低于所述电荷补偿区的杂质浓度，所述第一保护环区被设置成与所述界面处的所述终端部中的所述第一结终端区隔离，所述第一保护环区环绕所述界面处的所述元件部，所述第一保护环区具有所述第二导电类型。所述第二范围包括第二击穿电压保持层、沟道形成区和源区。所述第二范围包括第二击穿电压保持层、沟道形成区和源区，所述第二击穿电压保持层构成所述界面并且具有所述第一导电类型，所述沟道形成区被设置在所述第二击穿电压保持层处的所述元件部中并且具有所述第二导电类型，所述源区被设置在所述沟道形成区上，所述源区通过所述沟道形成区来与所述第二击穿电压保持层隔离，所述源区具有所述第一导电类型，所述第一击穿电压保持层和所述第二击穿电压保持层构成所述元件部中的击穿电压保持区。栅绝缘膜，所述栅绝缘膜具有在所述沟道形成区上将所述第二击穿电压保持层和所述源区彼此连接的部分。栅电极，所述栅电极用于在所述碳化硅半导体器件的导通状态和截止状态之间切换，所述栅电极被设置在所述栅绝缘膜上。第一主电极，所述第一主电极面对所述第一主表面；以及第二主电极，所述第二主电极接触所述第二主表面上的所述源区。当在所述第一主电极和所述第二主电极之间施加电压以在所述截止状态期间在所述击穿电压保持区中达到0.4MV/cm以上的最大电场强度时，所述元件部内的所述第二范围中的最大电场强度被配置为小于所述第一范围中的最大电场强度的2/3。
根据上述碳化硅半导体器件，使用碳化硅作为半导体器件的材料，使得可以操纵给半导体器件的击穿电压保持区供应0.4MV/cm或更高的最大电场的高电压。此外，所述碳化硅半导体器件被配置为使得所述元件部内的第二范围中的最大电场强度小于所述第一范围中的最大电场强度的2/3。因此，使用作击穿电压的确定因素的元件部内的第二范围中的电场强度较低。相反地，当在元件部内，第一范围中的最大电场强度超过第二范围中的最大电场强度的1.5倍大的电场强度时，使没有用作击穿电压的确定因素的第一范围中的最大电场强度较高。因此，可向碳化硅半导体器件施加高电压。换句话讲，击穿电压可增大。
所述第二范围包括第二结终端区和第二保护环区，所述第二结终端区被部分地设置在所述第二主表面处的所述终端部中，所述第二结终端区接触所述沟道形成区，所述第二结终端区环绕所述元件部，所述第二结终端区具有所述第二导电类型，所述第二结终端区具有比所述沟道形成区的杂质浓度低的杂质浓度，所述第二保护环区被设置成与所述第二主表面处的所述终端部中的所述第二结终端区隔离，所述第二保护环区环绕所述第二主表面处的所述元件部，所述第二保护环区具有所述第二导电类型。因此，击穿电压可进一步增大。
所述碳化硅膜具有沟槽，所述沟槽具有包括由所述沟道形成区构成的部分的侧壁表面，并且在使所述栅绝缘膜介于所述栅电极和所述侧壁表面之间的情况下，来将所述栅电极设置在所述侧壁表面上。因此，沟槽型碳化硅半导体器件的击穿电压可增大。
所述沟槽的所述侧壁表面包括具有为{0-33-8}的面取向的第一面。在这种情况下，沟道形成在具有为{0-33-8}的面取向的表面中，从而减小导通电阻中的沟道电阻的比率。因此，在保持导通电阻等于或小于预定值的同时，因击穿电压保持区造成的电阻可增大。因此，可使击穿电压保持区的杂质浓度较小。因此，击穿电压可进一步增大。
所述沟槽的所述侧壁表面微观上包括所述第一面，并且所述侧壁表面微观上还包括具有为{0-11-1}的面取向的第二面。因此，可进一步抑制导通电阻。因此，由于以上提到的相同原因，击穿电压可进一步增大。
所述沟槽的所述侧壁表面的所述第一面和所述第二面构成具有为{0-11-2}的面取向的组合面。因此，可抑制导通电阻。因此，由于以上提到的相同原因，击穿电压可进一步增大。
本发明中的制造碳化硅半导体器件的方法是一种制造包括设置有半导体元件的元件部和环绕所述元件部的终端部的碳化硅半导体器件的方法。所述碳化硅半导体器件具有碳化硅膜，所述碳化硅膜具有第一主表面和与所述第一主表面相反的第二主表面，所述碳化硅膜具有第一范围和第二范围，所述第一范围构成所述第一主表面，所述第二范围构成所述第二主表面，所述第一范围和所述第二范围在所述第一范围和所述第二范围之间具有与所述第一主表面和所述第二主表面隔离的界面IF。所述制造碳化硅半导体器件的方法包括以下步骤。
在衬底上形成所述第一范围，形成所述第一范围的步骤包括：形成第一击穿电压保持层的步骤，和在形成所述第一击穿电压保持层的步骤之后形成电荷补偿区、第一结终端区和第一保护环区的步骤，所述第一击穿电压保持层构成所述第一主表面并且具有第一导电类型，所述电荷补偿区被部分地设置在所述界面处的所述元件部中并且具有第二导电类型，所述第一结终端区被部分地设置在所述界面处的所述终端部中，所述第一结终端区接触所述电荷补偿区，所述第一结终端区环绕所述元件部，所述第一结终端区具有所述第二导电类型，所述第一结终端区的杂质浓度低于所述电荷补偿区的杂质浓度，所述第一保护环区被设置成与所述界面处的所述终端部中的所述第一结终端区隔离，所述第一保护环区环绕所述界面处的所述元件部，所述第一保护环区具有所述第二导电类型；在形成所述第一范围的步骤之后形成所述第二范围，形成所述第二范围的步骤包括：形成第二击穿电压保持层的步骤，和形成沟道形成区和源区的步骤，所述第二击穿电压保持层构成所述界面并且具有所述第一导电类型，所述沟道形成区被设置在所述第二击穿电压保持层处的所述元件部中并且具有所述第二导电类型，所述源区被设置在所述沟道形成区处，所述源区通过所述沟道形成区来与所述第二击穿电压保持层隔离，所述源区具有所述第一导电类型，所述第一击穿电压保持层和所述第二击穿电压保持层构成所述元件部中的击穿电压保持区；形成具有在所述沟道形成区上将所述第二击穿电压保持层和所述源区彼此连接的部分的栅绝缘膜；形成栅电极，所述栅电极用于在所述碳化硅半导体器件的导通状态和截止状态之间切换，所述栅电极被设置在所述栅绝缘膜上；形成面对所述第一主表面的第一主电极；以及形成与所述第二主表面上的所述源区接触的第二主电极，当在所述第一主电极和所述第二主电极之间施加电压以在所述截止状态期间在所述击穿电压保持区中达到0.4MV/cm以上的最大电场强度时，所述元件部内的所述第二范围中的最大电场强度被配置为小于所述第一范围中的最大电场强度的2/3。
根据上述碳化硅半导体器件，使用碳化硅作为半导体器件的材料，使得可以操纵给半导体器件的击穿电压保持区供应0.4MV/cm或更高的最大电场的高电压。此外，所述元件部内的第二范围中的最大电场强度被配置为小于所述第一范围中的最大电场强度的2/3。因此，使用作击穿电压的确定因素的元件部内的第二范围中的电场强度较低。相反地，当在元件部内，第一范围中的最大电场强度被配置为超过第二范围中的最大电场强度的1.5倍大的电场强度时，使没有用作击穿电压的确定因素的第一范围中的最大电场强度较高。因此，可向碳化硅半导体器件施加高电压。换句话讲，击穿电压可增大。
本发明的有利效果
根据本发明，碳化硅半导体器件的击穿电压可如上所述地增大。
附图说明
图1是示意性示出本发明的一个实施例中的碳化硅半导体器件的构造的平面图。
图2是沿着图1的II-II线的示意性局部剖视图。
图3是沿着图1的虚线部分III的碳化硅半导体器件中包括的碳化硅膜的示意性局部剖视立体图。
图4是示意性示出制造图2的碳化硅半导体器件的方法的第一步骤的局部剖视图。
图5是示意性示出制造图2的碳化硅半导体器件的方法的第二步骤的局部剖视图。
图6是示意性示出制造图2的碳化硅半导体器件的方法的第三步骤的局部剖视图。
图7是示意性示出制造图2的碳化硅半导体器件的方法的第四步骤的局部剖视图。
图8是示意性示出制造图2的碳化硅半导体器件的方法的第五步骤的局部剖视图。
图9是示意性示出制造图2的碳化硅半导体器件的方法的第六步骤的局部剖视图。
图10是示意性示出制造图2的碳化硅半导体器件的方法的第七步骤的局部剖视图。
图11是示意性示出制造图2的碳化硅半导体器件的方法的第八步骤的局部剖视图。
图12是示意性示出制造图2的碳化硅半导体器件的方法的第九步骤的局部剖视图。
图13是示意性示出制造图2的碳化硅半导体器件的方法的第十步骤的局部剖视图。
图14是示意性示出图2的修改形式中的碳化硅半导体器件的构造的局部剖视图。
图15是示意性示出碳化硅半导体器件中包括的碳化硅膜的表面中的细微结构的局部剖视图。
图16示出多型4H的六方晶体中的(000-1)面的晶体结构。
图17示出沿着图16的XVII-XVII线的(11-20)面的晶体结构。
图18示出具有(11-20)面内的图15的组合面的表面附近的晶体结构。
图19示出当从(01-10)面观察时图15的组合面。
图20是示出在执行热蚀刻的情况和不执行热蚀刻的情况中的各情况下当宏观观察时沟道迁移率与沟道表面和(000-1)面之间的角度之间的示例性关系的曲线图。
图21是示出沟道迁移率与沟道方向和<0-11-2>方向之间的角度之间的示例性关系的曲线图。
图22示出图15的修改形式。
图23是示出电荷补偿区的杂质剂量和电场强度之间的关系的曲线图。
图24是示出电荷补偿区的杂质浓度分布的曲线图。
具体实施方式
以下基于附图描述本发明的实施例。应该注意，在以下提及的附图中，为相同或对应的部分赋予相同的附图标记并且将不再重复进行描述。关于在本说明书中的结晶学指示，用[]代表个体取向，用<>代表组取向，用()代表个体面并且用{}代表组面。另外，负结晶指数一般通过在数字上方附带“-”(横条)来表达，但在本说明书中通过在数字之前设置负号来表达。
(碳化硅半导体器件的构造)
如图1中所示，MOSFET 200(碳化硅半导体器件)包括：元件部CL，其设置有晶体管元件(半导体元件)；终端部TM，其环绕元件部CL。
如图2中所示，MOSFET 200具有单晶衬底80(衬底)、外延膜90(碳化硅膜)、栅氧化物膜91(栅绝缘膜)、栅电极92、漏电极98(第一主电极)、源电极94(第二主电极)、层间绝缘膜93和源互连层95。
单晶衬底80由n型(第一导电类型)碳化硅制成，优选地具有六方晶体结构，更优选地具有多晶型4H。
外延膜90(图3)是在单晶衬底80上外延形成的膜。外延膜90具有与单晶衬底80接触的下表面P1(第一主表面)和上表面P2(与第一主表面相反的第二主表面)。外延膜90具有构成下表面P1的下范围RA(第一范围)和构成上表面P2的上范围RB(第二范围)。下范围RA和上范围RB具有在下范围RA和上范围RB之间与下表面P1和上表面P2隔离的界面IF。
下范围RA具有下漂移层81A(第一击穿电压保持层)、电荷补偿区71A、嵌入式JTE(结终端扩展)区72A(第一结终端区)和嵌入式保护环区73A(第一保护环区)。
下漂移层81A构成下表面P1。下漂移层81A具有n型并且优选地具有比单晶衬底80的杂质浓度低的杂质浓度。下漂移层81A优选地具有不小于1×1015cm-3且不大于5×1016cm-3(诸如，8×1015cm-3)的杂质浓度。
电荷补偿区71A部分设置在元件部CL中的界面IF处。电荷补偿区71A具有p型(不同于第一导电类型的第二导电类型)，并且优选地具有不小于大约2.5×1013cm-3的杂质浓度。
在终端部TM中，嵌入式JTE区72A部分设置在界面IF处，接触电荷补偿区71A，并且环绕元件部CL。嵌入式JTE区72A具有p型并且具有比电荷补偿区71A的杂质浓度低的杂质浓度。
嵌入式保护环区73A被设置成在终端部TM中的界面IF处与嵌入式JTE区72A隔离，并且在界面IF处环绕元件部CL。例如，嵌入式保护环区73A具有p型，并且具有与嵌入式JTE区72A的杂质浓度相同的杂质浓度。
如图2和图3中所示，上范围RB具有上漂移层81B(第二击穿电压保持层)、基底层82(沟道形成区)、源区83、接触区84、上JTE区72B(第二结终端区)、上保护环区73B(第二保护环区)和电场截止区74B。
上漂移层81B构成界面IF。例如，上漂移层81B具有n型，并且具有与下漂移层81A的杂质浓度相同的杂质浓度。
在元件部CL中，基底层82设置在上漂移层81B上。例如，基底层82具有p型并且具有1×1018cm-3的杂质浓度。源区83设置在基底层82上，并且通过基底层82与上漂移层81B隔离。源区83具有n型。接触区84连接到基底层82。接触区84具有p型。
在终端部TM中，上JTE区72B部分设置在上表面P2处，接触基底层82并且环绕元件部CL。上JTE区72B具有p型，并且具有比基底层82的杂质浓度低的杂质浓度。
上保护环区73B被设置成在上表面P2处的终端部TM中与上JTE区72B隔离，并且在上表面P2处环绕元件部CL。例如，上保护环区73B具有p型，并且具有与上JTE区72B的杂质浓度相同的杂质浓度。
在上表面P2处，电场截止区74B环绕元件部CL、上JTE区72B和上保护环区73B。电场截止区74B具有n型，并且具有比上漂移层81B的杂质浓度高的杂质浓度。
在外延膜90的上范围RB中，沟槽TR设置在上表面P2处。沟槽TR具有侧壁表面SW和底表面BT。侧壁表面SW通过源区83和基底层82延伸到上漂移层81B。因此，侧壁表面SW包括由基底层82构成的部分。侧壁表面SW包括基底层82上的MOSFET 200的沟道表面。
侧壁表面SW相对于外延膜90的上表面P2倾斜，因此以锥形方式向着沟槽TR的开口扩展。侧壁表面SW的面取向优选地相对于{000-1}面倾斜不小于50°且不大于80°，更优选地相对于(000-1)面倾斜不小于50°且不大于80°。
当从宏观上观察时，侧壁表面SW可具有面取向{0-33-8}、{0-11-2}、{0-11-4}和{0-11-1}中的一个。应该注意，面取向{0-33-8}具有相对于{000-1}面的54.7°的偏离角。面取向{0-11-1}具有相对于{000-1}面的75.1°的偏离角。因此，面取向{0-33-8}、{0-11-2}、{0-11-4}和{0-11-1}对应于54.7°至75.1°的偏离角。依据考虑到关于偏离角的大约5°的制造误差这样的事实，执行处理，以将侧壁表面SW相对于{000-1}面倾斜大约不小于50°且不大于80°，由此侧壁表面SW的宏观面取向有可能对应于{0-33-8}、{0-11-2}、{0-11-4}和{0-11-1}中的一个。
优选地，侧壁表面SW具有特别处于基底层82上的部分处的预定晶体面(也被称为“特殊面”)。随后，将描述特殊面的细节。
底表面BT通过上范围RB与下范围RA隔离。在本实施例中，底表面BT具有与外延膜90的上表面P2基本上平行的平坦形状。应该注意，底表面BT可不是平坦表面并且当在图2的横截面上观察时基本上是点的形式，并且在这种情况下，沟槽TR具有V形。
栅氧化物膜91覆盖侧壁表面SW和沟槽TR的底表面BT中的每个。栅氧化物膜91具有在基底层82上将上偏移层81B和源区83彼此连接的部分。
栅电极92用于使MOSFET 200在导通状态和截止状态之间切换。栅电极92设置在栅氧化物膜91上。栅电极92设置在侧壁表面SW上，使栅氧化物膜91插入其间。
源电极94接触上表面P2上的源区83和接触区84中的每个。源电极94是欧姆电极并且例如由硅化物制成。源互连层95接触源电极94。源互连层95是例如铝层。层间绝缘膜93使栅电极92和源互连层95之间绝缘。
漏电极98面对下表面P1。具体地，漏电极98设置在外延膜90的下表面P1上，使单晶衬底80插入其间。
下漂移层81A和上漂移层81B构成元件部CL中具有厚度T的漂移区81(击穿电压保持区)。MOSFET 200被配置为，使得当在源电极94和漏电极98之前施加电压以在截止状态期间在击穿电压保持区中达到最大电场强度0.4MV/cm或更大时，元件部CL内的上范围RB(图2的箭头RE指示的区域)中的最大电场强度变成小于下范围RA中的最大电场强度的2/3。可通过提供足够高杂质剂量的电荷补偿区71A、嵌入式JTE区72A和嵌入式保护环区73A，得到这种构造。
(制造碳化硅半导体器件的方法)
以下描述制造MOSFET 200的方法。
如图4和图5中所示，在单晶体衬底80上形成下范围RA。
首先，如图4中所示，在单晶衬底80上，通过外延生长碳化硅，形成下漂移层81A(图4)。上面执行外延生长的单晶衬底80的表面优选地具有相对于{000-1}面的8°或更小的偏离角，更优选地具有相对于(000-1)面的8°或更小的偏离角。可通过CVD方法执行外延生长。例如，可使用硅烷(SiH4)和丙烷(C3H8)的混合气体作为源材料气体。在这样做时，优选地，例如引入氮(N)或磷(P)作为杂质。
接下来，如图5中所示，通过对在此时被暴露的界面IF进行杂质离子注入，形成杂质区。具体地，在元件部CL中的界面IF处部分地形成电荷补偿区71A。此外，在终端部TM中的界面IF处部分地形成嵌入式JTE区72A和嵌入式保护环区73A。可按任何次序形成杂质区。在本实施例中，注入用于提供p型的杂质(即，受体)。例如，可使用铝作为受体。
如图6至图10中所示，形成上范围RB。
首先，如图6中所示，通过与用于下漂移层81A的方法相同的方法，形成上漂移层81B。因此，得到具有下范围RA和上范围RB的外延膜90。
接下来，如图7中所示，通过对外延膜90的上表面P2进行杂质离子注入，形成杂质区。具体地，在元件部CL中，在上漂移层81B上形成基底层82。此外，在基底层82上，形成通过基底层82与上漂移层81B隔离的源区83。此外，在元件部CL中，形成从上表面P2延伸到基底层82的接触区84。此外，在终端部TM中的上部分P2处，部分地形成上JTE区72B、上保护环区73B和电场截止区74B。可按任何次序形成杂质区。在本实施例中，为了形成电场截止区，注入用于提供n型的杂质(即，供体)。例如，可使用磷作为供体。
接下来，执行热处理，以激活杂质。优选地，在不低于1500℃且不高于1900℃的温度(例如，大致1700℃的温度)下，执行这个热处理。例如，执行热处理大致30分钟。热处理的气氛优选地是诸如氩气气氛的惰性气体气氛。
如图8中所示，在外延膜90的上表面P2上形成具有开口的掩模层61。开口被形成为对应于沟槽TR的位置(图2)。掩模层61优选地由二氧化硅制成，并且更优选地通过热氧化形成。
如图9中所示，执行采用掩模层61的热蚀刻。具体地，向受热外延膜90供应反应气体。反应气体可在加热时与碳化硅反应并且优选地包括卤素气体(诸如，氯气)。反应气体还可包括氧气。此外，反应气体可包括载气。本文中能使用的载气的示例包括氮气、氩气或氦气。在例如不低于大约700℃且不高于大约1000℃下，加热外延膜90。
通过这个热蚀刻，在外延膜90的上表面P2中形成具有侧壁表面SW的沟槽TR。在这个热蚀刻中，例如，在大约70μm/小时的蚀刻速率下蚀刻碳化硅。在这种情况下，如果掩模层61由二氧化硅制成，则显著抑制掩模层61被消耗。在通过热蚀刻形成沟槽TR期间，在侧壁表面SW上，特别地，在基底层82上，自发地形成特殊面。接下来，通过诸如蚀刻的合适方法，去除掩模层61(图10)。
如图11中所示，在沟槽TR的侧壁表面SW和底表面BT上，形成栅氧化物膜91。栅氧化物膜91具有在基底层82上将上漂移层81B和源区83彼此连接的部分。优选地，通过热氧化，形成栅氧化物膜91。
在形成栅氧化物膜91之后，可使用一氧化氮(NO)气体作为气氛气体执行NO退火。例如，温度分布具有使温度不低于1100℃且不高于1300℃并且保持时间是大致1小时的这种条件。因此，氮原子被引入栅氧化物膜91和基底层82之间的界面区域中。结果，抑制了在界面区域中形成界面态，从而实现提高的沟道迁移率。应该注意，可采用除了NO气体的气体作为气氛气体，只要因此可引入氮原子即可。在这个NO退火之后，可使用氩(Ar)作为气氛气体进一步执行Ar退火。优选地，在比上述NO退火中的加热温度高且比栅氧化物膜91的熔点低的加热温度下，执行Ar退火。例如，这个加热温度被保持大致1小时。因此，进一步抑制在栅氧化物膜91和基底层82之间的界面区域中形成界面态。应该注意，作为Ar气的替代，可采用诸如氮气的惰性气体作为气氛气体。
如图12中所示，在栅氧化膜91上形成栅电极92。具体地，在栅氧化膜91上形成栅电极92，以便利用插入在其间的栅氧化膜91填充在沟槽TR内的区域。可通过例如形成导体或掺杂硅的膜并且执行CMP(化学机械抛光)，执行形成栅电极92的方法。
参照图13，在栅电极92和栅氧化物膜91上形成栅绝缘膜93，以覆盖栅电极92被暴露的表面。执行蚀刻，以在层间绝缘膜93和栅氧化膜91中形成开口。通过开口，在上表面P2上暴露源区83和接触区84中的每个。接下来，在上表面P2上，形成与源区83和n接触区84中的每个接触的源电极94。
再参照图2，在下漂移层81A上形成漏电极98，使单晶衬底80插入其间。形成源互连层95。以此方式，得到MOSFET 200。
(热蚀刻)
通过使待蚀刻物体在高温下经受蚀刻气体，执行热蚀刻，并且热蚀刻基本上没有物理蚀刻功能。用于热蚀刻的工艺气体包含卤素元素。更优选地，卤素元素是氯或氟。具体地，示例性的可使用工艺气体是包含Cl2、BCl3、CF4和SF6中的至少一个的工艺气体，并且可特别合适地使用Cl2。
此外，工艺气体优选地还包含氧气。另外，工艺气体可包含载气。载气的示例包括氮气、氩气或氦气。
优选地，热蚀刻的热处理温度不低于700℃且不高于1200℃。这个温度的下限高于优选地800℃，更优选地900℃。因此，蚀刻速率可达到充分实际的值。另外，这个温度的上限高于优选地1100℃，更优选地1000℃。当热处理温度被设置成不低于700℃且不高于1000℃时，蚀刻SiC的速率大致是例如70μm/小时。
通过使用热蚀刻，可在特殊面中自发地形成侧壁表面SW。因此，可使侧壁表面SW中形成的沟道的电阻小。
(本实施例的功能和效果)
根据本实施例，使用碳化硅作为MOSFET 200的外延膜90的材料。因此，MOSFET 200可操纵给漂移层81供应0.4MV/cm或更高的最大电场的高电压。
另外，MOSFET 200被配置为，使得在施加上述电压时，元件部CL内的上范围RB中的最大电场强度变成比下范围RA(图2的箭头RE指示的区域)中的最大电场强度小2/3。因此，使用作击穿电压的确定因素的元件部CL内的上范围RB中的电场强度较低。具体地，在通过沟槽TR的侧壁表面SW和底表面BT形成的拐角部分处，使施加到栅氧化物膜91的电场强度较小。相反地，当在元件部CL内，下范围RA中的最大电场强度超过上范围RB中的最大电场强度的1.5倍大的电场强度时，使没有用作击穿电压的确定因素的下范围RA中的电场强度较高。因此，可向MOSFET 200施加高电压。换句话讲，击穿电压可增大。
上范围RB具有上JTE区72B、上保护环区73B和电场截止区74B。因此，击穿电压可进一步增大。应该注意，可省略这些构造中的部分或全部。
(修改形式)
如图14中所示，作为MOSFET 200(图2)的修改形式的MOSFET200P是平面型。具体地，在外延膜90的上表面P2中没有设置沟槽TR(图2)，并且在平坦P2上形成诸如基底层82P、源区83P和接触区84P的杂质区。此外，在平坦P2上设置栅氧化物膜91P，并且在栅氧化物膜91P上设置栅电极92P。
根据本修改形式，使施加到基底层82P和上漂移层81B之间的边界的电场强度较低，电场强度有可能是平面型MOSFET中的击穿电压的确定因素。因此，MOSFET 200P的击穿电压可增大。
(特殊面的构造)
下面充分描述上述的“特殊面”。如上所述，沟槽TR的侧壁表面SW(图2)优选地具有特别在基底层82上的特殊面。以下描述侧壁表面SW具有特殊面的情况。
如图15中所示，具有特殊面的侧壁表面SW具有面S1(第一面)。面S1具有面取向{0-33-8}，优选地具有面取向(0-33-8)。优选地，侧壁表面SW微观上包括面S1。优选地，侧壁表面SW还微观上包括面S2(第二面)。面S2具有面取向{0-11-1}，优选地具有面取向(0-11-1)。这里，术语“微观上”是指“精密至考虑大致为原子间间隔的至少大约两倍大小的这种程度”。可使用例如TEM(透射电子显微镜)作为观察这种显微结构的方法。
优选地，侧壁表面SW具有组合面SR。组合面SR由周期性重复的面S1和S2形成。可通过例如TEM或AFM(原子力显微镜)观察这种周期性结构。组合面SR具有面取向{0-11-2}，优选地具有面取向(0-11-2)。在这种情况下，宏观地，组合面SR具有相对于{000-1}面的62°的偏离角。这里，术语“宏观上”是指“忽视具有大致原子间间隔大小的细微结构”。为了测量这种宏观偏离角，例如，可使用采用通用X射线衍射的方法。优选地，在沟道表面中，载流子在沟道方向CD上流动，在沟道方向上进行上述周期性重复。
接下来，将说明组合面SR的详细结构。
总体上，关于Si原子(或C原子)，当从(000-1)面观察多晶型4H的碳化硅单晶时，层A(图中的实线)中的原子、设置在层A下方的层B(图中的虚线)中的原子、设置在层B下方的层C(图中的点划线)中的原子和设置在层C下方的层B(图中未示出)中的原子如图16中所示地重复设置。换句话讲，将四个层ABCB视为一个周期，设置诸如ABCBABCBABCB...的周期性堆叠结构。
如图17中所示，在(11-20)面(沿着图16的XVII-XVII线截取的剖视图)中，构成上述一个周期的四个层ABCB中的每个中的原子没有沿着(0-11-2)面完全对准。在图17中，(0-11-2)面被图示为经过层B中的原子的位置。在这种情况下，要理解，层A和C中的各原子偏离(0-11-2)面。因此，即使当碳化硅单晶的表面的宏观面取向(即，其原子级结构被忽略的面取向)限于(0-11-2)时，这个表面可微观上具有各种结构。
如图18中所示，通过交替设置面S1和面S2，构造组合面SR，面S1具有面取向(0-33-8)，面S2连接到面S1并且具有与各面S1的面取向不同的面取向。面S1和面S2中的每个的长度是Si原子(或C原子)的原子间间隔的两倍大。应该注意，将面S1和面S2求平均得到的面对应于(0-11-2)面(图17)。
如图19中所示，当从(01-10)面观察组合面SR时，单晶结构具有周期性包括与立方结构等同的结构(面S1部分)的部分。具体地，通过交替设置面S1和面S2，构造组合面SR，面S1具有等同于立方结构的上述结构中的面取向(001)并且面S2连接到面S1并且具有与各面S1的面取向不同的面取向。另外，在除了多晶型4H外的多晶型中，表面可因此由具有等同于立方结构中的结构中的面取向(001)的面(图19中的面S1)和连接到以上面并且具有与以上各面的面取向不同的面取向的面(图19中的面S2)构成。例如，多晶型可以是6H或15R。
接下来，参照图20，以下描述侧壁表面SW的晶面和沟道表面的迁移率MB之间的关系。在图20的曲线图中，水平轴代表由(000-1)面和具有沟道表面的侧壁表面SW的宏观面取向形成的角度D1，而垂直轴代表迁移率MB。图线组CM对应于通过热蚀刻将侧壁表面SW抛光成对应于特殊面的情况，而图线组MC对应于侧壁SW没有被热蚀刻的情况。
在图线组MC中，当沟道表面具有宏观面取向(0-33-8)时，迁移率MB最大。可以推测，这是由于以下原因导致的。也就是说，在没有执行热蚀刻的情况下，即，在没有特别控制沟道表面的微观结构的情况下，其宏观面取向对应于(0-33-8)，结果是微观面取向(0-33-8)即考虑到其原子级的面取向(0-33-8)的比率统计上变得高。
另一方面，当沟道表面的宏观面取向是(0-11-2)(箭头EX)时，图线组CM中的沟道迁移率MB最大。可以推测，这是由于以下原因导致的。也就是说，如图18和图19中所示，均具有面取向(0-33-8)的多个面S1密集并规则地排列，使面S2插入其间，由此在沟道表面中，微观面取向(0-33-8)的比率变高。
应该注意，迁移率具有对于组合面SR的取向依赖性。在图21中示出的曲线图中，水平轴代表沟道方向和<0-11-2>方向之间的角度D2，而垂直轴代表沟道表面中的迁移率MB(任意单位)。这里补充设置虚线是为了曲线图的可视性。在这个曲线图中发现，为了增大沟道迁移率MB，沟道方向CD(图15)优选地具有不小于0°且不大于60°(更优选地，基本上为0°)的角度D2。
如图22中所示，除了组合面SR(图22中用直线以简化方式示出)之外，侧壁表面SW还可包括面S3(第三面)。在这种情况下，侧壁表面SW相对于{000-1}面的偏离角偏离组合面SR的理想偏离角(即，62°)。优选地，这个偏离小，优选地，在±10°的范围内。包括在此角度范围内的表面的示例包括具有宏观面取向{0-33-8}的面的表面。更优选地，侧壁表面SW相对于(000-1)面的偏离角偏离组合面SR的理想偏离角(即，62°)。优选地，这个偏离小，优选地，在±10°的范围内。包括在此角度范围内的表面的示例包括具有宏观面取向(0-33-8)的面的表面。
更具体地，侧壁表面SW可包括由周期性重复的面S3和组合面SR构成的组合面SQ。可通过例如TEM或AFM(原子力显微镜)观察这种周期性结构。
(具有特殊面的碳化硅半导体器件)
当沟槽TR的侧壁表面SW(图2)包括面S1(图15)时，在具有面取向{0-33-8}的面中形成沟道。因此，抑制由沟道电阻贡献的导通电阻的部分。因此，在保持导通电阻等于或小于预定值的同时，偏移区81导致的电子可增大。因此，可以使漂移区81的杂质浓度较小。因此，MOSFET 200的击穿电压可进一步增大。当沟槽TR的侧壁表面SW微观上包括面S1和面S2时，可进一步抑制导通电阻。因此，击穿电压可进一步增大。当侧壁表面SW的面S1和S2构成组合面SR时，可进一步抑制导通电阻。因此，击穿电压可进一步增大。
(示例)
以下的表1示出关于MOSFET 200(图2)的示例1和示例2和比较例的模拟结果。
[表1]
在表1中，“杂质剂量”代表电荷补偿区71A的杂质剂量。从这个结果中发现，通过增大杂质剂量，击穿电压的确定因素从栅氧化物膜91的击穿现象变成电荷补偿区的击穿现象。此外，发现MOSFET 200的击穿电压可增大。
参照图23，因为施加到栅氧化物膜91的电场强度EOX减小，所以防止栅氧化物膜91如上所述地击穿。在沟槽TR中，电场强度EOX的减小对应于电场强度ETR的减小，电场强度ETR是上范围RB中的最大电场强度。相比之下，电荷补偿区71A中的电场强度ECM即下范围RA中的最大电场强度根据杂质剂量的增大而提高。
在比较例中，用作上范围RB中的最大电场强度的电场强度ETR和用作下范围RA中的最大电场强度的电场强度ECM几乎相同。在这种情况下，击穿电压是656V，从而无法通过充分利用SiC的物理性质的优点来提高击穿电压。
在示例1中，用作上范围RB中的最大电场强度的电场强度ETR小于用作下范围RA中的最大电场强度的电场强度ECM的一半。在这种情况下，击穿电压是1288V，从而通过利用SiC的物理性质的优点来实现击穿电压的提高。
在示例2中，击穿电压进一步改善。在示例2中，如表1中所示，击穿电压的确定因素是栅氧化物膜91的击穿现象。因此，考虑到，如果杂质剂量进一步增大，则击穿电压将减小。
依据比较例和示例1的结果，考虑到，通过基本上介于这些构造之间的构造，即，用作上范围RB中的最大电场强度的电场强度ETR小于用作下范围RA中的最大电场强度的电场强度ECM的大约2/3的构造，击穿电压相比于比较例中的击穿电压也可提高。
应该注意，用源电极94和漏电极92之间的电压(即1200V)计算图23中示出的电场强度。此外，沟槽TR的开口宽度被设置成3.0μm并且其深度被设置成1.4μm。此外，电荷补偿区71A设置在厚度方向上距离上表面P2达深度3μm处，并且设置在面内方向(图2的横向方向)上距离台面结构的中心位置达1μm至3μm的范围内。此外，下漂移层81A被设置成具有12μm的厚度并且具有4×1015cm-3的杂质浓度。此外，上漂移层81B被设置成具有3μm的厚度并且具有7.5×1015cm-3的杂质浓度。
此外，通过在图24的杂质浓度分布中注入Al，得到电荷补偿区71A。通过以1×1013cm-2的剂量和300keV的加速能量执行一次注入，得到比较例的浓度分布。通过以1×1013cm-2的剂量和300keV的加速能量执行注入并且以2×1013cm-2的剂量和240keV的加速能量执行注入，得到示例1的浓度分布。通过以2×1013cm-2的剂量和300keV的加速能量执行注入，以2×1013cm-2的剂量和240keV的加速能量执行注入并且以1×1013cm-2的剂量和150keV的加速能量执行注入，得到示例2的浓度分布。
(附录)
碳化硅半导体器件的沟道类型可以是p沟道型，在这种情况下，可在上述实施例中采用p型和n型彼此取代的构造。另外，碳化硅半导体器件可以是除了MOSFET外的MISFET(金属绝缘体半导体场效应晶体管)，并且可以是除了MISFET外的碳化硅半导体器件。除了MISFET外的碳化硅半导体器件的示例包括IGBT(绝缘栅型双极性晶体管)。
本文中公开的实施例在任何方面都是说明性而非限制性的。本发明的范围由权利要求书的特征而非上述实施例来限定，并且旨在包括在与权利要求书的特征等同的范围和含义内的任何修改形式。
参考符号列表
71A：电荷补偿区；72A：嵌入式JTE区(第一结终端区)；72B：上JTE区(第二结终端区)；73A：嵌入式保护环区(第一保护环区)；73B：上保护环区(第二保护环区)；74B：电场截止区；80：单晶衬底(衬底)；81：漂移区(击穿电压保持区)；81A：下漂移层(第一击穿电压保持层)；81B：上漂移层(第二击穿电压保持层)；82、82P：基底层(沟道形成区)；83、83P：源区；84、84P：接触区；90：外延膜(碳化硅膜)；91、91P：栅氧化物膜(栅绝缘膜)；92、92P：栅电极；94：源电极(第二主电极)；98：漏电极(第一主电极)；200、200P：MOSFET(碳化硅半导体器件)；CL：元件部；IF：界面；P1：下表面(第一主表面)；P2：上表面(第二主表面)；RA：下范围(第一范围)；RB：上范围(第二范围)；S1：面(第一面)；SQ、SR：组合面；SW：侧壁表面；TM：终端部；TR：沟槽。

Claims (7)

1.一种碳化硅半导体器件，所述碳化硅半导体器件包括设置有半导体元件的元件部和环绕所述元件部的终端部，所述碳化硅半导体器件包括：
碳化硅膜，所述碳化硅膜具有第一主表面和与所述第一主表面相反的第二主表面，
所述碳化硅膜具有第一范围和第二范围，所述第一范围构成所述第一主表面，所述第二范围构成所述第二主表面，所述第一范围和所述第二范围在所述第一范围和所述第二范围之间具有与所述第一主表面和所述第二主表面隔离的界面IF，
所述第一范围包括第一击穿电压保持层、电荷补偿区、第一结终端区和第一保护环区，所述第一击穿电压保持层构成所述第一主表面并且具有第一导电类型，所述电荷补偿区被部分地设置在所述界面处的所述元件部中并且具有第二导电类型，所述第一结终端区被部分地设置在所述界面处的所述终端部中，所述第一结终端区接触所述电荷补偿区，所述第一结终端区环绕所述元件部，所述第一结终端区具有所述第二导电类型，所述第一结终端区的杂质浓度低于所述电荷补偿区的杂质浓度，所述第一保护环区被设置成与所述界面处的所述终端部中的所述第一结终端区隔离，所述第一保护环区环绕所述界面处的所述元件部，所述第一保护环区具有所述第二导电类型，
所述第二范围包括第二击穿电压保持层、沟道形成区和源区，所述第二击穿电压保持层构成所述界面并且具有所述第一导电类型，所述沟道形成区被设置在所述第二击穿电压保持层处的所述元件部中并且具有所述第二导电类型，所述源区被设置在所述沟道形成区上，所述源区通过所述沟道形成区来与所述第二击穿电压保持层隔离，所述源区具有所述第一导电类型，所述第一击穿电压保持层和所述第二击穿电压保持层构成所述元件部中的击穿电压保持区；
栅绝缘膜，所述栅绝缘膜具有在所述沟道形成区上将所述第二击穿电压保持层和所述源区彼此连接的部分；
栅电极，所述栅电极用于在所述碳化硅半导体器件的导通状态和截止状态之间切换，所述栅电极被设置在所述栅绝缘膜上；
第一主电极，所述第一主电极面对所述第一主表面；以及
第二主电极，所述第二主电极接触所述第二主表面上的所述源区，
当在所述第一主电极和所述第二主电极之间施加电压以在所述截止状态期间在所述击穿电压保持区中达到0.4MV/cm以上的最大电场强度时，所述元件部内的所述第二范围中的最大电场强度被配置为小于所述第一范围中的最大电场强度的2/3。
2.根据权利要求1所述的碳化硅半导体器件，其中，
所述第二范围包括第二结终端区和第二保护环区，
所述第二结终端区被部分地设置在所述第二主表面处的所述终端部中，所述第二结终端区接触所述沟道形成区，
所述第二结终端区环绕所述元件部，所述第二结终端区具有所述第二导电类型，所述第二结终端区具有比所述沟道形成区的杂质浓度低的杂质浓度，
所述第二保护环区被设置成与所述第二主表面处的所述终端部中的所述第二结终端区隔离，所述第二保护环区环绕所述第二主表面处的所述元件部，所述第二保护环区具有所述第二导电类型。
3.根据权利要求1或权利要求2所述的碳化硅半导体器件，其中，
所述碳化硅膜具有沟槽，所述沟槽具有包括由所述沟道形成区构成的部分的侧壁表面，并且
在使所述栅绝缘膜介于所述栅电极和所述侧壁表面之间的情况下，将所述栅电极设置在所述侧壁表面上。
4.根据权利要求3所述的碳化硅半导体器件，其中，
所述沟槽的所述侧壁表面包括具有为{0-3 3-8}的面取向的第一面。
5.根据权利要求4所述的碳化硅半导体器件，其中，
所述沟槽的所述侧壁表面微观上包括所述第一面，并且所述侧壁表面微观上还包括具有为{0-1 1-1}的面取向的第二面。
6.根据权利要求5所述的碳化硅半导体器件，其中，
所述沟槽的所述侧壁表面的所述第一面和所述第二面构成具有为{0-1 1-2}的面取向的组合面。
7.一种制造碳化硅半导体器件的方法，所述碳化硅半导体器件包括设置有半导体元件的元件部和环绕所述元件部的终端部，所述碳化硅半导体器件具有碳化硅膜，所述碳化硅膜具有第一主表面和与所述第一主表面相反的第二主表面，所述碳化硅膜具有第一范围和第二范围，所述第一范围构成所述第一主表面，所述第二范围构成所述第二主表面，所述第一范围和所述第二范围在所述第一范围和所述第二范围之间具有与所述第一主表面和所述第二主表面隔离的界面IF，
所述方法包括以下步骤：
在衬底上形成所述第一范围，形成所述第一范围的步骤包括：形成第一击穿电压保持层的步骤，和在形成所述第一击穿电压保持层的步骤之后形成电荷补偿区、第一结终端区和第一保护环区的步骤，
所述第一击穿电压保持层构成所述第一主表面并且具有第一导电类型，
所述电荷补偿区被部分地设置在所述界面处的所述元件部中并且具有第二导电类型，
所述第一结终端区被部分地设置在所述界面处的所述终端部中，所述第一结终端区接触所述电荷补偿区，所述第一结终端区环绕所述元件部，所述第一结终端区具有所述第二导电类型，所述第一结终端区的杂质浓度低于所述电荷补偿区的杂质浓度，
所述第一保护环区被设置成与所述界面处的所述终端部中的所述第一结终端区隔离，所述第一保护环区环绕所述界面处的所述元件部，所述第一保护环区具有所述第二导电类型；
在形成所述第一范围的步骤之后形成所述第二范围，形成所述第二范围的步骤包括：形成第二击穿电压保持层的步骤，和形成沟道形成区和源区的步骤，
所述第二击穿电压保持层构成所述界面并且具有所述第一导电类型，
所述沟道形成区被设置在所述第二击穿电压保持层处的所述元件部中并且具有所述第二导电类型，
所述源区被设置在所述沟道形成区处，所述源区通过所述沟道形成区来与所述第二击穿电压保持层隔离，所述源区具有所述第一导电类型，
所述第一击穿电压保持层和所述第二击穿电压保持层构成所述元件部中的击穿电压保持区；
形成具有在所述沟道形成区上将所述第二击穿电压保持层和所述源区彼此连接的部分的栅绝缘膜；
形成栅电极，所述栅电极用于在所述碳化硅半导体器件的导通状态和截止状态之间切换，所述栅电极被设置在所述栅绝缘膜上；
形成面对所述第一主表面的第一主电极；以及
形成与所述第二主表面上的所述源区接触的第二主电极，
当在所述第一主电极和所述第二主电极之间施加电压以在所述截止状态期间在所述击穿电压保持区中达到0.4MV/cm以上的最大电场强度时，所述元件部内的所述第二范围中的最大电场强度被配置为小于所述第一范围中的最大电场强度的2/3。
CN201380067281.6A 2013-01-21 2013-12-04 碳化硅半导体器件及其制造方法 Pending CN104885226A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013008104A JP6064614B2 (ja) 2013-01-21 2013-01-21 炭化珪素半導体装置およびその製造方法
JP2013-008104 2013-01-21
PCT/JP2013/082560 WO2014112233A1 (ja) 2013-01-21 2013-12-04 炭化珪素半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN104885226A true CN104885226A (zh) 2015-09-02

Family

ID=51209343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380067281.6A Pending CN104885226A (zh) 2013-01-21 2013-12-04 碳化硅半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US9276106B2 (zh)
JP (1) JP6064614B2 (zh)
CN (1) CN104885226A (zh)
DE (1) DE112013006470T5 (zh)
WO (1) WO2014112233A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113140612A (zh) * 2020-01-17 2021-07-20 珠海零边界集成电路有限公司 一种碳化硅功率器件终端结构及其制备方法
US11817477B2 (en) 2022-02-09 2023-11-14 Hon Hai Precision Industry Co., Ltd. Power semiconductor device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6728953B2 (ja) * 2015-07-16 2020-07-22 富士電機株式会社 半導体装置及びその製造方法
DE102016113129B3 (de) 2016-07-15 2017-11-09 Infineon Technologies Ag Halbleitervorrichtung, die eine Superjunction-Struktur in einem SiC-Halbleiterkörper enthält
US10861931B2 (en) 2016-12-08 2020-12-08 Cree, Inc. Power semiconductor devices having gate trenches and buried edge terminations and related methods
US11011631B2 (en) 2017-07-04 2021-05-18 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
KR102238755B1 (ko) * 2017-07-07 2021-04-12 한국전자통신연구원 전력 반도체 소자의 제조 방법
JP7039937B2 (ja) * 2017-11-07 2022-03-23 富士電機株式会社 半導体装置
WO2020012812A1 (ja) 2018-07-11 2020-01-16 住友電気工業株式会社 炭化珪素半導体装置
JP6648331B1 (ja) * 2019-06-07 2020-02-14 新電元工業株式会社 半導体装置及び半導体装置の製造方法
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
JP7107284B2 (ja) * 2019-07-08 2022-07-27 株式会社デンソー 半導体装置とその製造方法
JP7208417B2 (ja) * 2019-12-03 2023-01-18 株式会社デンソー 半導体装置
JP2022139144A (ja) * 2021-03-11 2022-09-26 株式会社デンソー 半導体装置
JP7593225B2 (ja) 2021-05-14 2024-12-03 株式会社デンソー 炭化珪素半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091108A (en) * 1997-11-13 2000-07-18 Abb Research Ltd. Semiconductor device of SiC having an insulated gate and buried grid region for high breakdown voltage
US20010045567A1 (en) * 1998-09-23 2001-11-29 Franz Auerbach Semiconductor component having field-shaping regions
JP2013008890A (ja) * 2011-06-27 2013-01-10 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3158973B2 (ja) 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ
JP3392665B2 (ja) * 1995-11-06 2003-03-31 株式会社東芝 半導体装置
US6037632A (en) 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
JPH11251592A (ja) * 1998-01-05 1999-09-17 Denso Corp 炭化珪素半導体装置
JP3506676B2 (ja) 2001-01-25 2004-03-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2005079339A (ja) * 2003-08-29 2005-03-24 National Institute Of Advanced Industrial & Technology 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器
JP2009088345A (ja) * 2007-10-01 2009-04-23 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091108A (en) * 1997-11-13 2000-07-18 Abb Research Ltd. Semiconductor device of SiC having an insulated gate and buried grid region for high breakdown voltage
US20010045567A1 (en) * 1998-09-23 2001-11-29 Franz Auerbach Semiconductor component having field-shaping regions
JP2013008890A (ja) * 2011-06-27 2013-01-10 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113140612A (zh) * 2020-01-17 2021-07-20 珠海零边界集成电路有限公司 一种碳化硅功率器件终端结构及其制备方法
US11817477B2 (en) 2022-02-09 2023-11-14 Hon Hai Precision Industry Co., Ltd. Power semiconductor device

Also Published As

Publication number Publication date
US20150372128A1 (en) 2015-12-24
US9276106B2 (en) 2016-03-01
WO2014112233A1 (ja) 2014-07-24
DE112013006470T5 (de) 2015-10-01
JP2014139967A (ja) 2014-07-31
JP6064614B2 (ja) 2017-01-25

Similar Documents

Publication Publication Date Title
CN104885226A (zh) 碳化硅半导体器件及其制造方法
US9177804B2 (en) Silicon carbide semiconductor device
JP6111673B2 (ja) 炭化珪素半導体装置
JP5954140B2 (ja) 炭化珪素半導体装置
CN103503146A (zh) 半导体器件
CN105190899A (zh) 碳化硅半导体器件
US20170207311A1 (en) Silicon carbide semiconductor device and method for manufacturing same
CN104854704B (zh) 碳化硅半导体器件
JP6075120B2 (ja) 炭化珪素半導体装置
CN109952656A (zh) 碳化硅半导体器件
CN104854702B (zh) 碳化硅半导体器件及其制造方法
CN102770949A (zh) 碳化硅半导体器件
JP2017011034A (ja) 炭化珪素半導体装置
CN105304713B (zh) 碳化硅半导体器件
CN104541376A (zh) 碳化硅半导体器件
JP2014033031A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20181019

AD01 Patent right deemed abandoned