[go: up one dir, main page]

CN104868717B - 充电泵初始化器件、具有其的集成电路及操作方法 - Google Patents

充电泵初始化器件、具有其的集成电路及操作方法 Download PDF

Info

Publication number
CN104868717B
CN104868717B CN201410206138.7A CN201410206138A CN104868717B CN 104868717 B CN104868717 B CN 104868717B CN 201410206138 A CN201410206138 A CN 201410206138A CN 104868717 B CN104868717 B CN 104868717B
Authority
CN
China
Prior art keywords
node
transistor
charge pump
circuit
initialization device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410206138.7A
Other languages
English (en)
Other versions
CN104868717A (zh
Inventor
陈建宏
林志昌
黄琮靖
黃明杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104868717A publication Critical patent/CN104868717A/zh
Application granted granted Critical
Publication of CN104868717B publication Critical patent/CN104868717B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1738—Controllable logic circuits using cascode switch logic [CSL] or cascode emitter coupled logic [CECL]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H10D89/819—Bias arrangements for gate electrodes of FETs, e.g. RC networks or voltage partitioning circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了充电泵初始化器件、具有其的集成电路及操作方法。在充电泵的初始化阶段，将输入信号提供给充电泵的电容器的输入电极和充电泵的初始化器件。初始化信号被提供给充电泵的初始化器件。初始化器件将输出信号提供给电容器的输出电极。输出信号具有的高电平和低电平对应于输入信号的高电平和低电平，输入信号和输出信号使电荷在电容器中累积。在初始化阶段之后的升压操作阶段，从初始化器件去除初始化信号，以使电容器的输出电极处于浮置状态，并且通过累积在电容器中的电荷执行升压动作。

Description

充电泵初始化器件、具有其的集成电路及操作方法
技术领域
本发明一般地涉及半导体技术领域，更具体地来说，涉及充电泵初始化器件及其操作方法。
背景技术
充电泵是使用一个或多个电容器作为能量存储元件的变换器，以将充电泵的输入的信号电平改变为充电泵的输出的不同信号电平。如同集成电路(IC)中的其他类型的电路一样，处理速度、信号精度、管芯面积、功耗、可靠性等因素是设计充电泵和相关电路时需要考虑的事项。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种用于充电泵的初始化器件，所述初始化器件包括：驱动电路，介于第一电源节点和第二电源节点之间，所述驱动电路包括第一节点，所述第一节点被配置为连接至所述充电泵中的电容器的输出电极；以及偏压电路，介于所述第一电源节点和所述第二电源节点之间，所述偏压电路包括连接至所述驱动电路的控制端子的第二节点，其中，响应于施加至所述初始化器件的初始化信号的存在，所述偏压电路被配置为经由所述第二节点将偏压输出到所述驱动电路的控制端子，所述偏压具有的第一电平和第二电平对应于施加至所述电容器的输入电极的输入信号的第一电平和第二电平；并且响应于所述偏压的第一电平和第二电平，所述驱动电路被配置为在所述第一节点处输出输出信号，所述输出信号具有的第一电平和第二电平对应于所述输入信号的第一电平和第二电平。
该初始化器件还包括：锁存电路，连接至所述第一节点并且被配置为锁存所述第一节点处的所述输出信号。
在该初始化器件中，所述偏压电路包括分压器，所述分压器包括：第一支路，介于所述第一电源节点和所述第二节点之间；第二支路，介于所述第二节点和所述第二电源节点之间；以及第三支路，介于所述第二节点和所述第二电源节点之间，所述第二支路具有不同于所述第三支路的电阻。
在该初始化器件中，所述第二支路包括至少一个第一开关，被配置为响应于所述初始化信号和所述输入信号的第一电平，将所述第二支路电连接至所述第二电源节点；以及所述第三支路包括至少一个第二开关，被配置为响应于所述初始化信号和所述输入信号的第二电平，将所述第三支路电连接至所述第二电源节点。
在该初始化器件中，所述驱动电路包括至少一个第三开关，被配置为响应于所述初始化信号和所述输入信号的第二电平，将所述驱动电路电连接至所述第二电源节点。
该初始化器件还包括：至少一个逻辑电路，被配置为将所述初始化信号与所述输入信号结合为至少一个控制信号以使所述第一开关和所述第二开关中的至少一个导通或截止。
在该初始化器件中，所述第一支路包括介于所述第一电源节点和所述第二节点之间的第一电阻元件；所述第二支路和所述第三支路具有介于所述第二节点和第三节点之间的公共的第二电阻电路；所述第三支路还包括介于所述第三节点和所述第二电源节点之间的第三电阻电路；以及所述驱动电路包括介于所述第一节点和所述第二电源节点之间的第四电阻电路。
在该初始化器件中，所述第一电阻电路、所述第二电阻电路、所述第三电阻电路和所述第四电阻电路中的至少一个包括电阻器、二极管和二极管接法的晶体管中的至少一种。
在该初始化器件中，响应于第一偏压，所述驱动电路被配置为将所述第一电源节点处的第一电源电压提供给所述第一节点作为所述输出信号的第一电平。
在该初始化器件中，响应于第二偏压，所述驱动电路被配置为生成所述驱动电路中的电流，所述驱动电路的电流和电阻共同限定所述第一节点处的所述输出信号的第二电平。
根据本发明的另一方面，提供了一种集成电路，包括：充电泵初始化器件，所述充电泵初始化器件包括：第一晶体管，连接在第一电源节点和第一节点之间；第一电阻电路，连接在所述第一电源节点和第二节点之间，所述第二节点连接至所述第一晶体管的栅极；第二电阻电路，连接在所述第二节点和第三节点之间；至少一个第二晶体管，连接在所述第三节点和第二电源节点之间，所述至少一个第二晶体管被配置为响应于初始化信号的存在和输入信号的第一电平而导通；第三电阻电路和至少一个第三晶体管，串联连接在所述第三节点和所述第二电源节点之间，所述至少一个第三晶体管被配置为响应于所述初始化信号的存在和所述输入信号的第二电平而导通；以及第四电阻电路和至少一个第四晶体管，串联连接在所述第一节点和所述第二电源节点之间，所述至少一个第四晶体管被配置为响应于所述初始化信号的存在和所述输入信号的第二电平而导通。
在该集成电路中，所述第一晶体管被配置为：当所述至少一个第二晶体管导通并且所述至少一个第三晶体管和所述至少一个第四晶体管截止时，导通并且将所述第一电源节点处的第一电源电压提供给所述第一节点，所述第一电源电压限定所述第一节点处的输出信号的第一电平；当所述至少一个第二晶体管截止并且所述至少一个第三晶体管和所述至少一个第四晶体管导通时，生成流过所述第四电阻电路的电流，所述电流和所述第四电阻电路共同限定所述第一节点处的所述输出信号的第二电平；以及当所述至少一个第二晶体管、所述至少一个第三晶体管和所述至少一个第四晶体管截止时而截止，截止的所述第一晶体管和截止的所述至少一个第四晶体管将所述第一节点与所述第一电源节点和所述第二电源节点隔离。
在该集成电路中，所述第一电阻电路、所述第二电阻电路、所述第三电阻电路和所述第四电阻电路中的至少一个包括电阻器、二极管和二极管接法的晶体管中的至少一种。
在该集成电路中，所述充电泵初始化器件仅包括在所述集成电路的多个器件中具有最低标称电压的核心器件。
该集成电路还包括：第一串联晶体管，连接在所述至少一个第二晶体管和所述第三节点之间；第二串联晶体管，连接在所述至少一个第三晶体管和所述第三节点之间；以及第三串联晶体管，连接在所述至少一个第四晶体管和所述第一节点之间，其中，所述第一串联晶体管、所述第二串联晶体管和所述第三串联晶体管的栅极都被配置为接收所述第一电源节点处的第一电源电压和所述第二电源节点处的第二电源电压的平均电压。
该集成电路还包括：充电泵，包括：电容器，所述电容器具有：输入电极，被配置为接收所述输入信号；以及输出电极，连接至所述第一节点。
在该集成电路中，所述充电泵初始化器件和所述充电泵共同限定充电泵级，所述集成电路包括串联连接的多个所述充电泵级。
根据本发明的又一方面，提供了一种操作充电泵的方法，在初始化阶段，将输入信号提供给所述充电泵的电容器的输入电极和所述充电泵的初始化器件；将初始化信号提供给所述充电泵的初始化器件；和使得所述初始化器件将输出信号提供给所述电容器的输出电极，所述输出信号具有的高电平和低电平对应于所述输入信号的高电平和低电平，所述输入信号和所述输出信号使得电荷在所述电容器中累积；以及在所述初始化阶段之后的升压操作阶段，从所述初始化器件去除所述初始化信号，以使所述电容器的输出电极处于浮置状态；和通过累积在所述电容器中的电荷，执行升压动作。
该方法还包括：在所述初始化阶段和所述升压操作阶段期间，锁存所述输出信号。
该方法还包括：当去除所述初始化信号时，切断通过所述初始化器件的所有直流路径。
附图说明
当结合附图进行阅读时，通过以下详细描述可以更好地理解本发明的各个方面。需注意，根据工业中的标准实践，各种部件不必按比例绘制。实际上，为了论述清楚起见，各种部件的尺寸可以任意地增加或减小。
图1是根据一些实施例的具有充电泵初始化器件的集成电路的示意图。
图2是根据一些实施例的充电泵初始化器件的示意图。
图3是根据一些实施例的充电泵初始化器件的示例性操作的时序图。
图4是根据一些实施例的充电泵初始化器件的电路图。
图5是根据一些实施例的具有多个充电泵级的集成电路的示意图。
图6至图8是根据一些实施例的多种充电泵初始化器件的电路图。
图9是根据一些实施例的操作充电泵的方法的流程图。
具体实施方式
以下发明内容提供了用于实现本发明的不同特征的许多不同实施例或实例。以下描述组件和布置的特定实例，以简化本发明。当然，这些仅是实例，并不旨在进行限定。例如，以下说明中的第一部件形成在第二部件上方或上可以包括以直接接触的方式形成第一和第二部件的实施例，同时还可以包括在第一和第二部件之间形成附加部件，使得第一和第二部件可以不直接接触的实施例。另外，本发明可以在多个实例中重复参考数字和/或字母。这种重复是出于简化和清楚的目的，但其本身并不表明所论述的多个实施例和/或结构之间的关系。
图1是根据一些实施例的集成电路100的示意图。集成电路100包括充电泵(chargepump，又称充电电路)110、锁存电路120以及初始化器件130。
充电泵110包括电容器Cp，其被配置为存储用于如本发明所述的充电泵110的升压动作(pumping action，充电动作)的电荷。电容器Cp包括输入电极112和输出电极114。充电泵110还包括反相器、缓冲器或源极跟随器驱动器A。在至少一个实施例中，缓冲器包括偶数个串联连接的反相器。源极跟随器驱动器A包括输入116和输出118。输出118连接至电容器Cp的输入电极112。源极跟随器驱动器A被连接为接收处于第一电源域中的电源。例如，第一电源域由电源电压VDD(以下为“VDD”)和接地电压VSS(以下为“VSS”)限定。在图1所示的示例性结构中，源极跟随器驱动器A包括一对n沟道金属氧化物半导体(NMOS)晶体管NM1、NM2和反相器I0。NMOS晶体管NM1(以下为“MN1”)具有连接为接收VDD的漏极、连接至输出118的源极以及连接至输入116的栅极。NMOS晶体管NM2(以下为“MN2”)具有连接至输出118的漏极、连接为接收VSS的源极以及经由反相器I0连接至输入116的栅极。源极跟随器驱动器A的其他结构在多个实施例的范围内。
信号VINPUT(以下为“VINPUT”)被提供给源极跟随器驱动器A的输入116。在VINPUT处于高电平的前半周期内，MN2截止而MN1导通，以将输出118上拉至VDD。在VINPUT处于低电平的后半周期内，MN1截止而MN2导通，以将输出118下拉至VSS。结果，输出118处的电压为提供给电容器Cp的输入电极112的输入信号Vin(以下为“Vin”)，其跟随VINPUT，同时在VDD和VSS之间摆动。当电容器Cp具有存储在其中的初始电荷Cp*ΔV时，在电容器Cp的输出电极114处的输出信号Vout(以下为“Vout”)跟随Vin(即VINPUT)，同时在VDD+ΔV和VSS+ΔV之间摆动。例如，当ΔV＝VDD时，电容器Cp的Vout跟随Vin(即VINPUT)，同时在2VDD和VDD之间摆动。所描述的充电泵110的结构和操作是实例。充电泵110的其他结构和/或操作在多个实施例的范围内。例如，在至少一个实施例中，省略源极跟随器驱动器A，并且VINPUT作为Vin提供给输入电极112。
在所描述的充电泵110的升压动作中，输入信号Vin从介于VSS和VDD之间的第一电源域升压至介于2VDD和VDD之间的第二电源域中的输出电压VOUT。该正升压动作(positivepumping action)通过电容器Cp中的正初始电荷Cp*ΔV(即，通过将输出电极114初始化充电至高于输入电极112处电压的电压)来实现。在一些实施例中，负升压动作(negativepumping action)和负充电泵通过电容器Cp中的负初始电荷Cp*ΔV(即，通过将输出电极114初始化充电至低于输入电极112处的电压的电压)来实现。在以下说明中，详细地描述了根据一些实施例的示例性正充电泵。负充电泵在多种实施例的范围内。
锁存电路120包括交叉连接的反相器I1和I2。反相器I1具有连接至电容器Cp的输出电极114以接收Vout的输入121。反相器I1还具有连接至锁存电路120的输出125的反相的输出122。反相器I2具有连接至锁存电路120的输出125的输入123，和连接至电容器Cp的输出电极114的反相的输出124。锁存电路120在介于2VDD和VDD之间的第二电源域中工作，并且被配置为锁存在第二电源域中摆动的Vout。锁存电路120的输出125处的电压VLOAD(以下为“VLOAD”)是逻辑反相的Vout。例如，当Vout具有逻辑高电平时(例如，处于2VDD)，VLOAD具有逻辑低电平(例如，处于VDD)，而当Vout具有逻辑低电平时(例如，处于VDD时)，VLOAD具有逻辑高电平(例如，处于2VDD)。在一些实施例中，VLOAD被供给用作关于充电泵110的负载的其他电路。在没有锁存电路120的情况下，存在由于诸如电流泄漏的一个或多个因素，导致电容器Cp中的初始电荷Cp*ΔV逐渐丢失的可能情况。在一些实施例中，通过锁存电路120来避免这样的可能情况。锁存电路120的其他结构在多种实施例的范围内。在至少一个实施例中，省略锁存电路120。
电容器Cp中的初始电荷Cp*ΔV限定充电泵110的升压动作。如果初始电荷Cp*ΔV未如预期地进行设置，则充电泵110和/或集成电路100的升压动作和/或可靠性会受影响。例如，如果初始电荷Cp*ΔV被设置为低于预期水平，则升压动作可能不足。在初始电荷Cp*ΔV为零(即，输出电极114没有被预先充电至高于输入电极112处的电压的电压)的可能情况下，升压动作不可实现。如果初始电荷Cp*ΔV被设置为高于预期水平，则可能出现过电应力(EOS)问题。例如，当输入电极112处于VSS时(即，零)，输出电极114被过充至2VDD时，电容Cp两端的初始电荷Cp*ΔV设置为Cp*2VDD。初始电荷Cp*2VDD可能会引起电容器Cp中的EOS问题，在一些实施例中，该电容器Cp包括介于输入电极112和输出电极114之间的介电层，并且被配置为具有约为VDD的标称电压。此外，当Vin具有为VDD的高电平时，Vout达到为VDD+ΔV＝3VDD的高电平。这样的高电压电平可能会导致被连接为接收Vout的电路的EOS问题。例如，在一些实施例中，锁存电路120的部件被配置为在约为VDD的标称电压下工作。当承受的Vout为高电压电平3VDD时，锁存电路120中这样的部件很可能失效(即，击穿)或出现性能降低。为了避免或使一个或多个所描述的可能不良效果最小化，提供初始化器件130。
初始化器件130包括连接至电容器Cp的输入电极112的信号输入132、连接至电容器Cp的输出电极114的信号输出134以及被配置为接收初始化信号Vinit(以下为“Vinit”)的使能输入136。初始化器件130在充电泵110的初始化阶段中通过Vinit使能，并且在信号输入132处接收提供给电容器Cp的输入电极112的输入信号Vin。根据低或高电平Vin，初始化器件130经由信号输出134将相应的低或高电平的输出信号Vout提供给电容器Cp的输出电极114。结果，预期的初始电荷Cp*ΔV在电容器Cp中累积。例如，当预期的初始电荷Cp*ΔV是Cp*VDD时，响应于为VDD的Vin，初始化器件130将输出电极114设置为2VDD，而响应于为VSS的Vin，初始化器件130将输出电极114设置为VDD。预期的初始电荷Cp*ΔV(ΔV为VDD)是实例。预期的初始电荷Cp*ΔV的其他电压电平在多种实施例的范围内。
在初始化阶段之后的升压操作阶段，去除Vinit，并且使初始化器件130禁用。结果，如本发明所描述的，输出电极114保持浮置状态，并且在使用预期的初始电荷Cp*ΔV的充电泵110的升压动作中，输出电极114处的Vout跟随输入电极112处的Vin。在将锁存电路120连接至输出电极114的一些实施例中，在初始化阶段和升压操作阶段期间锁存输出电极114处的电压。结果，预期的初始化电荷Cp*ΔV被保持以用于合适的初始化和升压动作。以下描述根据一些实施例的初始化器件130的示例性结构。
图2是根据一些实施例的充电泵初始化器件200的示意图。在至少一个实施例中，初始化器件200对应于关于图1所描述的初始化器件130。初始化器件200包括驱动电路240和偏压电路250。
将驱动电路240布置在第一电源节点262和第二电源节点264之间。驱动电路240包括在第一电源节点262和第二电源节点264之间按照列举顺序串联地连接的驱动器T1、电阻电路R4、开关S5和开关S6。驱动器T1和电阻电路R4之间的第一节点N1被配置为连接至如图1所述的充电泵中的电容器Cp的输出电极114。在至少一个实施例中，节点N1对应于如图1所描述的初始化器件130的信号输出134。锁存电路L连接至节点N1。在至少一个实施例中，锁存电路L对应于如图1所描述的锁存电路120。在至少一个实施例中，如本发明所述，省略锁存电路L。
将偏压电路250布置在第一电源节点262和第二电源节点264之间。偏压电路250包括在第一电源节点262和第二电源节点264之间按照列举顺序串联地连接的电阻电路R1、电阻电路R2、开关S1和S2。电阻电路R1和电阻电路R2之间的第二节点N2连接至驱动器T1的控制端子G。偏压电路250还包括在第三节点N3和第二电源节点264之间按照列举顺序串联地连接的电阻电路R3、开关S3和开关S4。节点N3介于开关S1和电阻电路R2之间。电阻电路R1限定了第一电源节点262和节点N2之间的第一支路251。电阻电路R2、开关S1和S2限定了节点N2和第二电源节点264之间的第二支路252。电阻电路R2、电阻电路R3、开关S3和开关S4限定了节点N2和第二电源节点264之间的第三支路253。第二支路252和第三支路253共享电阻电路R2，但是由于第三支路253中的电阻电路R3，导致具有不同的电阻。
在至少一个实施例中，驱动器T1包括晶体管，诸如，p沟道金属氧化物半导体(PMOS)晶体管。被配置为执行本发明所述的功能的其他类型的驱动器在多个实施例的范围内。在至少一个实施例中，电阻电路R1至R4中的至少一个包括一个或多个电阻器、和/或一个或多个二极管、和/或一个或多个二极管接法的晶体管。被配置为执行本发明所述的功能的其他类型的电阻电路在多个实施例的范围内。在至少一个实施例中，开关S1至S6中的至少一个包括晶体管，诸如，NMOS晶体管或PMOS晶体管。被配置为执行本发明所述的功能的其他类型的开关在多个实施例的范围内。在至少一个实施例中，通过本发明所述的单个开关来实现开关对S1/S2、S3/S4和S5/S6中的至少一对。
初始化器件200具有信号输入232，其被配置为接收提供给电容器Cp的输入电极112的输入信号Vin。在至少一个实施例中，信号输入232对应于图1所描述的信号输入132。提供在信号输入232处所接收的Vin，以控制开关S1、开关S3和开关S5。开关S1被配置为响应于Vin的第一电平而闭合(即，导电)。例如，Vin的第一电平是高电平。开关S3和开关S5被配置为响应于Vin的第二电平而闭合(即，导电)。例如，Vin的第二电平是低电平。在图2所示的示例性结构中，Vin的第二电平由反相信号Vinb(以下为“Vinb”)表示，其中，反相信号Vinb是反相Vin。在至少一个实施例中，通过反相器INV利用Vin生成Vinb。在至少一个实施例中，反相器INV是初始化器件200的一部分。在至少一个实施例中，反相器INV位于初始化器件200外部。在一些实施例中，省略Vinb，而将Vin提供给开关S3和开关S5，这两个开关具有与开关S1不同类型。例如，开关S1包括NMOS晶体管，其被配置为响应于Vin的第一(高)电平而闭合(即，导电)，而开关S3和S5包括PMOS晶体管，其被配置为响应于Vin的第二(低)电平而闭合(即，导电)。
初始化器件200还具有使能输入236，其被配置为接收初始化信号Vinit。在至少一个实施例中，使能输入236对应于关于图1所描述的使能输入136。提供在使能输入236处所接收到的Vinit，以控制开关S2、开关S4和开关S6。开关S2、S4和S6被配置为响应于Vinit而闭合(即，导电)。例如，Vinit是高电平脉冲。其他布置在多个实施例的范围内。
在初始化阶段，将Vinit施加至初始化器件200的使能输入236。开关S2、S4、S6响应于Vinit而闭合，驱动电路240和偏压电路250的支路251至253启动，从而初始化器件200启动。偏压电路250被配置为将偏压V2(以下为“V2”)经由节点N2输出到驱动电路240的控制端子G。V2具有第一和第二电平，该第一和第二电平对应于施加至电容器Cp的输入电极112的Vin的第一和第二电平。
例如，当Vin处于第一电平(例如，高电平VDD)，开关S1闭合，而开关S3和开关S5断开。闭合的开关S1和闭合的开关S2限定从第一电源节点262经由第一支路251、第二支路252到达第二电源节点264的电流路径。偏压电路250的左部分用作分压器，其具有由第一支路251和第二支路252的电阻所限定的第一电压比率。在示例性结构中，第一电源节点262处的第一电源电压是2VDD，第二电源节点264处的第二电源电压是接地电压GND(以下“GND”)或VSS，并且由电阻电路R1所限定的第一支路251的电阻与由电阻电路R2所限定的第二支路252的电阻大约相同。结果，V2具有约为VDD的第一电平。驱动电路240的控制端子G通过V2的第一电平而偏置。因为开关S5断开，所以没有电流在驱动电路240中流动。通过V2的第一电平而偏置的控制端子G导致驱动器T1将节点N1处的Vout拉至第一电源节点262处的2VDD。结果，当初始化器件200由Vinit启动时，输出电极114处的Vout被设置为高电平(2VDD)，以对应于输入电极112处的Vin的高电平(VDD)。电容器Cp两端的初始电荷Cp*ΔV被设置为Cp*VDD。
当Vin处于第二电平(例如，为GND(或VSS)的低电平)，开关S1断开，而开关S3和开关S5闭合。闭合的开关S3和闭合的开关S4限定从第一电源节点262经由第一支路251、第三支路253到达第二电源节点264的电流路径。偏压电路250的右部分用作分压器，其具有由第一支路251和第三支路253的电阻所限定的第二电压比率。因为附加电阻电路R3不包括在第二支路252中，导致第三支路253的电阻大于第二支路252的电阻，第二电压比率大于第一电压比率，从而导致V2具有的第二电平大于VDD的第一电平。驱动电路240的控制端子G通过V2的第二电平被偏置。因为开关S5闭合，所以建立穿过驱动电路240的电流路径。通过V2的第二电平而偏置的控制端子G导致驱动器T1生成在驱动电路240中流动的电流I。电流I和电阻电路R4的电阻导致电阻电路R4两端的电压降。电压降限定Vout的第二电平。在至少一个实施例中，通过选择和/或调节电阻电路R4的电阻和电流I中的至少一个，节点N1处的Vout被设置为预期的电平。在至少一个实施例中，通过选择和/或调节包括在电阻电路R4中的至少一个电阻器、二极管或二极管接法的晶体管的尺寸和/或数量来选择和/或调节电阻电路R4的电阻。在至少一个实施例中，通过选择和/或调节驱动器T1中的晶体管的尺寸和V2的电压电平中的至少一个来选择和/或调节电流I。在至少一个实施例中，通过选择和/或调节在电阻电路R1、电阻电路R2和电阻电路R3中的至少一个中所包括的至少一个电阻器、二极管或二极管接法的晶体管的尺寸和/或数量来选择和/或调节V2的电压电平。在示例性结构中，Vout被设置为VDD。结果，当初始化器件200由Vinit启动时，输出电极114处的Vout被设置为低电平(VDD)，以对应于输入电极112处的Vin的低电平(GND)。电容器Cp两端的初始电荷Cp*ΔV被设置为Cp*VDD。
在后续的升压操作阶段，从使能输入236去除Vinit。在不存在Vinit的情况下，开关S2、S4、S6断开，从而初始化器件200被禁用。因为第二支路252和第三支路253都是开路，所以在偏压电路250中没有电流流动，从而V2具有处于或接近于2VDD的第三电平。通过V2的第三电平而偏置的控制端子G使得驱动器T1截止，从而使得节点N1和连接至此的第一电源节点262与输出电极114隔离。断开的开关S6使得节点N1和连接至此的输出电极114与第二电源节点264隔离。结果，节点N1和连接至此的输出电极114处于浮置状态。浮置状态的输出节点114处的Vout在如本发明所述的升压动作中，跟随提供给电容器Cp的输入电极112的Vin。因为在初始化阶段已正确地设置预期的初始电荷Cp*ΔV，所以可实现预期的升压动作，而没有与不正确设置的初始电荷相关联的一种或多种可能的不良效果。在至少一个实施例中，例如通过断开的开关S2、S4和S6，经过初始化器件200的所有直流(DC)路径都被切断。结果，在一个或多个实施例中，被禁用的初始化器件200的功耗和/或待机电流是微不足道的。在示例性结构中，禁用状态下的初始化器件200的待机电流不大于1μA(微安培)。
图3是示出初始化阶段中的初始化器件200的示例性操作的时序图。如图3所示，在向初始化器件200提供Vinit之前的时间t0处，输出电极114的Vout处于2VDD，输入电极112的Vin处于GND，从而在电容器Cp中所累积的电荷是Cp*2VDD，从而可能导致过电应力(EOS)问题。
在时间t1处，当Vin处于限定在VDD和GND之间的相应第一电源域中的低电平GND时，提供Vinit，以启动初始化器件200。如本发明所述，响应于Vin的低电平，启动的初始化器件200将Vout设置为限定在VDD和2VDD之间的相应第二电源域中的相应低电平VDD。电容器Cp两端的预期的初始电荷Cp*ΔV被设置为Cp*VDD。
在时间t2处，虽然Vinit仍然存在，但是Vin从低电平GND过渡到高电平VDD。如本发明所述，响应于相应第一电源域中的Vin的高电平，启动的初始化器件200将Vout设置在相应第二电源域中的相应高电平2VDD。电容器Cp两端的预期的初始电荷Cp*ΔV为Cp*VDD。
在时间t3处，去除Vinit以禁用初始化器件200。如本发明所述，将电容器Cp的输出电极114置于浮置状态，并且保持在时间t2处设置的Vout的高电平2VDD。在随后的升压操作阶段中，浮置输出电极114的Vout在跟随输入电极112处的Vin的同时，在介于VDD和2VDD之间的第二电源域中摆动，其中，Vin在介于GND和VDD之间的第一电源域中摆动。在一些实施例中，Vinit是处于第一电源域中的信号，当初始化器件200被禁用时，其具有低电平GND，而当初始化器件200被启动时，其具有高电平VDD。在至少一个实施例中，Vinit的高电平的持续时间短于Vin的半周期。在示例性结构中，Vin的高电平的持续时间介于10ps至30ps(皮秒)的范围内。在至少一个实施例中，初始化信号的这样的短脉冲仍然足以快速地和准确地设置电容器Cp中的预期的初始电荷Cp*ΔV。
在一些所描述的实施例中，被配置为分压器的偏压电路250是实例。被配置为生成用于使驱动电路240偏置的不同偏压电平的其他偏压电路在多个实施例的范围内。在一些所描述的实施例中，被配置为将Vout拉动至高电平2VDD并且通过电阻电路R4两端的电压降设置Vout的低电平的驱动电路240是实例。被配置为响应于源自偏压电路250的相应偏压来设置Vout的高电平和低电平的其他驱动电路在多个实施例的范围内。
图4是根据一些实施例的充电泵初始化器件400的电路图。初始化器件400包括驱动电路，该驱动电路由在第一电源节点262和第二电源节点264之间按照列举顺序串联地连接的PMOS晶体管M1、二极管接法的晶体管M2、二极管接法的晶体管M3、NMOS晶体管M4、NMOS晶体管M5和NMOS晶体管M6来限定。在至少一个实施例中，晶体管M1对应于驱动器T1，二极管接法的晶体管M2和二极管接法的晶体管M3共同限定电阻电路R4，晶体管M5对应于开关S6，并且晶体管M6对应于开关S5。晶体管M4限定其栅极连接至VDD的串联器件(cascodedevice)。反相器I1和I2交叉连接，以限定连接至节点N1的锁存电路从而锁存节点N1处的电压电平Vout。节点N1位于晶体管M1和二极管接法的晶体管M2之间。如图1所述，锁存电路的节点N4存储逻辑反相的节点N1处的电压电平Vout。
初始化器件400还包括偏压电路，该偏压电路由在第一电源节点262和第二电源节点264之间按照列举顺序串联地连接的二极管接法的晶体管M7、二极管接法的晶体管M8、二极管接法的晶体管M9、二极管接法的晶体管M10、NMOS晶体管M11、NMOS晶体管M12和NMOS晶体管M13所限定。初始化器件400的偏压电路还包括在节点N3和第二电源节点264之间按照列举顺序串联地连接的NMOS晶体管M14、NMOS晶体管M15和NMOS晶体管M16。节点N3位于二极管接法的晶体管M8和二极管接法的晶体管M9之间。位于二极管接法的晶体管M7和二极管接法的晶体管M8之间的节点N2连接至晶体管M1的栅极。在至少一个实施例中，二极管接法的晶体管M7对应于电阻电路R1，二极管接法的晶体管M8对应于电阻电路R2，二极管接法的晶体管M9和M10共同限定电阻电路R3，晶体管M12对应于开关S4，晶体管M13对应于开关S3，晶体管M15对应于开关S2，而晶体管M16对应于开关S1。晶体管M11和晶体管M14分别限定了其栅极连接至VDD的串联器件。NMOS和NMOS晶体管是实例。其他类型的晶体管在多个实施例的范围内。
在一些实施例中，初始化器件400的操作类似于初始化器件200的操作，因此在此不再重复。
在一些实施例中，串联器件M4、M11和M14的存在确保当初始化器件400处于禁用状态时，可避免EOS问题。例如，当初始化器件400处于禁用状态时，响应于不存在Vinit，晶体管M5、M12和M15截止(即，不导电)。结果，在初始化器件400的偏压电路中没有电流流动，并且由于二极管接法的晶体管M7和M8的导电状态，导致节点N3处的电压V3(以下为“V3”)增加并且变为接近2VDD。在没有串联器件M14的情况下，节点N5处的晶体管M15的漏极被上拉至高压电平V3，并且最终变为接近2VDD。由于不存在Vinit，导致晶体管M15的栅极处于GND(零)，所以特别是在晶体管M15被配置为具有约为VDD的标称容许电压的情况下，晶体管M15两端的栅漏电压变为接近2VDD，这可能导致EOS问题。
在至少一个实施例中，位于节点N3和晶体管M15之间的串联器件M14的存在防止晶体管M15两端的这样的高栅漏电压。具体地，VDD被提供给串联器件M14的栅极。结果，位于串联器件M14的源极处的节点N5上的电压V5(以下为“V5”)不超过VDD，因为如果V5达到VDD，则串联器件M14的栅源电压变为零，从而使串联器件M14截止，将节点N5与高电压电平V3隔离(接近2VDD)，并且防止V5的进一步提高。因为V5不超过VDD，所以晶体管M15和M16的栅源电压和栅漏电压不超过VDD，以防止在晶体管M15和M16上发生EOS问题。串联器件M14本身不存在EOS问题，因为尽管V3为高压电平(接近2VDD)，但是串联器件M14的栅极上的VDD将使串联器件M14的栅漏电压保持在约VDD。串联器件M11和M14以类似方式保护相应的晶体管M12、M13和晶体管M5、M6以避免可能的EOS问题。
在一些实施例中，初始化器件400仅包括核心器件，即，所有晶体管M1至M16都是核心器件。集成电路中的核心器件是具有最薄栅极介电层、最快速度和最低标称电压的器件。在至少一个实施例中，因为初始化器件400仅包括核心器件，所以实现允许初始化阶段被快速完成的高速初始化器件。在至少一个实施例中，初始化器件400和相关的充电泵被配置为仅包括具有相同类型和厚度的栅极介电层的核心器件。结果，与其中在充电泵电路中使用具有不同栅极介电质厚度的器件的其他方法相比，制造工艺得到简化，成本减少并且产量增加。核心器件的标称电压取决于用于形成核心器件的技术节点。例如，通过28nm技术所形成的核心器件具有约0.9V的标称电压，然而通过16nm技术所形成的核心器件具有约0.8V的标称电压。如本发明所述，在一些实施例中解决了与初始化器件400中的核心器件的低标称电压相关的EOS问题。初始化器件400中的核心器件的低标称电压减少了功耗。
图5是根据一些实施例的集成电路500的示意图。集成电路500具有多个串联连接的充电泵级，第1级、第2级、...第(X+1)级。每个充电泵级都包括充电泵和相关的初始化器件。例如，第1级包括充电泵CP1和初始化器件INIT1，第2级包括充电泵CP2和初始化器件INIT2，...，以及第(X+1)级包括充电泵CP(X+1)和初始化器件INIT(X+1)。每个初始化器件均被配置为接收相应的初始化信号。例如，初始化器件INIT1被配置为接收初始化信号Vinit1，初始化器件INIT2被配置为接收初始化信号Vinit2，而初始化器件INIT(X+1)被配置为接收初始化信号Vinit(X+1)。将前级的输出信号提供给后级的充电泵和初始化器件作为输入信号。例如，第1级的输出节点SN1处的输出信号Vout1被提供给随后的第2级的充电泵CP2和初始化器件INIT2作为输入信号Vin2，第2级的输出节点SN2处的输出信号Vout2被提供给随后的第3级(未示出)的充电泵和初始化器件作为输入信号，并且第X级(未示出)的输出信号被提供给随后的第(X+1)级的充电泵CP(X+1)和初始化器件INIT(X+1)作为输入信号Vin(X+1)，第(X+1)级的输出节点SN(X+1)处的输出信号Vout(X+1)输出到随后级。每级的输出信号都被提供给该级的相应负载。
在至少一个实施例中，每个初始化器件都对应于如本发明所述的初始化器件200或初始化器件400，每个充电泵都对应于充电泵110，并且包括本发明所述的电容器Cp，而且每个输出节点都对应于如本发明所述的初始化器件200或初始化器件400中的节点N1。在至少一个实施例中，所有级都被同样地配置有同样配置的充电泵CP1、Cp2、...CP(X+1)和同样配置的初始化器件INIT1、INIT2和INIT(X+1)。在至少一个实施例中，所有级都仅包括核心器件。
在一些实施例中，除了电压电平之外，每个初始化器件的操作都类似于如本发明所述的初始化器件200的操作。在示例性操作中，在介于接地电压(零)和VDD之间的第一电源域中摆动的输入信号Vin被施加至第1级。在启动的初始化器件INIT1的初始化阶段之后和在充电泵CP1的升压操作阶段过程中，第1级将Vin提高到在介于VDD和2VDD之间的第二电源域中摆动的Vout1。第2级随后将在第二电源域中摆动的Vout1提高到在介于2VDD和3VDD之间的较高第三电源域中摆动的Vout2。第(X+1)级随后将在介于XVDD和(X+1)VDD之间的第(X+1)电源域中摆动的VoutX(未示出)提高到在介于(X+1)VDD和(X+2)VDD之间的第(X+2)电源域中摆动的Vout(X+1)。如本发明所使用的，XVDD意味着X倍的VDD，(X+1)VDD意味着(X+1)倍的VDD等。虽然每级都将信号电压电平提高了VDD(对于一些实施例中的核心器件，其约为0.8至0.9V)，但是集成电路500的多级布置允许将输入信号提高到取决于应用和级数的高压。为了解决可能的EOS问题，每个初始化信号都处在相应级的较低电源域中。例如，提供给第1级的Vinit1处在第1级的较低电源域中(即，在介于GND和VDD之间的第一电源域中)，提供给第2级的Vinit2处在第2级的较低电源域中(即，在介于VDD和2VDD之间的第二电源域中)，并且提供给第(X+1)级的Vinit(X+1)处在第(X+1)级的较低电源域中(即，在介于XVDD和(X+1)VDD之间的第(X+1)电源域中)。在至少一个实施例中，集成电路500提供具有低功耗、高速度以及高信号电压电平的充电泵电路。
图6、图7和图8是根据一些实施例的多种充电泵初始化器件600、700和800的电路图。在至少一个实施例中，初始化器件600、700和800中的每个都对应于图5中的初始化器件INIT(X+1)。在一些实施例中，初始化器件600、700和800的结构可应用于图5的多级充电泵布置中的其他级中的初始化器件或者应用于单级充电泵布置。
除了初始化器件600中的所有电压都比初始化器件400中的相应电压高出XVDD之外，图6中的初始化器件600以类似于图4的初始化器件400的方式来配置和操作。
除了初始化器件600中的二极管接法的晶体管M2、M3、M7、M8、M9和M10被初始化器件700中的相应二极管D2、D3、D7、D8、D9和D10代替之外，图7中的初始化器件700以类似于图6的初始化器件600的方式来配置和操作。
除了晶体管M5和M6用晶体管M56代替，晶体管M12和M13用晶体管M123代替，晶体管M15和M16用晶体管M156代替，并且提供两个与门818、819以将Vinit和Vinb/Vin结合为晶体管M56、M123和M156的控制信号之外，图8中的初始化器件800以类似于图6的初始化器件600的方式被配置和操作。与门818具有被配置为接收Vin和Vinit的两个输入和连接至晶体管M156的栅极的输出。与门818被配置为响应于相应输入处的Vin的第一(例如，高)电平和存在的Vinit，生成使M156导通的控制信号828。与门819具有被配置为接收Vinb和Vinit的两个输入和连接至晶体管M56和M123的栅极的输出。与门819被配置为响应于相应输入处Vin的第二(例如，低)电平和存在的Vinit，生成使晶体管M56和M123导通的控制信号829。与门是实例。用于组合Vin和Vinit的其他逻辑布置在多种实施例的范围内。
图9是根据一些实施例操作充电泵的方法900的流程图。在一些实施例中，在如图1所述的集成电路100中执行方法900。
在操作915中，执行初始化阶段。在一些实施例中，启动初始化器件，提供给充电泵电容器的输入电极的输入信号还被提供给初始化器件，并且初始化器件向电容器的输出电极提供输出信号，以对应于输入信号的电平。例如，如图1所述，初始化器件130通过初始化信号Vinit被启动，并且接收提供给电容器Cp的输入电极112的输入信号Vin。根据Vin的低或高电平，初始化器件130将具有相应低或高电平的输出信号Vout提供给电容器Cp的输出电极114。结果，在电容器Cp中累积预期的初始电荷Cp*ΔV。
在操作925中，执行升压操作阶段。在一些实施例中，使初始化器件禁用，并且执行升压动作。例如，如图1所述，将Vinit去除，从而禁用初始化器件130。结果，输出电极114保持浮置状态，并且输出电极114处的Vout在利用累积在电容器Cp中的预期的初始电荷Cp*ΔV的升压操作中，跟随输入电极112处的Vin。
以上方法实施例示出示例性操作，但是它们不必按照所示的顺序执行。根据本发明的实施例的原理和范围，操作可以被适当地添加、替换、改变顺序和/或删除。结合不同特征和/或不同实施例的实施例在本发明的范围内，并且在审阅多种实施例之后，本领域普通技术人员容易理解这些实施例。
一些实施例提供初始化器件以使得预期的初始电荷累积在充电泵的电容器中。在一些实施例中，初始化器件包括偏压电路和驱动电路，偏压电路控制驱动电路以响应于电容器的输入电极处的输入信号，将输出信号提供给电容器的输出电极，由此将预期的初始电荷存储在电容器中。在至少一个实施例中，通过设置电容器中的预期的正确初始电荷，与电容器中的不正确初始电荷相关的可能问题(诸如，EOS和/或不足的升压动作)可避免。在至少一个实施例中，初始化器件仅使用核心器件。结果，获得快速且低功耗的初始化器件。在至少一个实施例中，初始化器件在充电泵的初始化阶段中被短暂启动，以设置电容器中的初始电荷。在随后的升压操作阶段中，禁用初始化器件，以使功耗和待机电流最小化。在至少一个实施例中，在禁用初始化器件之后，例如通过锁存电容器的输出电极处的电压电平来保持初始电荷。结果，获得合适的初始化和/或升压动作。在至少一个实施例中，在初始化器件中提供串联器件，以避免可能的EOS问题。
在一些实施例中，用于充电泵的初始化器件包括驱动电路和偏压电路。驱动电路介于第一电源节点和第二电源节点之间。驱动电路包括被配置为连接至充电泵中的电容器的输出电极的第一节点。偏压电路介于第一电源节点和第二电源节点之间。偏压电路包括连接至驱动电路的控制端子的第二节点。响应于施加至初始化器件的初始化信号的存在，偏压电路被配置为经由第二节点将偏压输出到驱动电路的控制端子，偏压具有第一和第二电平，该第一和第二电平对应于施加至电容器的输入电极的输入信号的第一和第二电平，并且响应于偏压的第一和第二电平，驱动电路被配置为在第一节点处输出具有第一和第二电平的输出信号，具有第一和第二电平的输出信号对应于输入信号的第一和第二电平。
在一些实施例中，一种集成电路包括充电泵初始化器件。该充电泵初始化器件包括：第一晶体管、至少一个第二晶体管、至少一个第三晶体管、至少一个第四晶体管以及第一至第四电阻电路。第一晶体管连接在第一电源节点和第一节点之间。第一电阻电路连接在第一电源节点和第二节点之间，同时第二节点连接至第一晶体管的栅极。第二电阻电路连接在第二节点和第三节点之间。该至少一个第二晶体管连接在第三节点和第二电源节点之间。该至少一个第二晶体管被配置为响应于存在的初始化信号和输入信号的第一电平而导通。第三电阻电路和该至少一个第三晶体管串联连接在第三节点和第二电源节点之间。该至少一个第三晶体管被配置为响应于存在的初始化信号和输入信号的第二电平而导通。第四电阻电路和该至少一个第四晶体管串联连接在第一节点和第二电源节点之间。至少一个第四晶体管被配置为响应于存在的初始化信号和输入信号的第二电平而导通。
在一些实施例中，一种操作充电泵的方法包括初始化阶段和升压操作阶段。在初始化阶段中，输入信号被提供给充电泵的电容器的输入电极和充电泵的初始化器件。初始化信号被提供给充电泵的初始化器件。初始化器件将输出信号提供给电容器的输出电极。输出信号具有的高电平和低电平对应于输入信号的高电平和低电平，输入信号和输出信号使电荷累积在电容器中。在初始化阶段之后的升压操作阶段中，从初始化器件去除初始化信号，以使电容器的输出电极处于浮置状态，并且通过累积在电容器中的电荷执行升压动作。
以上概述了多种实施例的特征，使得本领域技术人员可以更好地理解本发明的多个方面。本领域技术人员将想到，他们可以容易地将本发明作为基础来设计或修改用于实现与本发明介绍的实施例相同的目的和/或实现与其相同的优点的其他处理和结构。本领域技术人员将认识到，这样的等效结构不脱离本发明的精神和范围，并且他们可以在不脱离本发明的精神和范围的情况下，在此做出多种改变、替换和更改。

Claims (20)

1.一种用于充电泵的初始化器件，所述初始化器件包括：
驱动电路，介于第一电源节点和第二电源节点之间，所述驱动电路包括第一节点，所述第一节点被配置为连接至所述充电泵中的电容器的输出电极；以及
偏压电路，介于所述第一电源节点和所述第二电源节点之间，所述偏压电路包括连接至所述驱动电路的控制端子的第二节点，其中，
响应于施加至所述初始化器件的初始化信号的存在，
所述偏压电路被配置为经由所述第二节点将偏压输出到所述驱动电路的控制端子，所述偏压具有的第一电平和第二电平对应于施加至所述电容器的输入电极的输入信号的第一电平和第二电平；并且
响应于所述偏压的第一电平和第二电平，所述驱动电路被配置为在所述第一节点处输出输出信号，所述输出信号具有的第一电平和第二电平对应于所述输入信号的第一电平和第二电平。
2.根据权利要求1所述的用于充电泵的初始化器件，还包括：
锁存电路，连接至所述第一节点并且被配置为锁存所述第一节点处的所述输出信号。
3.根据权利要求1所述的用于充电泵的初始化器件，其中，所述偏压电路包括分压器，所述分压器包括：
第一支路，介于所述第一电源节点和所述第二节点之间；
第二支路，介于所述第二节点和所述第二电源节点之间；以及
第三支路，介于所述第二节点和所述第二电源节点之间，所述第二支路具有不同于所述第三支路的电阻。
4.根据权利要求3所述的用于充电泵的初始化器件，其中，
所述第二支路包括至少一个第一开关，被配置为响应于所述初始化信号和所述输入信号的第一电平，将所述第二支路电连接至所述第二电源节点；以及
所述第三支路包括至少一个第二开关，被配置为响应于所述初始化信号和所述输入信号的第二电平，将所述第三支路电连接至所述第二电源节点。
5.根据权利要求4所述的用于充电泵的初始化器件，其中，所述驱动电路包括至少一个第三开关，被配置为响应于所述初始化信号和所述输入信号的第二电平，将所述驱动电路电连接至所述第二电源节点。
6.根据权利要求4所述的用于充电泵的初始化器件，还包括：
至少一个逻辑电路，被配置为将所述初始化信号与所述输入信号结合为至少一个控制信号以使所述第一开关和所述第二开关中的至少一个导通或截止。
7.根据权利要求3所述的用于充电泵的初始化器件，其中，
所述第一支路包括介于所述第一电源节点和所述第二节点之间的第一电阻电路；
所述第二支路和所述第三支路具有介于所述第二节点和第三节点之间的公共的第二电阻电路；
所述第三支路还包括介于所述第三节点和所述第二电源节点之间的第三电阻电路；以及
所述驱动电路包括介于所述第一节点和所述第二电源节点之间的第四电阻电路。
8.根据权利要求7所述的用于充电泵的初始化器件，其中，所述第一电阻电路、所述第二电阻电路、所述第三电阻电路和所述第四电阻电路中的至少一个包括电阻器、二极管和二极管接法的晶体管中的至少一种。
9.根据权利要求1所述的用于充电泵的初始化器件，其中，响应于第一偏压，所述驱动电路被配置为将所述第一电源节点处的第一电源电压提供给所述第一节点作为所述输出信号的第一电平。
10.根据权利要求1所述的用于充电泵的初始化器件，其中，响应于第二偏压，所述驱动电路被配置为生成所述驱动电路中的电流，所述驱动电路的电流和电阻共同限定所述第一节点处的所述输出信号的第二电平。
11.一种集成电路，包括：
充电泵初始化器件，所述充电泵初始化器件包括：
第一晶体管，连接在第一电源节点和第一节点之间；
第一电阻电路，连接在所述第一电源节点和第二节点之间，所述第二节点连接至所述第一晶体管的栅极；
第二电阻电路，连接在所述第二节点和第三节点之间；
至少一个第二晶体管，连接在所述第三节点和第二电源节点之间，所述至少一个第二晶体管被配置为响应于初始化信号的存在和输入信号的第一电平而导通；
第三电阻电路和至少一个第三晶体管，串联连接在所述第三节点和所述第二电源节点之间，所述至少一个第三晶体管被配置为响应于所述初始化信号的存在和所述输入信号的第二电平而导通；以及
第四电阻电路和至少一个第四晶体管，串联连接在所述第一节点和所述第二电源节点之间，所述至少一个第四晶体管被配置为响应于所述初始化信号的存在和所述输入信号的第二电平而导通。
12.根据权利要求11所述的集成电路，其中，所述第一晶体管被配置为：
当所述至少一个第二晶体管导通并且所述至少一个第三晶体管和所述至少一个第四晶体管截止时，导通并且将所述第一电源节点处的第一电源电压提供给所述第一节点，所述第一电源电压限定所述第一节点处的输出信号的第一电平；
当所述至少一个第二晶体管截止并且所述至少一个第三晶体管和所述至少一个第四晶体管导通时，生成流过所述第四电阻电路的电流，所述电流和所述第四电阻电路共同限定所述第一节点处的所述输出信号的第二电平；以及
当所述至少一个第二晶体管、所述至少一个第三晶体管和所述至少一个第四晶体管截止时而截止，截止的所述第一晶体管和截止的所述至少一个第四晶体管将所述第一节点与所述第一电源节点和所述第二电源节点隔离。
13.根据权利要求11所述的集成电路，其中，所述第一电阻电路、所述第二电阻电路、所述第三电阻电路和所述第四电阻电路中的至少一个包括电阻器、二极管和二极管接法的晶体管中的至少一种。
14.根据权利要求11所述的集成电路，其中，所述充电泵初始化器件仅包括在所述集成电路的多个器件中具有最低标称电压的核心器件。
15.根据权利要求11所述的集成电路，还包括：
第一串联晶体管，连接在所述至少一个第二晶体管和所述第三节点之间；
第二串联晶体管，连接在所述至少一个第三晶体管和所述第三节点之间；以及
第三串联晶体管，连接在所述至少一个第四晶体管和所述第一节点之间，
其中，所述第一串联晶体管、所述第二串联晶体管和所述第三串联晶体管的栅极都被配置为接收所述第一电源节点处的第一电源电压和所述第二电源节点处的第二电源电压的平均电压。
16.根据权利要求11所述的集成电路，还包括：
充电泵，包括：电容器，所述电容器具有：
输入电极，被配置为接收所述输入信号；以及
输出电极，连接至所述第一节点。
17.根据权利要求16所述的集成电路，其中，所述充电泵初始化器件和所述充电泵共同限定充电泵级，所述集成电路包括串联连接的多个所述充电泵级。
18.一种操作充电泵的方法，
在初始化阶段，
将输入信号提供给所述充电泵的电容器的输入电极和所述充电泵的初始化器件；
将初始化信号提供给所述充电泵的初始化器件；和
使得所述初始化器件将输出信号提供给所述电容器的输出电极，所述输出信号具有的高电平和低电平对应于所述输入信号的高电平和低电平，所述输入信号和所述输出信号使得电荷在所述电容器中累积；以及
在所述初始化阶段之后的升压操作阶段，
从所述初始化器件去除所述初始化信号，以使所述电容器的输出电极处于浮置状态；和
通过累积在所述电容器中的电荷，执行升压动作。
19.根据权利要求18所述的操作充电泵的方法，还包括：
在所述初始化阶段和所述升压操作阶段期间，锁存所述输出信号。
20.根据权利要求18所述的操作充电泵的方法，还包括：
当去除所述初始化信号时，切断通过所述初始化器件的所有直流路径。
CN201410206138.7A 2014-02-25 2014-05-15 充电泵初始化器件、具有其的集成电路及操作方法 Expired - Fee Related CN104868717B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/189,553 US9209681B2 (en) 2014-02-25 2014-02-25 Charge pump initialization device, integrated circuit having charge pump initialization device, and method of operation
US14/189,553 2014-02-25

Publications (2)

Publication Number Publication Date
CN104868717A CN104868717A (zh) 2015-08-26
CN104868717B true CN104868717B (zh) 2017-10-13

Family

ID=53883190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410206138.7A Expired - Fee Related CN104868717B (zh) 2014-02-25 2014-05-15 充电泵初始化器件、具有其的集成电路及操作方法

Country Status (4)

Country Link
US (2) US9209681B2 (zh)
KR (1) KR101659169B1 (zh)
CN (1) CN104868717B (zh)
TW (1) TWI527349B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10097086B2 (en) * 2016-10-12 2018-10-09 Cypress Semiconductor Corporation Fast ramp low supply charge pump circuits
CN108233691B (zh) * 2017-12-15 2020-02-07 普冉半导体（上海）有限公司 一种电荷泵启动完成标志信号产生电路
KR102523373B1 (ko) * 2018-11-13 2023-04-18 삼성전기주식회사 네가티브 전압 회로

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI298828B (en) * 2005-06-29 2008-07-11 Novatek Microelectronics Corp Charge pump for generating arbitrary voltage level
CN101771340A (zh) * 2008-12-31 2010-07-07 中芯国际集成电路制造(上海)有限公司 电荷泵

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19928309C2 (de) * 1999-06-21 2002-03-28 Texas Instruments Deutschland Gleichspannungswandler
US6255896B1 (en) * 1999-09-27 2001-07-03 Intel Corporation Method and apparatus for rapid initialization of charge pump circuits
US6366158B1 (en) * 2000-12-27 2002-04-02 Intel Corporation Self initialization for charge pumps
US6552600B2 (en) * 2001-03-15 2003-04-22 Intel Corporation Initialization of negative charge pump
US7002381B1 (en) * 2001-12-11 2006-02-21 Advanced Micro Devices, Inc. Switched-capacitor controller to control the rise times of on-chip generated high voltages
US7271642B2 (en) * 2005-12-27 2007-09-18 Aimtron Technology Corp. Charge pump drive circuit for a light emitting diode
US8040174B2 (en) 2008-06-19 2011-10-18 Sandisk Il Ltd. Charge coupled pump-efficient charge pump regulator with MOS capacitor
US8223576B2 (en) 2009-03-31 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Regulators regulating charge pump and memory circuits thereof
KR101024632B1 (ko) * 2009-11-12 2011-03-25 매그나칩 반도체 유한회사 차지펌프 회로 및 이의 차지펌핑 방법
US8300489B2 (en) * 2010-01-12 2012-10-30 International Business Machines Corporation Charge pump system and method utilizing adjustable output charge and compilation system and method for use by the charge pump
JP5781403B2 (ja) * 2011-08-31 2015-09-24 日立オートモティブシステムズ株式会社 キャパシタプリチャージ回路、モータ駆動システム、電動パワーステアリングシステム、エアバッグシステム
US20130214851A1 (en) * 2012-02-16 2013-08-22 International Business Machines Corporation Voltage pump using high-performance, thin-oxide devices and methods of use
TWI481163B (zh) 2012-02-24 2015-04-11 Novatek Microelectronics Corp 充電幫浦裝置及其驅動能力調整方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI298828B (en) * 2005-06-29 2008-07-11 Novatek Microelectronics Corp Charge pump for generating arbitrary voltage level
CN101771340A (zh) * 2008-12-31 2010-07-07 中芯国际集成电路制造(上海)有限公司 电荷泵

Also Published As

Publication number Publication date
US9570977B2 (en) 2017-02-14
US9209681B2 (en) 2015-12-08
KR20150100475A (ko) 2015-09-02
CN104868717A (zh) 2015-08-26
US20160079849A1 (en) 2016-03-17
TW201534029A (zh) 2015-09-01
TWI527349B (zh) 2016-03-21
KR101659169B1 (ko) 2016-09-30
US20150244258A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
US10128846B2 (en) Apparatus and method for data level shifting with boost assisted inputs for high speed and low voltage applications
US9293179B2 (en) Multiple power domain circuit and related method
US20150214837A1 (en) Charge pump circuit
KR101820970B1 (ko) 볼티지 레귤레이터
CN104868717B (zh) 充电泵初始化器件、具有其的集成电路及操作方法
US9064552B2 (en) Word line driver and related method
CN114552973A (zh) 用于高（正或负）电压电荷泵的受控放电的电路和方法
JP2009303460A (ja) 昇圧回路
JP5414904B2 (ja) 制御信号生成回路、チャージポンプ駆動回路、クロックドライバ、チャージポンプの駆動方法
TWI854165B (zh) 延遲電路
JP5979162B2 (ja) パワーオンリセット回路
JP5056427B2 (ja) チャージポンプ回路
US6548995B1 (en) High speed bias voltage generating circuit
JP2017169322A (ja) 降圧回路
US10243454B2 (en) Boost circuit
JP3654878B2 (ja) 出力回路
CN104682701B (zh) 升压电路
JP5315087B2 (ja) 昇圧回路
US9627964B1 (en) Systems and methods for recovering voltage beyond device limits
JP4877332B2 (ja) パルス昇圧回路
KR101798984B1 (ko) 레벨 쉬프팅 회로
CN113917967A (zh) 一种低功耗修调电路
JP2009017488A (ja) オートクリア回路
JP2010147665A (ja) ゲート駆動回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171013