CN104716193A - 一种薄膜晶体管及其制备方法和应用 - Google Patents
一种薄膜晶体管及其制备方法和应用 Download PDFInfo
- Publication number
- CN104716193A CN104716193A CN201310674917.5A CN201310674917A CN104716193A CN 104716193 A CN104716193 A CN 104716193A CN 201310674917 A CN201310674917 A CN 201310674917A CN 104716193 A CN104716193 A CN 104716193A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- metal oxide
- layer
- thin
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明所述的一种薄膜晶体管,通过等离子体处理、离子注入或离子掺杂等工艺在金属氧化物半导体层沟道区域两侧进行卤族元素等强氧化性元素的处理,取代金属氧化物中的氧元素,在沟道区域两侧形成性能稳定的低阻区域,使得所述薄膜晶体管不但电学性能稳定,而且在小型化时,有效解决电场集中的问题,提高薄膜晶体管的稳定性。本发明所述的一种薄膜晶体管的制备方法,制作工艺简单,工艺成本低。本发明所述的一种平板显示装置,所采用的薄膜晶体管不但具有顶栅结构,而且在沟道区域形成有性能稳定的低阻区域,可以小型化的同时有效解决电场集中的问题,可有效提高所述平板显示装置的分辨率,提升显示品质。
Description
技术领域
本发明涉及显示技术领域,具体涉及一种薄膜晶体管及其制备方法,以及在平板显示装置中的应用。
背景技术
近年来,随着有源矩阵平板显示装置尺寸的不断增大,驱动电路的频率不断提高,现有的非晶硅薄膜晶体管迁移率很难满足要求;非晶硅薄膜晶体管的迁移率一般在0.5cm2/V·s左右,而超过80in的有源矩阵平板显示装置,驱动频率为120Hz时需要1cm2/V·s以上的迁移率。
现有技术中,高迁移率的薄膜晶体管主要有多晶硅薄膜晶体管和金属氧化物薄膜晶体管。其中,多晶硅薄膜晶体管制备过程中所需的准分子激光退火晶化(ELA)工艺成本很高,无论是生产过程、生产线的维修维护,还是生产线的升级换代,都不能轻易实现;而且,随着人们对大尺寸显示器件需求的增加,大尺寸的LTPS的均一性和稳定性也受到了考验,因此,现有技术中的多晶硅薄膜晶体管仍局限于在小尺寸显示器件中的应用。而以IGZO(英文全称为Indium Gallium Zinc Oxide,译为铟镓锌氧化物)、IZO(英文全称为Indium Zinc Oxide,译为氧化铟锌)等金属氧化物为有源层的薄膜晶体管,迁移率高、均一性好、透明、制作工艺简单,可以更好地满足大尺寸有源矩阵平板显示装置的需求,受到了人们的广泛关注,成为近年来的研究热点。
然而,现有技术中的金属氧化物薄膜晶体管普遍采用底栅结构,如图1所示,该结构决定了所述薄膜晶体管的尺寸较大,不可避免的产生了较大的寄生电容,而且在包括所述金属氧化物薄膜晶体管的有源矩阵显示装置中,由于薄膜晶体管的尺寸难以缩小,就会导致图像显示区域中的像素电路所占面积的比例变高,严重影响显示装置的开口率,无法实现高分辨率。
顶栅结构的金属氧化物薄膜晶体管可以通过缩短栅电极的宽度和源\漏电极层之间的间隔实现金属氧化物薄膜晶体管的小型化,很好地解决上述问题。但是,顶栅结构的金属氧化物薄膜晶体尺寸较小,进行电路集成化或高速化时,施加在晶体管的电场会增大,由于隧道效应,会产生严重的栅极漏电流,增加器件耗电量甚至会影响薄膜晶体管的正常使用。现有技术中,通常会在金属氧化物半导表层,与源\漏电极层接触的位置,形成低阻区域,这样从源电极层流到漏电极层的电流路径至少包括源电极层、与源电极层相接触的金属氧化物半导体层、低电阻区域、沟道形成区域、低电阻区域、接触于漏电极层的金属氧化物半导体层以及漏电极层,从而实现减轻电场集中的目的。
现有技术中,在金属氧化物半导体层的表层形成低阻区域的方法主要有如下几种:
一、栅极形成后,在金属氧化物半导体层将与源\漏电极层接触的区域上方直接沉积铝等电阻率低的金属材料,再通过高温使得上述金属进入将与源\漏电极层接触的金属氧化物半导体层的表层,以形成低阻区域。但是,铝等金属层若不能全部被氧化为金属氧化物,极易导致源极/漏极/栅极之间的短路。
二、栅极形成后,通过氩气等惰性气体对金属氧化物半导体层将与源\漏电极层接触的区域进行处理,破坏氧化物半导体中金属氧化物的离子键,从而实现降低电阻的效果。但是,在应用这些薄膜晶体管的器件进行后续高温制程时,这些被破坏的离子键又会被恢复,之前得到的低电阻区域的电阻会出现升高的现象,低阻区域的性能极不稳定。
三、栅极形成后,通过氢气对金属氧化物半导体层将与源\漏电极层接触的区域进行处理,以形成低阻区域。但是,氢原子的化学活性很高,且在沟道界面附近容易游走,微量的氢原子就可以严重干扰氧化半导体,导致绝缘层和沟道层中原子键合出现的杂质和缺陷(trap)态明显增多,表现出电学性能的劣化。
发明内容
为此,本发明所要解决的是现有技术中顶栅结构的金属氧化物薄膜晶体管由于低阻区域性能不稳定使得金属氧化物薄膜晶体管电学性能劣化的问题,提供一种性能优异、制备方法简单的薄膜晶体管及其制备方法。
为解决上述技术问题,本发明采用的技术方案如下:
本发明所述的一种薄膜晶体管,包括衬底,在所述衬底同侧沿垂直于衬底方向设置的金属氧化物半导体层、栅极绝缘层、栅极层、层间绝缘层、源/漏电极层,所述源/漏电极层中的源极和漏极分别与所述金属氧化物半导体层电接触连接,所述金属氧化物半导体层中沟道区域两侧,至少与所述源/漏电极层接触的区域的表层形成低阻区域,所述低阻区域含有卤族元素。
所述卤族元素为氟、氯、溴中的一种或多种。
所述低阻区域中所述卤族元素的浓度为1×1012~1×1018粒子/平方厘米。
所述衬底与所述金属氧化物半导体层之间还设置有缓冲层和/或光线阻挡层。
所述光线阻挡层为铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种材料形成的堆叠结构层;所述钝化层为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料形成的堆叠结构层。
本发明所述的一种薄膜晶体管的制备方法,包括如下步骤:
S1、在所述衬底上自下而上依次形成金属氧化物半导体层、栅极绝缘层和栅极层;
S2、使用卤族元素对金属氧化物半导体层沟道区域两侧的表层进行处理,以取代金属氧化物中的氧元素,形成低阻区域;
S3、在金属氧化物半导体层表面直接形成覆盖栅极层的层间绝缘层,在层间绝缘层上形成源/漏电极层,源极和漏极分别与所述金属氧化物半导体层中的低阻区域接触连接。
步骤S2中所述金属氧化物半导体层表层的处理方法为等离子(plasma)处理、离子注入、离子掺杂中的一种。
步骤S1之前还包括在所述衬底上直接形成缓冲层和/或光线阻挡层的步骤。
所述缓冲层和/或所述光线阻挡层与所述金属氧化物半导体层形成在所述衬底的同侧。
本发明所述的一种平板显示装置,包括所述的薄膜晶体管,所述平板显示装置为液晶显示装置或有机发光显示装置。
本发明的上述技术方案相比现有技术具有以下优点:
1、本发明所述的一种薄膜晶体管,通过等离子体处理、离子注入或离子掺杂等工艺在金属氧化物半导体层沟道区域两侧进行卤族元素等强氧化性元素的处理,取代金属氧化物中的氧元素,在沟道区域两侧形成性能稳定的低阻区域,使得所述薄膜晶体管不但电学性能稳定,而且从源电极层流到漏电极层的电流路径至少包括源电极层、与源电极层相接触的金属氧化物半导体层、低电阻区域、沟道形成区域、低电阻区域、接触于漏电极层的金属氧化物半导体层以及漏电极层,在小型化时,有效解决电场集中的问题,提高薄膜晶体管的稳定性。
2、本发明所述的一种薄膜晶体管的制备方法,通过等离子体处理、离子注入或离子掺杂等工艺在金属氧化物半导体层沟道区域两侧进行卤族元素等强氧化性元素的处理,取代金属氧化物中的氧元素,在沟道区域两侧形成低阻区域,制作工艺简单,而且所形成的低阻区域性能稳定,使得所述薄膜晶体管不但电学性能稳定,而且从源电极层流到漏电极层的电流路径至少包括源电极层、与源电极层相接触的金属氧化物半导体层、低电阻区域、沟道形成区域、低电阻区域、接触于漏电极层的金属氧化物半导体层以及漏电极层,在小型化时,有效解决电场集中的问题。
3、本发明所述的一种平板显示装置,所采用的薄膜晶体管不但具有顶栅结构,而且在沟道区域形成有性能稳定的低阻区域,可以小型化的同时有效解决电场集中的问题,可有效提高所述平板显示装置的分辨率,提升显示品质。
附图说明
为了使本发明的内容更容易被清楚的理解,下面根据本发明的具体实施例并结合附图,对本发明作进一步详细的说明,其中
图1现有技术中底栅结构的金属氧化物薄膜晶体管的剖视图;
图2a-图2f是本发明所述薄膜晶体管的制备流程图。
图中附图标记表示为:1-衬底、11-缓冲层、2-金属氧化物半导体层、21-低阻区域、3-栅极绝缘层、4-栅极层、5-层间介质层、61-源极、62-漏极。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明的实施方式作进一步地详细描述。
本发明可以以许多不同的形式实施,而不应该被理解为限于在此阐述的实施例。相反,提供这些实施例,使得本公开将是彻底和完整的,并且将把本发明的构思充分传达给本领域技术人员,本发明将仅由权利要求来限定。在附图中,为了清晰起见,会夸大层和区域的尺寸和相对尺寸。应当理解的是,当元件例如层、区域或基板被称作“形成在”或“设置在”另一元件“上”时,该元件可以直接设置在所述另一元件上,或者也可以存在中间元件。相反,当元件被称作“直接形成在”或“直接设置在”另一元件上时,不存在中间元件。
实施例1
本实施例提供一种薄膜晶体管及其制备方法,如图2f所示,所述薄膜晶体管包括衬底1,在所述衬底1同侧沿垂直于所述衬底1方向依次形成的金属氧化物半导体层2、栅极绝缘层3、栅极层4、层间绝缘层5、源/漏电极层、所述源/漏电极层中的源极61和漏极62分别与所述金属氧化物半导体层2电接触连接,所述金属氧化物半导体层2中沟道区域(即图中正对着栅极层4的区域)两侧,至少与所述源/漏电极层接触的区域的表层形成低阻区域21。
附图2f中的源极61和漏极62的位置可以互换,均可以实现本发明的目的属于本发明的保护范围。
所述低阻区域21含有卤族元素,所述卤族元素选自但不限于氟、氯、溴中的一种或多种,本实施例优选氟,所述低阻区域21中所述卤族元素的浓度为1×1016粒子/平方厘米。
作为本发明的其他实施例,所述低阻区域21中所述卤族元素的浓度为1×1012~1×1018粒子/平方厘米,均可以实现本发明的目的属于本发明的保护范围。
所述衬底1与所述金属氧化物半导体层2之间还设置有缓冲层11和/或光线阻挡层,本实施例优选缓冲层11。
所述缓冲层11选自但不限于氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料的堆叠结构层,本实施例优选氧化硅层,厚度为200nm;作为本发明的其他实施例,所述缓冲层11的厚度为20nm~2μm,均可以实现本发明的目的,属于本发明的保护范围。
所述光线阻挡层选自但不限于铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种材料的堆叠结构层,所述钝化层选自但不限于氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料所形成的堆叠结构层,均可以实现本发明的目的,属于本发明的保护范围。
本实施例提供的一种薄膜晶体管,在金属氧化物半导体层2沟道区域(即图中正对着栅极层4的区域)两侧进行卤族元素等强氧化性元素的处理,取代金属氧化物中的氧元素,在沟道区域两侧形成性能稳定的低阻区域,使得所述薄膜晶体管不但电学性能稳定,而且从源电极层流到漏电极层的电流路径至少包括源电极层、与源电极层相接触的金属氧化物半导体层、低电阻区域、沟道形成区域、低电阻区域、接触于漏电极层的金属氧化物半导体层以及漏电极层,在小型化时,有效解决电场集中的问题,提高薄膜晶体管的稳定性。
所述薄膜晶体管不但具有顶栅结构,而且在沟道区域形成有性能稳定的低阻区域,可以小型化的同时有效解决电场集中的问题,可有效提高采用所述薄膜晶体管的平板显示装置的分辨率,提升显示品质。
所述薄膜晶体管的制备方法,包括如下步骤:
S1、如图2a所示,通过化学气相沉积工艺在所述衬底1上直接形成缓冲层11;如图2b所示,通过物理气相沉积工艺在所述缓冲层11上直接形成所述金属氧化物半导体层2;如图2c所示,通过化学气相沉积工艺在所述金属氧化物半导体层2上直接形成覆盖所述金属氧化物半导体层2的绝缘层,并通过光刻和等离子刻蚀形成栅极绝缘层3;通过物理气相沉积工艺在所述栅极绝缘层3上直接形成栅极导电层,再通过光刻和等离子体刻蚀工艺对所述栅极导电层图案化,形成栅极层4。
所述金属氧化物半导体层2选自但不限于IGZO、IZO、ZTO中的一种,本实施例优选IGZO;本实施例中所述金属氧化物半导体层2的厚度为50nm。
形成所述金属氧化物半导体层2后,通过购自安捷伦科技有限公司的安捷伦半导体测试仪(1500A)对所述金属氧化物半导体层2的电阻值进行测试,测得的电阻值为109Ω/□。
作为本发明的其他实施例,所述金属氧化物半导体层2的厚度还可以为30nm~200nm,均可以实现本发明的目的,属于本发明的保护范围;作为本发明的其他实施例,所述金属氧化物半导体层2还可以通过溶液法等工艺形成,均可以实现本发明的目的,属于本发明的保护范围。
所述栅极绝缘层3选自但不限于氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料的堆叠结构层,本实施例优选氧化硅层;本实施例中所述栅极绝缘层3的厚度为300nm,作为本发明的其他实施例,所述栅极绝缘层3的厚度还可以为80nm~500nm,均可以实现本发明的目的,属于本发明的保护范围;作为本发明的其他实施例,所述栅极绝缘层3还可以通过溶液法、原子层沉积等工艺形成,均可以实现本发明的目的,属于本发明的保护范围。
所述栅极层4选自但不限于铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种材料的堆叠结构层,本实施例优选钼层;本实施例中所述栅极层4的厚度为100nm,作为本发明的其他实施例,所述栅极层4的厚度还可以为50nm~1um,均可以实现本发明的目的,属于本发明的保护范围;作为本发明的其他实施例,所述栅极层4还可以通过溅射、蒸镀、喷墨打印、溶液法等工艺形成,均可以实现本发明的目的,属于本发明的保护范围。
S2、如图2d所示,通过等离子体处理,在80mT的低压条件下,通入1000sccm的SF6气体,并提供2000W的外界功率,产生含氟的等离子体对金属氧化物半导体层2沟道区域两侧的表层进行处理,以取代金属氧化物中的氧元素,形成低阻区域21;
通过购自安捷伦科技有限公司的安捷伦半导体测试仪(1500A)对所述低阻区域21以及所述沟道区域的电阻值进行测试,测得所述低阻区域21的电阻值为3×104Ω/□,所述沟道区域的电阻值仍为109Ω/□。从测试数据可以看出,通过局部区域卤族元素的注入可以有效降低金属氧化物半导体2中该区域的电阻,而且不会影响其他区域的电阻值,有效形成低阻区域21。
作为本发明的其他实施例,还可以使用CF4等其他含氟气体,均可以实现本发明的目的,属于本发明的保护范围。
作为本发明的其他实施例,还可以使用等离子(plasma)处理、离子注入、离子掺杂等方法形成所述低阻区域21,均可以实现本发明的目的,属于本发明的保护范围。
S3、如图2e所示,通过化学气相沉积工艺在所述金属氧化物半导体层2上直接形成覆盖所述金属氧化物半导体层2和所述栅极层4的绝缘层,并通过光刻和等离子刻蚀对所述绝缘层图案化,形成层间绝缘层4。如图2f所示,通过物理气相沉积工艺在所述层间绝缘层4上直接形成源/漏电极层,并通过光刻和等离子刻蚀工艺图案化,形成分别与所述金属氧化物半导体层2接触连接的源极61和漏极62。
所述源/漏电极层选自但不限于铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种材料的堆叠结构层,本实施例优选钼;本实施例中所述源/漏电极层的厚度为300nm,作为本发明的其他实施例,所述源/漏电极层的厚度还可以为100nm~1μm,均可以实现本发明的目的,属于本发明的保护范围;作为本发明的其他实施例,所述源/漏电极层还可以通过蒸镀、喷墨打印、溶液法等工艺形成,均可以实现本发明的目的,属于本发明的保护范围。
作为本发明的其他实施例,步骤S1中还可以包括在所述衬底1上形成光线阻挡层的步骤,可以通过物理气相沉积法(PVD)等工艺制备。
本实施例提供的薄膜晶体管的制备方法,通过等离子体处理、离子注入或离子掺杂等工艺在金属氧化物半导体层沟道区域两侧进行卤族元素等强氧化性元素的处理,取代金属氧化物中的氧元素,在沟道区域两侧形成低阻区域,制作工艺简单,而且所形成的低阻区域性能稳定,使得所述薄膜晶体管不但电学性能稳定,而且从源电极层流到漏电极层的电流路径至少包括源电极层、与源电极层相接触的金属氧化物半导体层、低电阻区域、沟道形成区域、低电阻区域、接触于漏电极层的金属氧化物半导体层以及漏电极层,在小型化时,有效解决电场集中的问题。
实施例2
本实施例提供一种薄膜晶体管及其制备方法,具体结构和制备方法同实施例1,唯一不同的是所述低阻区域21中所述卤族元素的浓度为1×1012粒子/平方厘米。
对本实施例中的低阻区进行电阻值进行测试,测得的电阻值为1×107Ω/□。
实施例3
本实施例提供一种薄膜晶体管及其制备方法,具体结构和制备方法同实施例1,唯一不同的是所述低阻区域21中所述卤族元素的浓度为1×1018粒子/平方厘米。
对本实施例中的低阻区进行电阻值进行测试,测得的电阻值为2×103Ω/□。
实施例4
本实施例提供一种薄膜晶体管及其制备方法,具体结构和制备方法同实施例1,唯一不同的是所述低阻区域21中含有的卤族元素不同,步骤S2中通入的是氯气(Cl2)。
对本实施例中的低阻区进行电阻值进行测试,测得的电阻值为1×105Ω/□。
实施例5
本实施例提供一种薄膜晶体管及其制备方法,具体结构和制备方法同实施例1,唯一不同的是所述低阻区域21中含有的卤族元素不同,步骤S2中通入的是HBr气体。
对本实施例中的低阻区进行电阻值进行测试,测得的电阻值为2×105Ω/□。
对比例
本实施例提供一种薄膜晶体管及其制备方法,具体结构和制备方法同实施例1,不同的是:金属氧化物半导体层与所述源/漏电极层接触的区域表层未设置低阻区域,制备方法中不含步骤S2。
通过购自安捷伦科技有限公司的捷伦半导体测试仪(1500A)对上述实施例和对比例中所述的薄膜晶体管进行稳定性测试,测试数据如下表所示:
阈值电压是使源端半导体表面达到强反省的栅压,是区分晶体管器件导通和截至的分界点。由于刚出现强反型时,表面沟道中的导电电子很少,反型层的导电能力较弱,因此漏电流也比较小,在实际使用中往往规定漏电流达到某一值时的栅源电压为阈值电压,使用时,阈值电压的绝对值小一些为好。从上述数据中可以看出,实施例1~5中所述的薄膜晶体管在设置低阻区域后,其阈值电压与对比例相比,有一定的减少;由实施例1~3中数据可以看出,所述卤族元素的掺杂量与薄膜晶体管的阈值电压呈负相关的关系,即所述薄膜晶体管中低阻区域的阻值越低,所述薄膜晶体管的阈值电压越小,性能越好;由实施例1、4和5中的数据可以看出,在卤族元素掺杂量相同的情况下,氟、氯以及溴元素中,氟元素的掺杂对阈值电压的影响最大,优选使用氟元素。
薄膜晶体管的不稳定性主要以阈值电压偏移为主要特征,从上述数据可以看出,与对比例相比,实施例1~5中所述的薄膜晶体管在设置低阻区域后,其阈值电压偏移量非常小,具有极佳的稳定性。
开态电流是固定源漏电压的情况下,工作于饱和状态的源漏电流,关态电流是固定源漏电压的情况下,栅电压为零时的源漏电流;开关电流比是开态电流和关态电流的比值。较大的开态电流和较小的关态电流是衡量薄膜晶体管稳定性的又一重要指标,从上述数据可以看出,与对比例相比,实施例1~5中所述的薄膜晶体管在设置低阻区域后具有较大的开态电流和较小的关态电流,稳定性较好。由实施例1~3中数据可以看出,所述卤族元素的掺杂量与薄膜晶体管的开关电流比呈正相关的关系;由实施例1、4和5中的数据可以看出,在卤族元素掺杂量相同的情况下,氟、氯以及溴元素中,氟元素的掺杂对开关电流比的影响最大,优选使用氟元素
综上所述,本发明所述的一种薄膜晶体管,在金属氧化物半导体层沟道区域两侧进行卤族元素等强氧化性元素的处理,取代金属氧化物中的氧元素,在沟道区域两侧形成性能稳定的低阻区域,使得所述薄膜晶体管具有优异的电学性能稳定。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (10)
1.一种薄膜晶体管,包括衬底,在所述衬底同侧沿垂直于衬底方向设置的金属氧化物半导体层、栅极绝缘层、栅极层、层间绝缘层、源/漏电极层,所述源/漏电极层中的源极和漏极分别与所述金属氧化物半导体层电接触连接,所述金属氧化物半导体层中沟道区域两侧,至少与所述源/漏电极层接触的区域的表层形成低阻区域,其特征在于,所述低阻区域含有卤族元素。
2.根据权利要求1所述的薄膜晶体管,其特征在于,所述卤族元素为氟、氯、溴中的一种或多种。
3.根据权利要求1或2所述的薄膜晶体管,其特征在于,所述低阻区域中卤族元素的浓度为1×1012~1×1018粒子/平方厘米(atoms/cm2)。
4.根据权利要求3所述的薄膜晶体管,其特征在于,所述衬底与所述金属氧化物半导体层之间还设置有缓冲层和/或光线阻挡层。
5.根据权利要求4所述的薄膜晶体管,其特征在于,所述光线阻挡层为铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种材料形成的堆叠结构层;所述钝化层为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料形成的堆叠结构层。
6.一种权利要求1-5任一所述的薄膜晶体管的制备方法,其特征在于,包括如下步骤:
S1、在所述衬底上自下而上依次形成金属氧化物半导体层、栅极绝缘层和栅极层;
S2、使用卤族元素对金属氧化物半导体层沟道区域两侧的表层进行处理,以取代金属氧化物中的氧元素,形成低阻区域;
S3、在金属氧化物半导体层表面直接形成覆盖栅极层的层间绝缘层,在层间绝缘层上形成源/漏电极层,源极和漏极分别与所述金属氧化物半导体层中的低阻区域接触连接。
7.根据权利要求6所述的一种薄膜晶体管的制备方法,其特征在于,步骤S2中所述金属氧化物半导体层表层的处理方法为等离子(plasma)处理、离子注入、离子掺杂中的一种。
8.根据权利要求6或7所述的一种薄膜晶体管的制备方法,其特征在于,步骤S1之前还包括在所述衬底上直接形成缓冲层和/或光线阻挡层的步骤。
9.根据权利要求8所述的一种薄膜晶体管的制备方法,其特征在于,所述缓冲层和/或所述光线阻挡层与所述金属氧化物半导体层形成在所述衬底的同侧。
10.一种平板显示装置,其特征在于,包括权利要求1-5任一所述的薄膜晶体管,所述平板显示装置为液晶显示装置或有机发光显示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310674917.5A CN104716193A (zh) | 2013-12-11 | 2013-12-11 | 一种薄膜晶体管及其制备方法和应用 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310674917.5A CN104716193A (zh) | 2013-12-11 | 2013-12-11 | 一种薄膜晶体管及其制备方法和应用 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104716193A true CN104716193A (zh) | 2015-06-17 |
Family
ID=53415338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310674917.5A Pending CN104716193A (zh) | 2013-12-11 | 2013-12-11 | 一种薄膜晶体管及其制备方法和应用 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104716193A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107204377A (zh) * | 2017-06-08 | 2017-09-26 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管的制备方法、阵列基板和液晶显示面板 |
WO2019071751A1 (zh) * | 2017-10-09 | 2019-04-18 | 深圳市华星光电半导体显示技术有限公司 | Tft基板及其制作方法与oled面板的制作方法 |
CN111052397A (zh) * | 2017-10-31 | 2020-04-21 | 株式会社爱发科 | 薄膜晶体管及其制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6232653A (ja) * | 1985-08-05 | 1987-02-12 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜トランジスタの製造方法 |
US6544823B1 (en) * | 1997-02-19 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
KR20100035888A (ko) * | 2008-09-29 | 2010-04-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 그 제조방법 |
CN102646715A (zh) * | 2011-12-29 | 2012-08-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法 |
-
2013
- 2013-12-11 CN CN201310674917.5A patent/CN104716193A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6232653A (ja) * | 1985-08-05 | 1987-02-12 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜トランジスタの製造方法 |
US6544823B1 (en) * | 1997-02-19 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
KR20100035888A (ko) * | 2008-09-29 | 2010-04-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 그 제조방법 |
CN102646715A (zh) * | 2011-12-29 | 2012-08-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法 |
Non-Patent Citations (2)
Title |
---|
刘银春: "《平板显示技术基础》", 31 August 2013 * |
金仲和: "《低温多晶薄膜晶体管研究》", 31 December 2001 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107204377A (zh) * | 2017-06-08 | 2017-09-26 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管的制备方法、阵列基板和液晶显示面板 |
WO2018223500A1 (zh) * | 2017-06-08 | 2018-12-13 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管的制备方法、阵列基板和液晶显示面板 |
CN107204377B (zh) * | 2017-06-08 | 2019-11-26 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管的制备方法、阵列基板和液晶显示面板 |
WO2019071751A1 (zh) * | 2017-10-09 | 2019-04-18 | 深圳市华星光电半导体显示技术有限公司 | Tft基板及其制作方法与oled面板的制作方法 |
US10497620B2 (en) | 2017-10-09 | 2019-12-03 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | TFT substrate and manufacturing method thereof and manufacturing method of OLED panel |
CN111052397A (zh) * | 2017-10-31 | 2020-04-21 | 株式会社爱发科 | 薄膜晶体管及其制造方法 |
CN111052397B (zh) * | 2017-10-31 | 2023-07-14 | 株式会社爱发科 | 薄膜晶体管及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101894760B (zh) | 薄膜晶体管及其制造方法 | |
US10672880B2 (en) | Thin film transistor array panel and conducting structure | |
CN107799570A (zh) | 顶栅自对准金属氧化物半导体tft及其制作方法 | |
CN208848909U (zh) | 阵列基板及包括该阵列基板的显示装置 | |
US20230095169A1 (en) | Thin film transistor substrate, manufacturing method thereof, and display panel | |
CN206505923U (zh) | 一种薄膜晶体管及显示器面板 | |
CN103904128B (zh) | 薄膜晶体管结构 | |
US9553176B2 (en) | Semiconductor device, capacitor, TFT with improved stability of the active layer and method of manufacturing the same | |
CN105140271A (zh) | 薄膜晶体管、薄膜晶体管的制造方法及显示装置 | |
US20180083142A1 (en) | Manufacture method of tft substrate and manufactured tft substrate | |
TW202230798A (zh) | 半導體元件 | |
US10504927B2 (en) | Thin film transistor array panel | |
JPWO2013105473A1 (ja) | 半導体装置、表示装置および半導体装置の製造方法 | |
CN104716193A (zh) | 一种薄膜晶体管及其制备方法和应用 | |
CN104253158B (zh) | 薄膜晶体管及其制造方法 | |
TWI506797B (zh) | 薄膜晶體管及其製造方法 | |
CN104752517A (zh) | 一种薄膜晶体管及其制备方法和应用 | |
CN114284299B (zh) | 显示面板及其制备方法、移动终端 | |
CN114203726B (zh) | 显示面板及其制备方法 | |
WO2023245604A1 (zh) | 薄膜晶体管及其制备方法、显示装置 | |
TWI401750B (zh) | 薄膜電晶體及其製造方法 | |
CN207517701U (zh) | 一种薄膜晶体管及显示器面板 | |
CN111048593A (zh) | 一种薄膜晶体管及其制造方法 | |
CN102593184A (zh) | 薄膜晶体管及其制造方法 | |
TWI476933B (zh) | 薄膜電晶體 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150617 |