CN104701217A - 布线基板导通孔配置确定装置及方法 - Google Patents
布线基板导通孔配置确定装置及方法 Download PDFInfo
- Publication number
- CN104701217A CN104701217A CN201410737328.1A CN201410737328A CN104701217A CN 104701217 A CN104701217 A CN 104701217A CN 201410737328 A CN201410737328 A CN 201410737328A CN 104701217 A CN104701217 A CN 104701217A
- Authority
- CN
- China
- Prior art keywords
- hole
- information
- configuration
- probe
- configurable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
根据本发明所提供的布线基板导通孔配置确定装置及方法,可将各种导通孔配置到探针板布线基板上使得能够以少量的导通孔在上下的构成要素间连接,并可减少其配置所需要的工序数和期间。对于经由电子部件而与测试器接口部连接的探针,在其位置不属于由电子部件的位置和焊盘间的间隙确定的贯通孔不可区域时,确定配置贯通孔。设置于无法配置贯通孔的情况的中继贯通孔的配置是,从以每个纵横规定间距的格点为中心的多个候选部位之中,确定为缩短布线路径长度的部位。
Description
技术领域
本发明涉及一种布线基板导通孔配置确定装置布线及方法,例如,可应用于对作为半导体晶圆上形成的多个电子器件的同时通电试验用探针板的构成要素的布线基板中的贯通孔(贯通VIA)或非贯通孔的配置进行确定的情况。
背景技术
作为探针板,有对形成了多个电子电路的作为被测试体的半导体晶圆进行测试的装置(参照专利文献1、专利文献2)。这种探针板包括:探针架,其保持有一端与半导体晶圆的各焊盘分别连接的大量探针;圆板状的布线基板(有时也称为卡基板),其在下表面具备连接有各探针另一端的焊盘,并在上表面周缘部具备以用于与测试器连接的连接器等的接口部(下面,称为测试器接口部)。
此外,本说明书中,与探针板实际使用时的姿势无关,将探针的另一端连接的布线基板的面称为“下表面”,将具有用于与测试器连接的接口部的面称为“上表面”。
在布线基板的上表面上也设置有继电器、电容、电阻器、电感线圈等电子零部件。又,如果具有需要通过直接的布线路径连接到测试器接口部的探针焊盘的话,则也具有需要经由电子零部件通过布线路径连接到测试器接口部的探针焊盘。
为了实现大量的布线路径,一直以来,不只是单单采用贯通孔,而是如图8所示,也在适当的位置采用中继贯通孔。图8是取出并示出布线基板纵剖面的一部分的概略纵剖面图。
在图8中,布线基板1是通过结合层4来结合了有20层左右的顶侧层叠部2和有20层左右的底侧层叠部3的基板。弹簧针(此外,也可以是其他种类的电相互连接元件);在权利要求书中将包含弹簧针在内的电相互连接元件称为探针)5-2的焊盘P5-2需要与电子部件6-2的焊盘P6-2连接,在将贯通孔适用于焊盘P5-2的情况下,该贯通孔的另一端位于其他的电子部件6-1的正下方,有可能会对其他的电子部件6-1的动作造成不良影响。因此,采用IVH(Interstitial Via Hole)技术,设置从弹簧针5-2的焊盘P5-2延伸到结合层4的非贯通孔(下面,称为底侧IVH)7-2、中继贯通孔8、从电子部件6-2的焊盘P6-2延伸到结合层4的非贯通孔(下面,称为顶侧IVH)9-2,用任意层的布线10-2连接底侧IVH7-2及中继贯通孔8之间,并且用任意层的布线11-2连接中继贯通孔8及顶侧IVH9-2之间。
图8中的弹簧针5-1、5-3~5-5不需要与电子部件连接,弹簧针5-1、5-3及5-5被连接到贯通孔并通过任意层的布线路径(未图示)而与测试器接口部12连接,弹簧针5-4被连接到底侧IVH并通过任意层的布线路径(未图示)而与测试器接口部12连接。
一直以来,设计者利用布线基板CAD(Computer Aided Design)来确定导通孔的配置,以满足如下的条件、限制(下面,将它们归总地称为条件)。
(a)与需要连接到布线基板上表面所配置的电子部件的弹簧针对应的导通孔配置(a-1)仅在与电子部件的干涉(这里将有可能对电子部件造成不良影响的要素称为干涉)产生的情况下使用底侧IVH。
(a-2)贯通孔可配置的部位使用贯通孔,抑制中继贯通孔的配置数。
(b)与仅需要连接测试器接口部的弹簧针对应的导通孔配置
(b-1)仅需要连接测试器接口部的弹簧针数在底侧层叠部直到与布线收容数相等为止,全部使用底侧IVH。
(b-2)对于超过底侧层叠部的布线收容数的弹簧针,使用贯通孔。这时,与基板上表面的电子部件不干涉的弹簧针部位设为贯通孔。此外,该(b-2)的限制是用于不增大底侧层叠部的层数而进行配置。
现有技术文献
专利文献
专利文献1:日本特开2005-17121号公报
专利文献2:日本特开2010-271160号公报
发明内容
发明所要解决的技术问题
可是,探针板之中,存在布线基板和半导体晶圆之间形成电连接的弹簧针为6万针以上的情况。希望按照上述条件,区别使用贯通孔和底侧IVH来配置与弹簧针连接的导通孔。但是,按照这种条件,自动配置导通孔的功能并不存在于通常的基板设计CAD中,因此成为在CAD上目视确认一个一个弹簧针进行手动配置,设计时间变得庞大。
在设与1弹簧针相对的导通孔种类(贯通孔或底侧IVH)的确定时间平均为10秒的情况下,全部6万针的导通孔配置时间需要166小时。
如上所述,以最合适条件来配置与全部弹簧针相关的导通孔会伴随着相当的困难。
因此,如图9所示,将在格点上包含被测试体(半导体晶圆)上的1DUT(Deivce underTest:测试对象的电子器件)分量的弹簧针数的区域作为一个区块来处理,对于各区块单位,在确定设为贯通孔的区块还是底侧IVH的区块之后,对各弹簧针的配置进行确定。即,为如下设计手法:在区块内弹簧针部位处全部可配置贯通孔的情况下,全部作为贯通孔的区块,在区块内弹簧针之中存在一个贯通孔也无法配置的部位的情况下,全部设为配置底侧IVH的区块。
例如,将100针的弹簧针作为1区块来处理,在将1区块的导通孔种类(贯通孔或底侧IVH)的确定时间设为30秒的情况下,全部6万针的导通孔的配置时间为5小时。即,通过利用该设计手法,可大幅缩短设计时间。
在这里,在某弹簧针区块的区域与其上方的电子部件配置区域一部分重复的情况下,该区块虽被确定为配置底侧IVH的区块,但未重复的区域本来的话也可配置贯通孔。像这样,用区块单位来确定导通孔种类的设计手法中,与可配置贯通孔无关,存在配置底侧IVH的情况,因此与没有将导通孔种类确定为区块单位的情况相比,连接到需要与电子部件连接的弹簧针的中继贯通孔的数量大幅地增加。
不管是在顶侧层叠部还是在底侧层叠部,导通孔越多则在各层可布线的区域越变少。即,该层的布线收容率下降。如所述的中继贯通孔的过剩配置与布线收容率的下降有关联。本来的话,可通过顶侧层叠部内的1层来连接的在弹簧针及电子部件间的连接在使用过剩的中继贯通孔的情况下,在顶侧层叠部需要1层,在底侧层叠部需要1层,合计需要2层,从而布线收容率下降的问题特别地大。
又,由于存在过剩的中继贯通孔,因此布线路径也容易变长,该部分存在经由该布线路径的信号等的电特性降低的可能。
因此,希望有一种能够实现可将各种导通孔配置到布线基板上使得能够用尽可能少的数量的导通孔来连接所要求的上下的构成要素之间,并可减少该装配所需的工时数或期间的布线基板导通孔配置确定装置、方法。
用于解决技术问题的手段
第一的本发明的特征在于,布线基板导通孔配置确定装置对布线基板上所设置的导通孔的配置进行确定,所述布线基板具有上表面和下表面,并且经由结合层而结合有上表面侧层叠部和下表面侧层叠部,所述上表面装载有多个电子部件并具有朝向外部的多个接口部;所述下表面连接有第一探针和第二探针,所述第一探针需要经由任一电子部件而连接任一接口部,所述第二探针不需要经由电子部件而连接任一接口部,所述布线基板导通孔配置确定装置包括:(1)配置信息存储单元,其存储配置已经确定了的导通孔的信息;(2)贯通孔不可区域提取单元,其基于电子部件的位置信息,提取出无法配置贯通孔的区域;(3)贯通孔可配置部位提取单元,其从多个候选部位之中,基于无法配置贯通孔的区域和在上表面的焊盘间及下表面的焊盘间最低限度必须确保的间隙,提取出可配置贯通孔的部位,其中,所述多个候选部位以位于各纵横规定间距的各格点为中心;(4)贯通孔配置可否判别单元,其基于无法配置贯通孔的区域和间隙,判别能否在所述第一探针连接的点的上方配置贯通孔;(5)中继贯通孔配置确定单元,其在无法配置贯通孔的情况下,从可配置贯通孔的部位之中,确定设置中继贯通孔的部位,以缩短布线路径长度;以及(6)导通孔信息写入单元,其在可配置贯通孔的情况下,在所述导通孔配置信息存储单元中记述可配置的贯通孔的信息,并且在无法配置贯通孔的情况下,在所述导通孔配置信息存储单元中记述已经确定了的中继贯通孔的信息。
第二的本发明的特征在于,布线基板导通孔配置确定方法对布线基板上所设置的导通孔的配置进行确定,所述布线基板具有上表面和下表面,并且经由结合层而结合有上表面侧层叠部和下表面侧层叠部,所述上表面装载有多个电子部件并具有朝向外部的多个接口部;所述下表面连接有第一探针和第二探针,所述第一探针需要经由任一电子部件而连接任一接口部,所述第二探针不需要经由电子部件而连接任一接口部,所述布线基板导通孔配置确定方法包括:(1)配置信息存储手段,存储配置已经确定了的导通孔的信息;(2)贯通孔不可区域提取手段,基于电子部件的位置信息,提取出无法配置贯通孔的区域;(3)贯通孔可配置部位提取手段,从多个候选部位之中,基于无法配置贯通孔的区域和在上表面的焊盘间及下表面的焊盘间最低限度必须确保的间隙,提取出可配置贯通孔的部位,其中,所述多个候选部位以位于各纵横规定间距的各格点为中心;(4)贯通孔配置可否判别手段,基于无法配置贯通孔的区域和间隙,判别能否在所述第一探针连接的点的上方配置贯通孔;(5)中继贯通孔配置确定手段,在无法配置贯通孔的情况下,从可配置贯通孔的部位之中,确定设置中继贯通孔的部位,以缩短布线路径长度;以及(6)导通孔信息写入手段,在可配置贯通孔的情况下,在所述导通孔配置信息存储单元中记述可配置的贯通孔的信息,并且在无法配置贯通孔的情况下,在所述导通孔配置信息存储单元中记述已经确定了的中继贯通孔的信息。
第三的本发明的布线基板导通孔配置确定程序的特征在于,布线基板导通孔配置确定装置对布线基板上所设置的导通孔的配置进行确定,所述布线基板具有上表面和下表面,并且经由结合层而结合有上表面侧层叠部和下表面侧层叠部,所述上表面装载有多个电子部件并具有朝向外部的多个接口部;所述下表面连接有第一探针和第二探针,所述第一探针需要经由任一电子部件而连接任一接口部,所述第二探针不需要经由电子部件而连接任一接口部,所述布线基板导通孔配置确定程序使所述布线基板导通孔配置确定装置中配备的计算机作为如下手段而发挥作用,即:(1)配置信息存储手段,存储配置已经确定了的导通孔的信息;(2)贯通孔不可区域提取手段,基于电子部件的位置信息,提取出无法配置贯通孔的区域;(3)贯通孔可配置部位提取手段,从多个候选部位之中,基于无法配置贯通孔的区域和在上表面的焊盘间及下表面的焊盘间最低限度必须确保的间隙,提取出可配置贯通孔的部位,其中,所述多个候选部位以位于各纵横规定间距的各格点为中心;(4)贯通孔配置可否判别手段,基于无法配置贯通孔的区域和间隙,判别能否在所述第一探针连接的点的上方配置贯通孔;(5)中继贯通孔配置确定手段,在无法配置贯通孔的情况下,从可配置贯通孔的部位之中,确定设置中继贯通孔的部位,以缩短布线路径长度;以及(6)导通孔信息写入手段,在可配置贯通孔的情况下,在所述导通孔配置信息存储单元中记述可配置的贯通孔的信息,并且在无法配置贯通孔的情况下,在所述导通孔配置信息存储单元中记述已经确定了的中继贯通孔的信息。
发明效果
根据本发明,能够实现可将各种导通孔配置到布线基板上使得能够用尽可能少的数量的导通孔来连接所要求的上下的构成要素之间,并可减少该装配所需的工时数或期间的布线基板导通孔配置确定装置、方法。
附图说明
图1是示出实施方式的布线基板导通孔配置确定装置的硬件构成的框图。
图2是示出实施方式的布线基板导通孔配置确定装置所装载的布线基板导通孔装配确定程序的构成的说明图。
图3是示出实施方式的布线基板导通孔配置确定装置的动作的流程图。
图4是实施方式的用于安装布线基板导通孔配置确定装置的、在与中继贯通孔的焊盘之间其他的焊盘所必须确保最小限的距离的间隙的说明图。
图5是示出适用实施方式的布线基板导通孔配置确定装置的底侧IVH的弹簧针所对应的中继贯通孔的确定处理的详情的流程图。
图6是示出实施方式的布线基板导通孔配置确定装置的中继贯通孔的临时配置信息文件的构成例的说明图。
图7是示出将实施方式的布线基板导通孔配置确定装置的一部分的底侧IVH的临时配置信息替换为贯通孔配置信息的处理的详情的流程图。
图8是取出探针板的布线基板的纵剖面的一部分来表示的概略纵剖面图。
图9是将按照区块单位确定导通孔种类的设计方法的课题的说明图。
具体实施方式
(A)主要实施方式
下面,参照适用于探针板的布线基板上的导通孔配置的一实施方式、附图,对本发明的布线基板导通孔配置确定装置、方法及程序进行说明。
(A-1)实施方式的构成
实施方式的布线基板导通孔配置确定装置可以是被构筑为布线基板CAD专用装置的一部分的装置,又,可以是通过将实施方式的布线基板导通孔配置确定程序安装于个人用电子计算机等的通用计算机而被构筑的装置,在采用任一构筑方法的情况下,例如,都具有如图1所示的硬件构成。
在图1中,外部存储部22、显示部23及输入部24与主控制部21连接而构成布线基板导通孔配置确定装置20。虽然在图1中被省略,但打印部或通信部也可与主控制部21连接。
主控制部21具有CPU、主存储器、工作存储器等,为执行配备的实施方式的布线基板导通孔配置确定程序21P的单元。
外部存储部22与硬盘装置、USB存储器等的主控制部21外部的存储器相当,为储存各种数据的单元。外部存储部22例如储存后述的基板设计CAD数据22A、基板设计CAD用导通孔追加配置文件22B。
显示部23为用于将指导信息、设计图像信息等显示输出给设计者的单元。输入部24与键盘、鼠标等相当,为接受来自于设计者的输入信息的单元。即,显示部23及输入部24构成与设计者的人机接口。
图2是示出实施方式的布线基板导通孔配置确定程序21P的功能部(例行程序)构成的说明图。此外,图2所示的全部或一部分的功能部并不被限定为基于软件的实现方法,也可利用专用芯片等硬件来实现。
布线基板导通孔配置确定程序21P包括:设计数据读取部30、弹簧针位置提取部31、电子部件配置信息提取部32、贯通孔禁止区域提取部33、弹簧针分类部34、间隙输入接受部35、中继贯通孔可配置部位提取部36、贯通孔配置可否判断部37、中继贯通孔配置部38、底侧层叠部可收容布线数输入接受部39、底侧IVH临时配置部40、配置导通孔信息替换部41、导通孔配置信息输出部42等。
对于上述各功能部30~42实行的功能,在后述的动作说明的项中阐明。
(A-2)实施方式的动作
接下来,参照附图,对实施方式的布线基板导通孔配置确定装置20实行的动作(实施方式的布线基板导通孔配置确定方法)进行说明。在这里,图3是示出实施方式的布线基板导通孔配置确定装置20的动作(主流程)的流程图。此外,在图3中,用区块表示的各处理之间的一部分或全部的转移可听凭设计者的指示来进行,又,也可自动地进行。
布线基板导通孔配置确定装置20的主控制部21如果开始布线基板导通孔配置确定方法的话,首先,外部存储部22将基板设计CAD数据22A读入到主控制部21内的工作存储器(即,作业区域)(步骤S100)。
在这里,基板设计CAD数据22A包含:布线基板上表面的电子部件配置信息、布线基板下表面的焊盘信息、焊盘间的连接信息等。
布线基板上表面的电子部件配置信息例如是针对布线基板上表面所配备的各个电子部件而整理的焊盘信息,并包含:焊盘的位置(坐标)或形状(包含尺寸)、焊盘连接的电子部件的电极及端子的信息。在具有引线(脚)的电子部件的情况下,需要引线被插入的导通孔,这种引线插入用导通孔在本说明书中称为连接电子部件用的焊盘。即,布线基板上表面的焊盘信息中也包含有这种焊盘(准确来说是引线插入用导通孔)的信息。
布线基板下表面的焊盘信息是需要弹簧针的顶端接触的位置(在布线基板下表面上的位置,下面,称为弹簧针位置)的信息,且也包含有弹簧针的特定信息。弹簧针的顶端连接的焊盘的形状全为相同并预先确定,没有被包含于各焊盘的信息,成为焊盘所共同的形状信息。
焊盘间的连接信息是表示布线基板下表面的焊盘(换句话说就是弹簧针)与布线基板上表面的哪个测试器接口部、哪个其他的焊盘连接的网络信息。
例如,探针板的布线基板为圆板状,在以圆形的中心为原点的XY坐标系中规定各点的位置。布线基板上表面及布线基板下表面的位置虽然厚度方向(Z坐标)的位置不同,但用形同的XY坐标系来表现。
由上可知,在开始确定导通孔装配的动作前,至少需要确定布线基板上表面的电子部件配置信息、布线基板下表面的焊盘信息、焊盘间的连接信息。
主控制部21如果将基板设计CAD数据22A读入到工作存储器,则从基板设计CAD数据提取出全部弹簧针位置的信息并形成弹簧针位置信息文件(在图3中省略)(步骤S101)。
又,主控制部21提取出全部电子部件的配置信息并在作业区域上形成了电子部件配置信息文件(在图3中省略)后(步骤S102),基于提取出的电子部件配置信息,提取出贯通孔禁止区域,在作业区域上形成贯通孔禁止区域信息文件(在图3中省略)(步骤S103)。例如,针对电子部件的各种类而预先确定适用图形的形状,探索如电子部件用的适用图形内含电子部件的全部焊盘那样的位置,将探索后的适用图形的区域设为贯通孔禁止区域。
在图3中,虽然示出比起电子部件配置信息的提取及贯通孔禁止区域的提取,更先地进行弹簧针位置信息的提取,但上述动作的顺序并未被限定,也可以比起弹簧针位置信息的提取,更先地进行电子部件配置信息的提取及贯通孔禁止区域的提取。
其后,主控制部21例如基于弹簧针位置及焊盘间的连接信息,将需要与电子部件连接的弹簧针和仅需要与测试器接口部连接的弹簧针进行分类(步骤S104)。主控制部21首先对于需要与电子部件连接的弹簧针组,实行步骤S105~S108的处理,其后,对于仅需要与测试器接口部连接的弹簧针组,实行步骤S109~S112的处理。
图3虽然示出将所述的步骤S100~S104包含于布线基板的导通孔配置的一系列的确定动作的情况,但也可另行进行直到步骤S104为止的步骤,使步骤S101~S104中的得到的数据已经被包含于布线基板导通孔配置确定装置20读取的数据中。
对于需要与电子部件连接的弹簧针组,主控制部21首先从设计者接受间隙值(步骤S105)。此外,图3虽然示出从设计者接受间隙值的情况,但间隙值也可被包含于最初的基板设计CAD数据22A中,又,也可使布线基板导通孔配置确定程序21P或系统保持为固定数据。
图4是间隙的说明图。间隙是在中继贯通孔50的上端的焊盘50U与其他的贯通孔51的上端的焊盘51U之间必须确保的最小限的距离,又,间隙是在中继贯通孔50的上端的焊盘50U与电子部件焊盘52之间必须确保的最小限的距离,进一步地,间隙是在中继贯通孔50的下端的焊盘50D与接触到弹簧针53的焊盘54之间必须确保的最小限的距离。在该实施方式的情况下,输入的间隙值是在所述的3种类的间隙共同使用的间隙值,3种类的间隙值也可为不同。
如果接受间隙值,则主控制部21提取出中继贯通孔的可配置部位(用XY坐标系来表现)而形成中继贯通孔可配置部位信息文件F1(步骤S106)。在该实施方式的情况下,以格点(X方向及Y方向的线相交的格子中的交点)为中心的、贯通孔上端焊盘的区域称为配置中继贯通孔的部位的候选,在提取出的贯通孔的禁止区域中未包含的区域(导通孔可配置区域)内且在与附近焊盘之间能够确保接受的间隙值的情况下,各候选被判定为贯通孔的可配置部位,其中,该格点在X方向及Y方向上具有规定间距(可根据方向而值不同)。
进而,对于需要与电子部件连接的各弹簧针,主控制部21形成如下的导通孔配置信息文件F2并加以保持(步骤S107),即,判断贯通孔能否配置,在能配置的情况下适用贯通孔,在不能配置的情况下适用底侧IVH。例如,成为对象的弹簧针的位置在贯通孔禁止区域所没有包含的区域内且在与附近焊盘之间能够确保接受的间隙值的情况下,主控制部21对于对象弹簧针,判断为适用贯通孔,在除此以外的情况下,主控制部21对于对象弹簧针,判断为适用底侧IVH。
所述的步骤S106及步骤S107的处理顺序并不被限定为图3的顺序,也可为相反的顺序。
其后,主控制部21对于适用底侧IVH的各弹簧针,确定适用的中继贯通孔(的位置)(步骤S108)。
图5是示出适用底侧IVH的各弹簧针所对应的中继贯通孔的确定处理(步骤S108)的详情的流程图。
主控制部21重复步骤S200及S201构成的处理循环LP1,直到导通孔配置信息文件F2中记述为适用底侧IVH的弹簧针之中未处理的对象没有为止,。
主控制部21如果以某未处理的弹簧针为处理对象(步骤S200),则在中继贯通孔可配置部位文件F1中记述的中继贯通孔的可配置部位中,探索与处理对象的弹簧针的路径长度为最短的可配置部位,将探索到的可配置部位和最短路径长度对应于处理对象弹簧针记述于中继贯通孔的临时配置信息文件F3(步骤S201)。图6是示出中继贯通孔的临时配置信息文件F3的构成例的说明图。中继贯通孔的临时配置信息文件F3用表格构成来形成,1行(1记录:下面,有时称为临时配置记录)包含(也可进一步包含其他信息):弹簧针识别信息(ID)、中继贯通孔的临时设置信息(探索到的可配置部位)、最短路径长度。在这里,路径长度可被计算为XY坐标系下的弹簧针位置与可配置部位的XY坐标系下所记述的中心位置的直线距离,也可被计算为两点的X方向的差的绝对值和Y方向的差的绝对值的合计值。也可用除此之外的计算方法来计算。
对于成为适用底侧IVH的情况的全部弹簧针,如果得到中继贯通孔的临时配置信息,则主控制部21依最短路径长度的从长到短的顺序重新排列中继贯通孔的临时配置信息文件F3中的信息(各临时配置记录)(步骤S202)。
其后,主控制部21直到被重新排列的中继贯通孔的临时配置信息文件F3的临时配置记录之中未处理的东西没有为止,重复用步骤S203~S207构成的处理循环LP2。
首先,主控制部21从在该时刻未处理的临时配置记录之中,以最短路径长度为最长的临时配置记录为处理对象(步骤S203)。然后,得到作为该临时配置记录所涉及的弹簧针所对应的中继贯通孔的配置而被记录于临时配置记录的信息,将该信息追加到导通孔配置信息文件F2(步骤S204),并且从中继贯通孔可配置部位信息文件F1的可配置部位之中删除与被追加的临时配置记录的中继贯通孔的配置部位相同的配置部位。
在这里,所述的步骤S203的处理中,既可原封不动地残留作为处理对象的临时配置记录,也可加以删除。又,将中继贯通孔的信息追加到步骤S204的导通孔配置信息文件F2的处理中,除中继贯通孔的信息之外,也可一并地追加与该中继贯通孔成组的底侧IVH、顶侧IVH侧的信息。
其后,主控制部21探索具有与处理对象的临时配置记录中的临时配置信息(中继贯通孔的可配置部位)相同的临时配置信息的临时配置记录并加以提取(步骤S206),在可提取出时,对于各个可提取的全部临时配置记录(的弹簧针),进行与所述的步骤S201相同的处理并更新临时配置信息,其后,与所述的步骤S202同样地,包含更新后的临时配置记录,依最短路径长度的从长到短的顺序重新排列临时配置记录(步骤S207)。在这里,在临时配置信息更新时,根据步骤S205的处理,从中继贯通孔可配置部位信息文件F1的可配置部位之中删除确定了适用的可配置部位的信息,因此没有更新前的可配置部位在更新处理时被选择的情况。
根据如上的图5所示的处理,适用底侧IVH的各弹簧针所对应的中继贯通孔的配置被确定。在该确定后,切换到仅需要与测试器接口部的连接的弹簧针组所对应的处理。
该实施方式中,以需要与测试器接口部连接的弹簧针所对应的导通孔、底侧IVH为基本,打算对于一部分的弹簧针适用贯通孔。此外,在该布线基板导通孔配置确定装置20的处理后实行底侧层叠部、顶侧层叠部上的布线的配置确定处理,对于被确定为适用底侧IVH的弹簧针,被确定为用底侧层叠部上的布线连接到测试器接口部的情况变多,对于被确定为适用贯通孔的弹簧针,被确定为用顶侧层叠部上的布线连接到测试器接口部的情况变多。
仅需要与测试器接口部连接的弹簧针组所对应的处理中,首先,主控制部21接受设计者输入的底侧层叠部处的可收容布线数(图3的S109)。此外,图3示出从设计者接受底侧层叠部处的可收容布线数的情况,可收容布线数也可被包含于最初的基板设计CAD数据22A中,又,也可令布线基板导通孔配置确定程序21P或系统作保持为固定数据。
在步骤S109接受的可收容布线数是仅需要与测试器接口部连接的弹簧针组所对应的可收容布线数。但是,也可接受也考虑到中继贯通孔或与中继贯通孔成组的底侧IVH的可收容布线数,从接受的可收容布线数减去导通孔配置信息文件F2所记述的中继贯通孔的数量的2倍,由此计算出仅需要与测试器接口部连接的弹簧针组所对应的可收容布线数。
其后,主控制部21将仅需要与测试器接口部连接的弹簧针的位置信息作为底侧IVH的临时配置信息储存于底侧IVH临时配置信息文件F4中(步骤S110)。此外,所述的步骤S104对弹簧针进行分类时,也可预先形成底侧IVH临时配置信息文件F4。
然后,主控制部21从临时配置的底侧IVH之中提取出贯通孔可配置的部位,将提取出的底侧IVH的临时配置信息替换为贯通孔配置信息并记述于导通孔配置信息文件F2(步骤S111),以满足底侧层叠部整体的可收容布线数。
图7是示出将一部分底侧IVH的临时配置信息替换为贯通孔配置信息的处理(步骤S111)的详情的流程图。
将底侧IVH的临时配置信息转换为贯通孔配置信息的处理中,首先,主控制部21将底侧IVH临时配置信息文件F4所记述的底侧IVH的临时配置的数作为现状的底侧层叠部的布线数而计算出(步骤S300)。
其后,主控制部21判别现状的底侧层叠部的布线数是否超过可收容布线数(步骤S301)。
在现状的底侧层叠部的布线数超过可收容布线数的情况下,主控制部21从底侧IVH临时配置信息文件F4取出一个底侧IVH的临时配置信息(步骤S302),判断该底侧IVH的临时配置信息(的位置)是否能够替换为贯通孔(步骤S303)。步骤S302中的来自于底侧IVH临时配置信息文件F4的底侧IVH的临时配置信息的取出中,从底侧IVH临时配置信息文件F4删除该信息。在这里,可以按照记述顺序来实行底侧IVH的临时配置信息的取出,又,也可为使用随机数而不按照记述顺序的取出。步骤S303中的可否替换为贯通孔的判断中,向上方延长临时配置的底侧IVH的布线基板上表面的位置没有被包含于贯通孔禁止区域的区域内,并且判断在与附近焊盘之间是否能确保间隙值。
在不能替换为贯通孔的情况下,主控制部21将处理对象的底侧IVH的临时配置信息照原样当作该弹簧针所涉及的导通孔信息,并追加到导通孔配置信息文件F2中(步骤S304),返回所述的步骤S302。另一方面,在能替换为贯通孔的情况下,主控制部21将贯通孔的信息当作处理对象的底侧IVH的临时配置信息所对应的弹簧针的导通孔信息而追加到导通孔配置信息文件F2,并且仅将现状的底侧层叠部的布线数减少1(步骤S305),返回所述的步骤S301。
重复执行基于步骤S305的贯通孔的替换,由此现状的底侧层叠部的布线数慢慢地变小,最后与可收容布线数相等。
主控制部21在所述的步骤S301的判别中,在得到现状的底侧层叠部的布线数不超过可收容布线数的结果时,从底侧IVH临时配置信息文件F4放出一个底侧IVH的临时配置信息(步骤S306),将处理对象的底侧IVH的临时配置信息照原样当作该弹簧针所涉及的导通孔信息,并追加到导通孔配置信息文件F2(步骤S307),判别底侧IVH临时配置信息文件F4是否变空(步骤S308)。如果底侧IVH临时配置信息文件F4不为空,则返回所述的步骤S306,如果底侧IVH临时配置信息文件F4为空,则结束图7所示的一系列的处理。
如果将一部分底侧IVH的临时配置信息替换为贯通孔配置信息的处理(步骤S111)结束,则主控制部21将导通孔配置信息文件F2所记述的信息以基板设计CAD中可输入的格式输出到外部存储部22。
(A-3)实施方式的效果
根据上述实施方式,能够取得以下效果。
考虑电子部件区域和间隙而不设置区块单位的容许区域,确定与电子部件连接的弹簧针所对应的贯通孔或中继贯通孔,因此没有多余部分(过剩)的导通孔产生的情况,其结果,可提高布线收容性。
又,按与弹簧针之间成为最短的布线路径的方式来决定中继贯通孔的部位,因此布线路径长度缩短,可防止经由布线路径的信号等的电特性的劣化于未然。
针对仅连接测试器接口部的弹簧针组,对于超过底侧层叠部的可收容布线数的部分,适用贯通孔而不是底侧IVH,在顶侧层叠部可布线,因此可避免白白增大底侧层叠部的层数的情况。
根据上述实施方式,因为通过主控制部执行程序而可实行大致全部的导通孔的配置,所以可抑制布线基板的制作成本,并可减少制作工时数。
(B)其他实施方式
在上述实施方式中,示出了将本发明适用于探针板的例子,但也可将本发明的技术思想适用于其他的布线基板。
符号说明
20…布线基板导通孔配置确定装置,21…主控制部,21P,…布线基板导通孔配置确定程序,22…外部存储部,23…显示部,24…输入部,30…设计数据读取部,31…弹簧针位置提取部,32…电子部件配置信息提取部,33…贯通孔禁止区域提取部,34…弹簧针分类部,35…间隙输入接受部,36…中继贯通孔可配置部位提取部,37…贯通孔配置可否判断部,38…中继贯通孔配置部,39…底侧层叠部可收容布线数输入接受部,40…底侧IVH临时配置部,41…配置导通孔信息替换部,42…导通孔配置信息输出部。
Claims (3)
1.一种布线基板导通孔配置确定装置,其特征在于,所述布线基板导通孔配置确定装置对布线基板上所设置的导通孔的配置进行确定,所述布线基板具有上表面和下表面,并且经由结合层而结合有上表面侧层叠部和下表面侧层叠部,所述上表面装载有多个电子部件并具有朝向外部的多个接口部;所述下表面连接有第一探针和第二探针,所述第一探针需要经由任一电子部件而连接任一接口部,所述第二探针不需要经由电子部件而连接任一接口部,
所述布线基板导通孔配置确定装置包括:
配置信息存储单元,其存储配置已经确定了的导通孔的信息;
贯通孔不可区域提取单元,其基于电子部件的位置信息,提取出无法配置贯通孔的区域;
贯通孔可配置部位提取单元,其从多个候选部位之中,基于无法配置贯通孔的区域和在上表面的焊盘间及下表面的焊盘间最低限度必须确保的间隙,提取出可配置贯通孔的部位,其中,所述多个候选部位以位于各纵横规定间距的各格点为中心;
贯通孔配置可否判别单元,其基于无法配置贯通孔的区域和间隙,判别能否在所述第一探针连接的点的上方配置贯通孔;
中继贯通孔配置确定单元,其在无法配置贯通孔的情况下,从可配置贯通孔的部位之中,确定设置中继贯通孔的部位,以缩短布线路径长度;以及
导通孔信息写入单元,其在可配置贯通孔的情况下,在所述导通孔配置信息存储单元中记述可配置的贯通孔的信息,并且在无法配置贯通孔的情况下,在所述导通孔配置信息存储单元中记述已经确定了的中继贯通孔的信息。
2.如权利要求1所述的布线基板导通孔配置确定装置,其特征在于,还包括:可收容布线数取得单元,其取得所述下表面侧层叠部可收容的与所述第二探针连接的布线数;
下表面侧IVH替换单元,其将所述第二探针的数量多于所述下表面侧层叠部可收容的布线数的那部分量及其以上的、贯通孔无法配置的区域以外的区域所涉及的所述第二探针的下表面侧IVH替换为贯通孔,并将该信息记述于所述导通孔配置信息存储单元。
3.一种布线基板导通孔配置确定方法,其特征在于,所述布线基板导通孔配置确定方法对布线基板上所设置的导通孔的配置进行确定,所述布线基板具有上表面和下表面,并且经由结合层而结合有上表面侧层叠部和下表面侧层叠部,所述上表面装载有多个电子部件并具有朝向外部的多个接口部;所述下表面连接有第一探针和第二探针,所述第一探针需要经由任一电子部件而连接任一接口部,所述第二探针不需要经由电子部件而连接任一接口部,
所述布线基板导通孔配置确定方法包括:
配置信息存储手段,存储配置已经确定了的导通孔的信息;
贯通孔不可区域提取手段,基于电子部件的位置信息,提取出无法配置贯通孔的区域;
贯通孔可配置部位提取手段,从多个候选部位之中,基于无法配置贯通孔的区域和在上表面的焊盘间及下表面的焊盘间最低限度必须确保的间隙,提取出可配置贯通孔的部位,其中,所述多个候选部位以位于各纵横规定间距的各格点为中心;
贯通孔配置可否判别手段,基于无法配置贯通孔的区域和间隙,判别能否在所述第一探针连接的点的上方配置贯通孔;
中继贯通孔配置确定手段,在无法配置贯通孔的情况下,从可配置贯通孔的部位之中,确定设置中继贯通孔的部位,以缩短布线路径长度;以及
导通孔信息写入手段,在可配置贯通孔的情况下,在所述导通孔配置信息存储单元中记述可配置的贯通孔的信息,并且在无法配置贯通孔的情况下,在所述导通孔配置信息存储单元中记述已经确定了的中继贯通孔的信息。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013253418A JP6234797B2 (ja) | 2013-12-06 | 2013-12-06 | 配線基板ビア配置決定装置、方法及びプログラム |
JP2013-253418 | 2013-12-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104701217A true CN104701217A (zh) | 2015-06-10 |
CN104701217B CN104701217B (zh) | 2017-09-15 |
Family
ID=53348198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410737328.1A Active CN104701217B (zh) | 2013-12-06 | 2014-12-05 | 布线基板导通孔配置确定装置及方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6234797B2 (zh) |
KR (1) | KR101587399B1 (zh) |
CN (1) | CN104701217B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108573894A (zh) * | 2017-03-14 | 2018-09-25 | 欧姆龙株式会社 | 管理装置及其控制方法、信息处理程序及记录媒体 |
CN110874518A (zh) * | 2018-08-13 | 2020-03-10 | 日本麦可罗尼克斯股份有限公司 | 布线基板的设计辅助装置、导孔配置方法以及记录介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005017121A (ja) * | 2003-06-26 | 2005-01-20 | Micronics Japan Co Ltd | プローブカード |
CN1744303A (zh) * | 2004-08-31 | 2006-03-08 | 恩益禧电子股份有限公司 | 用于半导体器件的封装基底、其制造方法以及半导体器件 |
TW200935059A (en) * | 2008-02-04 | 2009-08-16 | Ngk Spark Plug Co | Wiring substrate for electronic-component inspection apparatus |
JP2010271160A (ja) * | 2009-05-21 | 2010-12-02 | Micronics Japan Co Ltd | 電気的接続装置 |
CN102629600A (zh) * | 2011-02-02 | 2012-08-08 | 拉碧斯半导体株式会社 | 半导体装置的布线构造以及其制造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06274571A (ja) * | 1993-03-19 | 1994-09-30 | Fujitsu Ltd | プリント板設計支援システムにおける自動配線処理方式 |
JP2616243B2 (ja) * | 1993-04-14 | 1997-06-04 | 日本電気株式会社 | 多層印刷配線板の配線方法 |
JPH09201558A (ja) * | 1996-01-29 | 1997-08-05 | Techno Kapura:Kk | 塗布装置 |
US6839885B2 (en) * | 2002-08-22 | 2005-01-04 | Agilent Technologies, Inc. | Determining via placement in the printed circuit board of a wireless test fixture |
KR101489798B1 (ko) * | 2007-10-12 | 2015-02-04 | 신꼬오덴기 고교 가부시키가이샤 | 배선 기판 |
KR101121644B1 (ko) * | 2009-09-17 | 2012-02-28 | 삼성전기주식회사 | 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법 |
-
2013
- 2013-12-06 JP JP2013253418A patent/JP6234797B2/ja active Active
-
2014
- 2014-09-29 KR KR1020140130046A patent/KR101587399B1/ko active Active
- 2014-12-05 CN CN201410737328.1A patent/CN104701217B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005017121A (ja) * | 2003-06-26 | 2005-01-20 | Micronics Japan Co Ltd | プローブカード |
CN1744303A (zh) * | 2004-08-31 | 2006-03-08 | 恩益禧电子股份有限公司 | 用于半导体器件的封装基底、其制造方法以及半导体器件 |
TW200935059A (en) * | 2008-02-04 | 2009-08-16 | Ngk Spark Plug Co | Wiring substrate for electronic-component inspection apparatus |
JP2010271160A (ja) * | 2009-05-21 | 2010-12-02 | Micronics Japan Co Ltd | 電気的接続装置 |
CN102629600A (zh) * | 2011-02-02 | 2012-08-08 | 拉碧斯半导体株式会社 | 半导体装置的布线构造以及其制造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108573894A (zh) * | 2017-03-14 | 2018-09-25 | 欧姆龙株式会社 | 管理装置及其控制方法、信息处理程序及记录媒体 |
CN108573894B (zh) * | 2017-03-14 | 2021-09-03 | 欧姆龙株式会社 | 管理装置及其控制方法及记录媒体 |
CN110874518A (zh) * | 2018-08-13 | 2020-03-10 | 日本麦可罗尼克斯股份有限公司 | 布线基板的设计辅助装置、导孔配置方法以及记录介质 |
CN110874518B (zh) * | 2018-08-13 | 2023-09-08 | 日本麦可罗尼克斯股份有限公司 | 布线基板的设计辅助装置、导孔配置方法以及记录介质 |
Also Published As
Publication number | Publication date |
---|---|
KR101587399B1 (ko) | 2016-01-21 |
CN104701217B (zh) | 2017-09-15 |
KR20150066434A (ko) | 2015-06-16 |
JP2015111361A (ja) | 2015-06-18 |
JP6234797B2 (ja) | 2017-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080148208A1 (en) | Method for improving a printed circuit board development cycle | |
JP2006517053A (ja) | 無関係な導電トレースを有する多層集積回路 | |
US20140223402A1 (en) | Multi-Board Design Apparatus, Multi-Board Design Method, Program and Computer-Readable Recording Medium | |
US8479140B2 (en) | Automatically creating vias in a circuit design | |
CN110874518B (zh) | 布线基板的设计辅助装置、导孔配置方法以及记录介质 | |
US9869697B2 (en) | Wiring substrate with filled vias to accommodate custom terminals | |
CN104465436A (zh) | 衬底检查装置 | |
CN104701217B (zh) | 布线基板导通孔配置确定装置及方法 | |
CN114729962A (zh) | 调试印刷电路板的方法、装置和计算机程序产品 | |
US20060040532A1 (en) | Method of designing circuit board | |
CN100481388C (zh) | 修护集成电路上的故障的方法以及系统 | |
EP3153359A1 (en) | Circuit board structure | |
JP4983068B2 (ja) | 半導体装置の設計支援装置、半導体装置の設計支援方法及び半導体装置の設計支援プログラム | |
US6259963B1 (en) | Equipment, method and computer program product for determining positions of inspection terminals on printed wiring board | |
US20060125496A1 (en) | Method and system for implicitly encoding preferred probing locations in a printed circuit board design for use in tester fixture build | |
US20050075820A1 (en) | Method for checking test points of printed circuit board layout text data before plotting the printed circuit board layout map | |
US20170344688A1 (en) | Component placement method and information processing apparatus | |
JP6051548B2 (ja) | 自動配置配線装置および自動配置配線方法 | |
US11032910B2 (en) | System-in-Package device ball map and layout optimization | |
CN116017847A (zh) | 电路板及电子设备 | |
JP2011216554A (ja) | 半導体装置、半導体装置のレイアウト方法、及びプログラム | |
US6660544B1 (en) | Method of forming conductive patterns formed in semiconductor integrated circuit device using multilayer interconnection | |
JP4360258B2 (ja) | 電子回路設計装置及び電子回路設計方法ならびにそのプログラム | |
JP2004235333A (ja) | 半導体集積回路のレイアウト方法およびその方法を用いた半導体集積回路の製造方法 | |
CN118275963A (zh) | 校准系统及其校准载板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |