[go: up one dir, main page]

CN104678669B - 一种阵列基板及其制作方法、显示面板、显示装置 - Google Patents

一种阵列基板及其制作方法、显示面板、显示装置 Download PDF

Info

Publication number
CN104678669B
CN104678669B CN201510113331.0A CN201510113331A CN104678669B CN 104678669 B CN104678669 B CN 104678669B CN 201510113331 A CN201510113331 A CN 201510113331A CN 104678669 B CN104678669 B CN 104678669B
Authority
CN
China
Prior art keywords
electrode
pixel electrode
pixel
array substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510113331.0A
Other languages
English (en)
Other versions
CN104678669A (zh
Inventor
冯博
马禹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510113331.0A priority Critical patent/CN104678669B/zh
Publication of CN104678669A publication Critical patent/CN104678669A/zh
Application granted granted Critical
Publication of CN104678669B publication Critical patent/CN104678669B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种阵列基板及其制作方法、显示面板、显示装置，通过在阵列基板的第一电极线和第二电极线之间，设置第二像素电极，所述第二像素电极与同属于一个像素单元的第一像素电极电连接，通过增大像素电极面积，以降低显示装置的跳变电压，从而可确保显示装置的显示品质。

Description

一种阵列基板及其制作方法、显示面板、显示装置
技术领域
本发明涉及显示技术领域，具体可以一种阵列基板及其制作方法、显示面板、显示装置。
背景技术
平板显示器例如薄膜晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display，简称TFT-LCD)、有机发光二极管显示器(又称为有机电激光显示器，Organic Light-Emitting Diode，简称OLED)等是目前最主流的显示器件，手机屏幕、监视器屏幕、电视绝大多数都是平板显示器。
由于平板显示器本身的像素结构特征，现有的平板显示器都不可避免的存在耦合电容，以及栅极电压由高电位至低点位所导致的跳变电压，跳变电压的存在直接影响平板显示器的显示品质。
发明内容
本发明提供一种阵列基板及其制作方法、显示面板、显示装置，可确保显示装置的显示品质。
本发明提供方案如下：
本发明实施例提供了一种阵列基板，包括多个矩阵排列的像素单元区域，以及位于相邻两像素单元区域之间且同层设置的第一电极线和第二电极线，其中，每一个像素单元区域内设置有该像素单元所属的第一像素电极，其特征在于：还包括：
设置于所述第一电极线和第二电极线之间的第二像素电极，所述第二像素电极与同属于一个像素单元的第一像素电极电连接。
优选的，所述第一电极线和第二电极线同层设置。
优选的，所述电极线为栅线和/或数据线。
优选的，所述阵列基板还包括：
用于实现属于同一个像素单元的第一像素电极和第二像素电极之间电连接的第三像素电极。
优选的，所述阵列基板还包括衬底基板、栅极层、栅绝缘层、有源层、公共电极层、源漏电极层、钝化层中的至少一种。
本发明实施例还提供了一种阵列基板制作方法，所述阵列基板包括多个矩阵排列的像素单元区域，以及位于相邻两像素单元区域之间且同层设置的第一电极线和第二电极线，其特征在于，所述方法包括：
在阵列基板已有图层之上，同步制作第一像素电极和第二像素电极，其中，第一像素电极位于所属像素单元区域内，所述第二像素电极位于第一电极线和第二电极线之间，属于同一个像素单元的第一像素电极和第二像素电极电连接。
优选的，所述第一电极线和第二电极线同层设置。
优选的，所述电极线为栅线和/或数据线。
优选的，所述同步制作第一像素电极和第二像素电极的过程还包括：
同步制作第三像素电极，所述第三像素电极用于实现属于同一个像素单元的第一像素电极和第二像素电极之间的电连接。
优选的，方法还包括制作衬底基板、栅极层、栅绝缘层、有源层、公共电极层、源漏电极层、钝化层中至少一种图层的步骤。
本发明实施例还提供了一种显示面板，包括上述本发明实施例提供的阵列基板。
本发明实施例还提供了一种显示装置，包括上述本发明实施例提供的显示面板。
从以上所述可以看出，本发明提供的阵列基板及其制作方法、显示面板、显示装置，通过在阵列基板的第一电极线和第二电极线之间，设置第二像素电极，所述第二像素电极与同属于一个像素单元的第一像素电极电连接，通过增大像素电极面积，以降低显示装置的跳变电压，从而可确保显示装置的显示品质。
附图说明
图1为本发明实施例提供的阵列基板结构示意图一；
图2为本发明实施例提供的阵列基板结构示意图二；
图3为本发明实施例提供的阵列基板结构示意图三。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。
本发明实施例提供了一种阵列基板，如图1所示，该阵列基板中具体可包括多个矩阵排列的像素单元100区域，以及位于相邻两像素单元100区域之间的第一电极线1和第二电极线2，其中，每一个像素单元100区域内设置有该像素单元100所属的第一像素电极3。
该阵列基板还包括：
设置于所述第一电极线1和第二电极线2之间的第二像素电极4，所述第二像素电极4与同属于一个像素单元100的第一像素电极3电连接。
本发明实施例所提供的阵列基板，通过增大像素电极面积的方式，增大像素单元内的液晶电容(CLc)，以降低显示装置的跳变电压，从而可确保显示装置的显示品质。
跳变电压(ΔVp)的理论公式具体可如下所示：
ΔVp＝Cgs_on*(Vgh-Vgl)/(Cgs_on+Cst+Clc)
其中，Vgh为栅极高电压，Vgl为栅极低电压，Cst为存储电容，Clc为液晶电容。
那么可见，当液晶电容(CLc)的数值增大时，可降低跳变电压(ΔVp)的数值，从而可确保显示装置的显示品质。
由于像素单元100区域内，已经设置有该像素单元100对应的像素电极即第一像素电极3，那么，本发明实施例中可在相邻的第一像素电极3之间的阵列基板区域，增加设置第二像素电极4，并使该第二像素电极4与对应的第一像素电极3电连接，即同属于一个像素单元100的第一像素电极3和第二像素电极4之间电连接，从而可实现像素电极增大的目的。
本发明实施例所涉及的相邻，具体可为垂直方向上下相邻，也可以为水平方向左右相邻，还可以为上下左右均相邻。
在阵列基板图层结构中，相邻的第一像素电极3(即相邻的两像素单元100)之间，通常所设置有电极线，例如栅线、数据线等。那么为了避免新增加的第二像素电极4在通电后对电极线所传输的信号产生影响，第二像素电极4的设置位置可避开电极线所在区域，即第二像素电极4在衬底基板上的投影区域与电极线在衬底基板上的投影区域并不重合，以避免多种信号之间相互干扰。
在一具体实施例中，如图2所示，本发明实施例所提供的阵列基板具体可为双栅线结构的阵列基板，而本发明实施例所涉及的第一电极1和第二电极2，具体可为同层设置的第一栅线11和第二栅线21。那么，本发明实施例所涉及的第二像素电极4，具体可设置于第一栅线11和第二栅线21之间的阵列基板区域中。
在另一具体实施例中，如图3所示，本发明实施例所提供的阵列基板具体可为双数据线结构的阵列基板，而本发明实施例所涉及的第一电极1和第二电极2，具体可为同层设置的第一数据线12和第二数据线22。那么，本发明实施例所涉及的第二像素电极4，具体可设置于第一数据线12和第二数据线22之间的阵列基板区域中。
从图1、2、3中可以看出，本发明实施例中所涉及的第二像素电极4设置于两栅线或两数据线之间，因此，为了使同属于一个像素单元的第一像素电极3和第二像素电极4之间电连接，本发明实施例中还可设置有第三像素电极5，第三像素电极5分别与属于同一个像素单元的第一像素电极3和第二像素电极4电连接。
第三像素电极5的存在，可进一步加大像素电极的面积，可使像素电极(CLc)的数值进一步增大，以实现更低的跳变电压(ΔVp)。
本发明实施例所提供的阵列基板，可基于实际使用需要，设置衬底基板、栅极层、栅绝缘层、有源层、公共电极层、源漏电极层、钝化层中的至少一种图层，对此本发明实施例并不限制。
本发明实施例还提供了一种阵列基板制作方法，以用于制作上述本发明实施例提供的阵列基板。
那么，该阵列基板中具体可以包括多个矩阵排列的像素单元100区域，以及位于相邻两像素单元100区域之间的第一电极线1和第二电极线2。
该方法具体可以包括：
在阵列基板已有图层之上，同步制作第一像素电极3和第二像素电极4，其中，第一像素电极3位于所属像素单元100区域内，第二像素电极4位于第一电极线1和第二电极线2之间，属于同一个像素单元100的第一像素电极3和第二像素电极4电连接。
在一具体实施例中，上述本发明实施例所涉及的同步制作第一像素电极3和第二像素电极4的过程还可以包括：
同步制作第三像素电极5，所述第三像素电极5用于实现属于同一个像素单元100的第一像素电极3和第二像素电极4之间的电连接。
另外，本发明实施例所提供的阵列基板制作方法，还可基于实际使用需要，包括制作衬底基板、栅极层、栅绝缘层、有源层、公共电极层、源漏电极层、钝化层中至少一种图层的步骤。
本发明实施例所提供的阵列基板制作方法中，并不限制上述各图层的制作工艺以及制作流程，可采用任一种成熟、可靠的制作工艺以及制作流程，制作上述本发明实施例所涉及的各种图层。
本发明实施例还提供了一种显示面板，该显示面板具体可包括上述本发明实施例提供的阵列基板。
本发明实施例还提供了一种显示装置，该显示装置具体可包括上述本发明实施例提供的显示面板。
从以上所述可以看出，本发明提供的阵列基板及其制作方法、显示面板、显示装置，通过在阵列基板的第一电极线和第二电极线之间，设置第二像素电极，所述第二像素电极与同属于一个像素单元的第一像素电极电连接，从而通过增大像素电极面积的方式，以降低显示装置的跳变电压，可确保显示装置的显示品质。
以上所述仅是本发明的实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种阵列基板，包括多个矩阵排列的像素单元区域，以及位于相邻两像素单元区域之间第一电极线和第二电极线，其中，每一个像素单元区域内设置有该像素单元所属的第一像素电极，其特征在于，还包括：
设置于所述第一电极线和第二电极线之间的第二像素电极，所述第二像素电极与同属于一个像素单元的第一像素电极电连接。
2.如权利要求1所述的阵列基板，其特征在于，所述第一电极线和第二电极线同层设置。
3.如权利要求1所述的阵列基板，其特征在于，所述电极线为栅线和/或数据线。
4.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：
用于实现属于同一个像素单元的第一像素电极和第二像素电极之间电连接的第三像素电极。
5.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括衬底基板、栅极层、栅绝缘层、有源层、公共电极层、源漏电极层、钝化层中的至少一种。
6.一种阵列基板制作方法，所述阵列基板包括多个矩阵排列的像素单元区域，以及位于相邻两像素单元区域之间的第一电极线和第二电极线，其特征在于，所述方法包括：
在阵列基板已有图层之上，同步制作第一像素电极和第二像素电极，其中，第一像素电极位于所属像素单元区域内，所述第二像素电极位于第一电极线和第二电极线之间，属于同一个像素单元的第一像素电极和第二像素电极电连接。
7.如权利要求6所述的方法，其特征在于，所述第一电极线和第二电极线同层设置。
8.如权利要求6所述的方法，其特征在于，所述电极线为栅线和/或数据线。
9.如权利要求6所述的方法，其特征在于，所述同步制作第一像素电极和第二像素电极的过程还包括：
同步制作第三像素电极，所述第三像素电极用于实现属于同一个像素单元的第一像素电极和第二像素电极之间的电连接。
10.如权利要求6所述的方法，其特征在于，方法还包括制作衬底基板、栅极层、栅绝缘层、有源层、公共电极层、源漏电极层、钝化层中至少一种图层的步骤。
11.一种显示面板，其特征在于，包括1-5任一项所述的阵列基板。
12.一种显示装置，其特征在于，包括权利要求11所述的显示面板。
CN201510113331.0A 2015-03-16 2015-03-16 一种阵列基板及其制作方法、显示面板、显示装置 Expired - Fee Related CN104678669B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510113331.0A CN104678669B (zh) 2015-03-16 2015-03-16 一种阵列基板及其制作方法、显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510113331.0A CN104678669B (zh) 2015-03-16 2015-03-16 一种阵列基板及其制作方法、显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN104678669A CN104678669A (zh) 2015-06-03
CN104678669B true CN104678669B (zh) 2017-12-08

Family

ID=53313947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510113331.0A Expired - Fee Related CN104678669B (zh) 2015-03-16 2015-03-16 一种阵列基板及其制作方法、显示面板、显示装置

Country Status (1)

Country Link
CN (1) CN104678669B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305248A (ja) * 1998-04-24 1999-11-05 Sharp Corp 液晶表示装置
CN101706637A (zh) * 2009-04-03 2010-05-12 深超光电（深圳）有限公司 高显示质量的画素电极结构
TW201409140A (zh) * 2012-08-17 2014-03-01 Au Optronics Corp 立體顯示面板、顯示面板及其驅動方法
CN102937764B (zh) * 2012-10-17 2015-01-28 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置及其驱动方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060110167A (ko) * 2005-04-19 2006-10-24 삼성전자주식회사 어레이 기판 및 이의 제조 방법과, 이를 구비한 액정 표시패널

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305248A (ja) * 1998-04-24 1999-11-05 Sharp Corp 液晶表示装置
CN101706637A (zh) * 2009-04-03 2010-05-12 深超光电（深圳）有限公司 高显示质量的画素电极结构
TW201409140A (zh) * 2012-08-17 2014-03-01 Au Optronics Corp 立體顯示面板、顯示面板及其驅動方法
CN102937764B (zh) * 2012-10-17 2015-01-28 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置及其驱动方法

Also Published As

Publication number Publication date
CN104678669A (zh) 2015-06-03

Similar Documents

Publication Publication Date Title
CN105159001B (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN104730782B (zh) 一种阵列基板、显示面板和显示装置
CN104483792B (zh) 阵列基板及显示装置
US10168593B2 (en) Liquid crystal display panel having dual capacitors connected in parallel to shift register unit and array substrate thereof
CN103676382B (zh) 阵列基板及显示装置
CN207183274U (zh) 阵列基板、显示面板和显示装置
CN103077944B (zh) 显示装置、阵列基板及其制作方法
CN104950540B (zh) 阵列基板及其制作方法和显示装置
CN104332473A (zh) 一种阵列基板、其制备方法、显示面板和显示装置
CN104091785A (zh) Tft背板的制作方法及tft背板结构
CN105097825B (zh) 显示装置
CN106229319A (zh) 阵列基板及其制造方法、显示面板和显示装置
CN103474436A (zh) 一种阵列基板及其制作方法、显示装置
CN103474437A (zh) 一种阵列基板及其制备方法与显示装置
CN106356381A (zh) 一种阵列基板及其制备方法、显示面板
WO2017036103A1 (zh) 阵列基板及显示器件
CN109449164B (zh) 一种tft基板、显示面板及显示装置
US9841639B2 (en) Touch display panel and fabrication method thereof, and display device
CN109935620A (zh) 一种应用于“刘海屏”notch区的电路补偿装置
CN103345095A (zh) 一种tft-lcd阵列基板及显示装置
CN103605244B (zh) 像素结构
CN103018987A (zh) 阵列基板及显示装置
CN106932989A (zh) 一种阵列基板及其制作方法、显示装置
CN104505371A (zh) 测试垫的形成方法及利用该测试垫进行阵列测试的方法
CN108899329A (zh) 像素阵列及其制备方法、显示面板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171208