CN104659090A - Ldmos器件及制造方法 - Google Patents
Ldmos器件及制造方法 Download PDFInfo
- Publication number
- CN104659090A CN104659090A CN201310574832.XA CN201310574832A CN104659090A CN 104659090 A CN104659090 A CN 104659090A CN 201310574832 A CN201310574832 A CN 201310574832A CN 104659090 A CN104659090 A CN 104659090A
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- trap
- implanted
- shallow trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种LDMOS器件，在由N型外延层组成的漂移区中增加了高剂量的N型杂质注入形成的N型注入层，在N型注入层的靠近源端一侧的下方形成有高剂量的P型杂质注入形成的P型辅助耗尽层，在N型注入层的靠近源端一侧形成有利用P+埋层的杂质在N型外延层中扩散形成的P型扩散层。本发明还公开了一种LDMOS器件的制造方法。本发明能够降低器件的导通电阻、增加器件的导通电流，同时能降低漂移区的表面电场强度、增加器件的击穿电压，能集成在BCD工艺中、不需要增加额外工艺成本。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种横向双扩散金属氧化物半导体场效应管（lateral double-dif fused MOSFET，LDMOS）器件，本发明还涉及该LDMOS器件制造方法。
背景技术
双扩散金属氧化物半导体场效应管（DMOS）由于具有耐高压，大电流驱动能力和极低功耗等特点，目前在电源管理电路中被广泛采用。在LDMOS器件中，导通电阻是一个重要的指标。在BCD(Bipolar-CMOS-DMOS，双极—互补金属氧化物半导体—双重扩散金属氧化物半导体)工艺中，DMOS虽然与CMOS集成在同一块芯片中，但由于高耐压和低导通电阻的要求，DMOS在本底区和漂移区的条件与CMOS现有的工艺条件共享的前提下，其导通电阻较高，往往无法满足开关管应用的要求。因此，为了制作高性能的LDMOS，需要采用各种方法优化器件的导通电阻。通常需要在器件的漂移区增加一道额外的N型注入，使器件有较低的导通电阻，而采用这种方法会降低器件的击穿电压。
发明内容
本发明所要解决的技术问题是提供一种LDMOS器件，能够降低器件的导通电阻、增加器件的导通电流，同时能降低漂移区的表面电场强度、增加器件的击穿电压，能集成在BCD工艺中、不需要增加额外工艺成本。为此，本发明还提供了LDMOS器件的制造方法。
为解决上述技术问题，本发明提供的LDMOS器件包括：
N+埋层，形成于P型硅衬底上。
P+埋层，形成于所述N+埋层的部分区域上方，所述P+埋层的底部和所述N+埋层接触。
N型外延层，形成于所述硅衬底表面，所述N型外延层的底部分别后所述N+埋层和所述P+埋层接触。
P型扩散层，形成于所述P+埋层顶部的所述N型外延层中，所述P型扩散层的P型杂质由所述P+埋层向所述N型外延层中扩散形成。
浅沟槽场氧层（STI），形成于所述N型外延层上并用于有源区的隔离。
P阱，形成于所述N型外延层中，所述P阱和所述P型扩散层相隔一段距离。
N阱，形成于所述P型扩散层中；在所述N阱和所述P阱之间隔离有一个所述浅沟槽场氧层，令该浅沟槽场氧层为第一浅沟槽场氧层，所述N阱和所述第一浅沟槽场氧层自对准。
N型注入层，形成于所述N型外延层中，所述N型注入层第一侧和所述P阱的侧面接触，所述N型注入层的第二侧延伸到所述P型扩散层中并将所述第一浅沟槽场氧层和所述N阱包围。
P型辅助耗尽层，形成于所述N型注入层下方，所述P型辅助耗尽层的第一侧和所述P阱的侧面接触，所述P型辅助耗尽层的第二侧和所述P型扩散层的侧面接触，所述P阱辅助耗尽层的顶部和所述N型注入层接触。
栅极结构，由形成于所述N型外延层表面的栅介质层和多晶硅栅组成，所述栅极结构覆盖部分所述P阱表面并横向延伸到所述N型注入层表面以及所述第一浅沟槽场氧层表面上，被所述栅极结构所覆盖的所述P阱表面用于形成沟道。
源区，由形成于所述P阱中的N+区组成，所述源区和所述栅极结构的第一侧自对准。
漏区，由形成于所述N阱中的N+区组成，所述漏区和所述第一浅沟槽场氧层自对准。
P型衬底引出区，由形成于所述P阱中的P+区组成，用于引出所述P阱。
由位于所述N阱和所述P阱之间的所述N型注入层、所述P型辅助耗尽层、所述P型扩散层和所述N型外延层组成LDMOS器件的漂移区；所述N型注入层的掺杂浓度越高，所述LDMOS器件的导通电阻越低；所述P型辅助耗尽层和所述P型扩散层用于从底部对所述N型注入层进行耗尽，所述P型辅助耗尽层的掺杂浓度大于所述P型扩散层的掺杂浓度使得所述N型注入层耗尽后表面电场平坦。
进一步的改进是，所述N型注入层的离子注入的注入杂质为磷或砷，注入能量为50KeV～600KeV，注入剂量范围为1e11cm-2～1e13cm-2。
进一步的改进是，所述P型辅助耗尽层的离子注入的注入杂质为硼，注入能量为800KeV～1500KeV，注入剂量范围为1e11cm-2～1e13cm-2。
为解决上述技术问题，本发明提供的LDMOS器件的制造方法包括如下步骤：
步骤一、采用离子注入工艺在P型硅衬底上形成N+埋层。
步骤二、采用离子注入工艺在所述N+埋层的部分区域上方形成P+埋层，所述P+埋层的离子注入区域由光刻工艺定义。
步骤三、在形成有所述N+埋层和所述P+埋层的所述硅衬底表面形成N型外延层，所述N型外延层的底部分别后所述N+埋层和所述P+埋层接触。
步骤四、进行热推进工艺将所述P+埋层的P型杂质向所述P+埋层顶部的所述N型外延层中扩散并形成P型扩散层。
步骤五、在所述N型外延层上形成浅沟槽场氧层，所述浅沟槽场氧层用于隔离出有源区。
步骤六、光刻打开P阱注入区域并在该区域进行P型离子注入在所述N型外延层中形成P阱，所述P阱和所述P型扩散层相隔一段距离；光刻打开N阱注入区域并在该区域进行N型离子注入在所述P型扩散层中形成N阱，在所述N阱和所述P阱之间隔离有一个所述浅沟槽场氧层，令该浅沟槽场氧层为第一浅沟槽场氧层，所述N阱和所述第一浅沟槽场氧层自对准。
步骤七、光刻打开N型注入层区域并在该区域进行N型离子注入在所述N型外延层中形成N型注入层，所述N型注入层第一侧和所述P阱的侧面接触，所述N型注入层的第二侧延伸到所述P型扩散层中并将所述第一浅沟槽场氧层和所述N阱包围。
步骤八、光刻打开P型辅助耗尽层区域并在该区域进行P型离子注入在所述N型外延层中形成P型辅助耗尽层，所述P型辅助耗尽层位于所述N型注入层下方，所述P型辅助耗尽层的第一侧和所述P阱的侧面接触，所述P型辅助耗尽层的第二侧和所述P型扩散层的侧面接触，所述P阱辅助耗尽层的顶部和所述N型注入层接触。
步骤九、在所述N型外延层表面依次淀积栅介质层和多晶硅栅，对所述多晶硅栅和所述栅介质层进行光刻刻蚀形成栅极结构，所述栅极结构覆盖部分所述P阱表面并横向延伸到所述N型注入层表面以及所述第一浅沟槽场氧层表面上，被所述栅极结构所覆盖的所述P阱表面用于形成沟道。
步骤十、进行N+源漏离子注入形成源区和漏区，所述源区位于所述P阱中，所述源区和所述栅极结构的第一侧自对准；所述漏区位于所述N阱中，所述漏区和所述第一浅沟槽场氧层自对准；进行P+离子注入形成P型衬底引出区，所述P型衬底引出区位于所述P阱中，用于引出所述P阱。
由位于所述N阱和所述P阱之间的所述N型注入层、所述P型辅助耗尽层、所述P型扩散层和所述N型外延层组成LDMOS器件的漂移区；所述N型注入层的掺杂浓度越高，所述LDMOS器件的导通电阻越低；所述P型辅助耗尽层和所述P型扩散层用于从底部对所述N型注入层进行耗尽，所述P型辅助耗尽层的掺杂浓度大于所述P型扩散层的掺杂浓度使得所述N型注入层耗尽后表面电场平坦。
进一步的改进是，步骤七中所述N型注入层的离子注入的注入杂质为磷或砷，注入能量为50KeV～600KeV，注入剂量范围为1e11cm-2～1e13cm-2。
进一步的改进是，步骤八中所述P型辅助耗尽层的离子注入的注入杂质为硼，注入能量为800KeV～1500KeV，注入剂量范围为1e11cm-2～1e13cm-2。
进一步的改进是，所述P型硅衬底的电阻率为0.007欧姆·厘米～0.013欧姆·厘米。
进一步的改进是，所述LDMOS器件的制造工艺集成在BCD工艺中，所述LDMOS器件的制造工艺中的所述P阱和所述BCD工艺中的CMOS器件的P阱工艺相同且同步形成，所述LDMOS器件的制造工艺中的所述N阱和所述BCD工艺中的CMOS器件的N阱工艺相同且同步形成，所述LDMOS器件的制造工艺中的所述N+源漏离子注入和所述BCD工艺中的CMOS器件的N+源漏离子注入相同且同步形成，所述LDMOS器件的制造工艺中的所述P型衬底引出区的所述P+源漏离子注入和所述BCD工艺中的CMOS器件的P+源漏离子注入相同且同步形成；所述LDMOS器件的制造工艺中的所述栅极结构的形成工艺和所述BCD工艺中的CMOS器件的栅极结构的形成工艺相同且同步形成。
本发明具有如下有益效果：
1、本发明LDMOS器件通过调整器件的掺杂注入，在漂移区增加高剂量的N型杂质注入形成N型注入层能够有效降低器件的导通电阻。
2、本发明通过在N型注入层的靠近源端一侧的下方增加高剂量的P型杂质注入形成P型辅助耗尽层以及利用P型埋层的扩散在N型注入层的靠近漏区的下方形成P型扩散层，能够实现利用P型辅助耗尽层和P型扩散层从底部对N型注入层进行耗尽，从而能增加器件的击穿电压；本发明还将P型辅助耗尽层的掺杂浓度大于所述P型扩散层的掺杂浓度能使得N型注入层耗尽后表面电场平坦，从而能进一步的提高器件的击穿电压。
3、本发明能够集成于BCD工艺中，不需要增加额外工艺成本。如本发明的P+埋层工艺本来就是BCD工艺中的常规工艺，仅需对P+埋层注入的光刻版进行修改即可，不需要增加额外的光刻版；如本发明的所有工艺条件如源漏注入工艺都能与BCD工艺平台中的CMOS工艺共用。
4、由于本发明器件具有较大的导通电阻同时具有较高的击穿电压，所有本发明器件能够同时满足开关器件和模拟器件的使用特性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例LDMOS器件的结构示意图；
图2是现有LDMOS器件的碰撞电离分布图；
图3是本发明实施例LDMOS器件的碰撞电离分布图；
图4是本发明实施例LDMOS器件和现有LDMOS器件在浅沟槽场氧层下方的电场强度曲线对比图；
图5A-图5I本发明实施例LDMOS器件的制造方法的各步骤中的器件结构示意图。
具体实施方式
图1是本发明实施例LDMOS器件的结构示意图；本发明实施例LDMOS器件为N型LDMOS器件，包括：
N+埋层102，形成于P型硅衬底101上。
P+埋层103，形成于所述N+埋层102的部分区域上方，所述P+埋层103的底部和所述N+埋层102接触。
N型外延层104，形成于所述硅衬底101表面，所述N型外延层104的底部分别后所述N+埋层102和所述P+埋层103接触。
P型扩散层105，形成于所述P+埋层103顶部的所述N型外延层104中，所述P型扩散层105的P型杂质由所述P+埋层103向所述N型外延层104中扩散形成。
浅沟槽场氧层106，形成于所述N型外延层104上并用于有源区114a的隔离。
P阱108，形成于所述N型外延层104中，所述P阱108和所述P型扩散层105相隔一段距离。
N阱107，形成于所述P型扩散层105中；在所述N阱107和所述P阱108之间隔离有一个所述浅沟槽场氧层106，令该浅沟槽场氧层106为第一浅沟槽场氧层106，所述N阱107和所述第一浅沟槽场氧层106自对准。
N型注入层109，形成于所述N型外延层104中，所述N型注入层109第一侧和所述P阱108的侧面接触，所述N型注入层109的第二侧延伸到所述P型扩散层105中并将所述第一浅沟槽场氧层106和所述N阱107包围。较佳为，所述N型注入层109的离子注入的注入杂质为磷或砷，注入能量为50KeV～600KeV，注入剂量范围为1e11cm-2～1e13cm-2。
P型辅助耗尽层110，形成于所述N型注入层109下方，所述P型辅助耗尽层110的第一侧和所述P阱108的侧面接触，所述P型辅助耗尽层110的第二侧和所述P型扩散层105的侧面接触，所述P阱108辅助耗尽层的顶部和所述N型注入层109接触。较佳为，所述P型辅助耗尽层110的离子注入的注入杂质为硼，注入能量为800KeV～1500KeV，注入剂量范围为1e11cm-2～1e13cm-2。
栅极结构，由形成于所述N型外延层104表面的栅介质层111和多晶硅栅112组成；较佳为，所述栅介质层111为栅氧化层，所述多晶硅栅112的侧面形成有侧墙113。所述栅极结构覆盖部分所述P阱108表面并横向延伸到所述N型注入层109表面以及所述第一浅沟槽场氧层106表面上，被所述栅极结构所覆盖的所述P阱108表面用于形成沟道。
源区114a，由形成于所述P阱108中的N+区组成，所述源区114a和所述栅极结构的第一侧自对准。
漏区114b，由形成于所述N阱107中的N+区组成，所述漏区114b和所述第一浅沟槽场氧层106自对准。
P型衬底引出区115，由形成于所述P阱108中的P+区组成，用于引出所述P阱108。
由位于所述N阱107和所述P阱108之间的所述N型注入层109、所述P型辅助耗尽层110、所述P型扩散层105和所述N型外延层104组成LDMOS器件的漂移区；所述N型注入层109的掺杂浓度越高，所述LDMOS器件的导通电阻越低；所述P型辅助耗尽层110和所述P型扩散层105用于从底部对所述N型注入层109进行耗尽，所述P型辅助耗尽层110的掺杂浓度大于所述P阱108扩散层的掺杂浓度使得所述N型注入层109耗尽后表面电场平坦。
所述源区114a、所述漏区114b、所述P型衬底引出区115和所述多晶硅栅112分别通过接触孔116和顶部金属引线117连接并分别实现源极、漏极、P型衬底引出电极和栅极的引出。
本发明实施例LDMOS器件不仅通过在漂移区增加高剂量的N型杂质注入形成N型注入层来有效降低器件的导通电阻；还通过在N型注入层的底部分别形成靠近源端的P型辅助耗尽层和靠近漏端的P型扩散层来对漂移区的表面电场分布进行优化，从而能提高器件的击穿电压，所以本发明实施例能够避免现有技术中单纯增加漂移区的N型杂质注入时而导致的击穿电压降低的问题。为了直观的说明本发明实施例的上述优点，请参考图2-图4：
如图2所示，是现有LDMOS器件的碰撞电离分布图；现有LDMOS器件通过调整器件的掺杂注入，在N型漂移区增加高剂量的N型杂质注入虽然能够有效降低器件的导通电阻，但是由于浅槽隔离即浅沟槽场氧层106(STI)本身形貌的影响，与采用局部场氧化(LOCOS)隔离的器件相比，增加漂移区的N型注入更易导致器件击穿电压的下降，STI106底部尖角处电场会随着N型漂移区掺杂水平的提高而急剧升高并达到临界电场，使得50V以上的击穿电压降低到30V左右，图2中的虚线框1所示区域为STI106底部尖角处，虚线框2所述区域为虚线框1所示区域的放大图，可知在整个漂移区中，虚线框1的电场最为集中。
如图3所示，是本发明实施例LDMOS器件的碰撞电离分布图；本发明实施例利用BCD工艺平台中原有的工艺条件，在靠近源端的漂移区的N型注入层109下方采用较高剂量的P型注入形成P型辅助耗尽层110，在靠近漏端用于隔离的N+埋层102上方增加P+埋层103的注入，P+埋层103原来即集成于BCD工艺平台中，只需要对光刻版进行修改，不需要增加额外的光刻版。P+埋层103中杂质经过热推进在N型漂移区下方形成辅助耗尽区即P型扩散层105；通过P型辅助耗尽层110和P型扩散层105能够从底部对N型注入层109进行耗尽从而能增加器件的击穿电压，P型辅助耗尽层110和P型扩散层105掺杂浓度的设置还有利于改变表面电场分布；如图3所述，电场并不集中在如图2所示的虚线框1的角落位置处，电场是比较均匀分布在整个浅沟槽场氧106的底部。
如图4所示，是本发明实施例LDMOS器件和现有LDMOS器件在浅沟槽场氧层下方的电场强度曲线对比图。其中曲线3对应于现有LDMOS器件在浅沟槽场氧层下方的电场强度曲线，可知其电场强度在STI106底部尖角处有一个峰值，而在其它区域处的电场强度减小，当该峰值处的电场强度达到临界值时器件就会击穿。其中曲线4对应于本发明实施例LDMOS器件在浅沟槽场氧层下方的电场强度曲线，可知其电场强度在STI106底部比较均匀，没有出现明显高和低的区域。比较曲线4和3可知，当器件击穿时，曲线4所围面积显然要大于曲线3所围面积，也即本发明实施例的击穿电压要大于现有器件的击穿电压。现有器件通过在漂移区增加N型注入层后能使击穿电压从50V以上的击穿电压降低到30V左右，而本发明实施例器件在增加N型注入层后确还能使击穿电压维持在50V以上，同时能使器件的导通电阻从49降低到35。
如图5A至图5I所示，是本发明实施例LDMOS器件的制造方法的各步骤中的器件结构示意图。本发明实施例LDMOS器件的制造方法包括如下步骤：
步骤一、如图5A所示，采用离子注入工艺在P型硅衬底101上形成N+埋层102。所述P型硅衬底101的电阻率为0.007欧姆·厘米～0.013欧姆·厘米。
步骤二、如图5B所示，采用离子注入工艺在所述N+埋层102的部分区域上方形成P+埋层103，所述P+埋层103的离子注入区域由光刻工艺定义。
步骤三、如图5C所示，在形成有所述N+埋层102和所述P+埋层103的所述硅衬底101表面形成N型外延层104，所述N型外延层104的底部分别后所述N+埋层102和所述P+埋层103接触。
步骤四、如图5C所示，进行热推进工艺将所述P+埋层103的P型杂质向所述P+埋层103顶部的所述N型外延层104中扩散并形成P型扩散层105。
步骤五、如图5D所示，在所述N型外延层104上形成浅沟槽场氧层106，所述浅沟槽场氧层106用于隔离出有源区114a。形成浅沟槽场氧层106时需要利用有源区光刻，在所述N型外延层104上打开浅沟槽区域，刻蚀该浅沟槽区域的硅形成浅沟槽，在所述浅沟槽中填充氧化物，对填充的氧化物进行刻蚀和研磨之后形成所述浅沟槽场氧层106.
步骤六、如图5E所示，光刻打开P阱108注入区域并在该区域进行P型离子注入在所述N型外延层104中形成P阱108，所述P阱108和所述P型扩散层105相隔一段距离；光刻打开N阱107注入区域并在该区域进行N型离子注入在所述P型扩散层105中形成N阱107，在所述N阱107和所述P阱108之间隔离有一个所述浅沟槽场氧层106，令该浅沟槽场氧层106为第一浅沟槽场氧层106，所述N阱107和所述第一浅沟槽场氧层106自对准。
步骤七、如图5F所示，光刻打开N型注入层109区域并在该区域进行N型离子注入在所述N型外延层104中形成N型注入层109，所述N型注入层109第一侧和所述P阱108的侧面接触，所述N型注入层109的第二侧延伸到所述P型扩散层105中并将所述第一浅沟槽场氧层106和所述N阱107包围。较佳为，所述N型注入层109的离子注入的注入杂质为磷或砷，注入能量为50KeV～600KeV，注入剂量范围为1e11cm-2～1e13cm-2。
步骤八、如图5F所示，光刻打开P型辅助耗尽层110区域并在该区域进行P型离子注入在所述N型外延层104中形成P型辅助耗尽层110，所述P型辅助耗尽层110位于所述N型注入层109下方，所述P型辅助耗尽层110的第一侧和所述P阱108的侧面接触，所述P型辅助耗尽层110的第二侧和所述P型扩散层105的侧面接触，所述P阱108辅助耗尽层的顶部和所述N型注入层109接触。较佳为，所述P型辅助耗尽层110的离子注入的注入杂质为硼，注入能量为800KeV～1500KeV，注入剂量范围为1e11cm-2～1e13cm-2。
步骤九、如图5G所示，在所述N型外延层104表面依次淀积栅介质层111和多晶硅栅112，对所述多晶硅栅112和所述栅介质层111进行光刻刻蚀形成栅极结构，所述栅极结构覆盖部分所述P阱108表面并横向延伸到所述N型注入层109表面以及所述第一浅沟槽场氧层106表面上，被所述栅极结构所覆盖的所述P阱108表面用于形成沟道。
如图5H所示，淀积一层2500埃～3500埃的二氧化硅，干法刻蚀之后在所述多晶硅栅112的侧面形成侧墙113。
步骤十、如图5I所示，进行N+源漏离子注入形成源区114a和漏区114b，所述源区114a位于所述P阱108中，所述源区114a和所述栅极结构的第一侧自对准；所述漏区114b位于所述N阱107中，所述漏区114b和所述第一浅沟槽场氧层106自对准；进行P+离子注入形成P型衬底引出区115，所述P型衬底引出区115位于所述P阱108中，用于引出所述P阱108。
由位于所述N阱107和所述P阱108之间的所述N型注入层109、所述P型辅助耗尽层110、所述P型扩散层105和所述N型外延层104组成LDMOS器件的漂移区；所述N型注入层109的掺杂浓度越高，所述LDMOS器件的导通电阻越低；所述P型辅助耗尽层110和所述P型扩散层105用于从底部对所述N型注入层109进行耗尽，所述P型辅助耗尽层110的掺杂浓度大于所述P阱108扩散层的掺杂浓度使得所述N型注入层109耗尽后表面电场平坦。
如图1所示，最后还包括步骤：形成层间膜，通过接触孔工艺形成接触孔116连接；形成顶部金属引线117，所述源区114a、所述漏区114b、所述P型衬底引出区115和所述多晶硅栅112分别通过接触孔116和顶部金属引线117连接并分别实现源极、漏极、P型衬底引出电极和栅极的引出。
本发明实施例所述LDMOS器件的制造工艺能够集成在BCD工艺中，所述LDMOS器件的制造工艺中的所述P阱108和所述BCD工艺中的CMOS器件的P阱108工艺相同且同步形成，所述LDMOS器件的制造工艺中的所述N阱107和所述BCD工艺中的CMOS器件的N阱107工艺相同且同步形成，所述LDMOS器件的制造工艺中的所述N+源漏离子注入和所述BCD工艺中的CMOS器件的N+源漏离子注入相同且同步形成，所述LDMOS器件的制造工艺中的所述P型衬底引出区115的所述P+源漏离子注入和所述BCD工艺中的CMOS器件的P+源漏离子注入相同且同步形成；所述LDMOS器件的制造工艺中的所述栅极结构的形成工艺和所述BCD工艺中的CMOS器件的栅极结构的形成工艺相同且同步形成。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (8)
1.一种LDMOS器件，其特征在于，包括：
N+埋层，形成于P型硅衬底上；
P+埋层，形成于所述N+埋层的部分区域上方，所述P+埋层的底部和所述N+埋层接触；
N型外延层，形成于所述硅衬底表面，所述N型外延层的底部分别后所述N+埋层和所述P+埋层接触；
P型扩散层，形成于所述P+埋层顶部的所述N型外延层中，所述P型扩散层的P型杂质由所述P+埋层向所述N型外延层中扩散形成；
浅沟槽场氧层，形成于所述N型外延层上并用于有源区的隔离；
P阱，形成于所述N型外延层中，所述P阱和所述P型扩散层相隔一段距离；
N阱，形成于所述P型扩散层中；在所述N阱和所述P阱之间隔离有一个所述浅沟槽场氧层，令该浅沟槽场氧层为第一浅沟槽场氧层，所述N阱和所述第一浅沟槽场氧层自对准；
N型注入层，形成于所述N型外延层中，所述N型注入层第一侧和所述P阱的侧面接触，所述N型注入层的第二侧延伸到所述P型扩散层中并将所述第一浅沟槽场氧层和所述N阱包围；
P型辅助耗尽层，形成于所述N型注入层下方，所述P型辅助耗尽层的第一侧和所述P阱的侧面接触，所述P型辅助耗尽层的第二侧和所述P型扩散层的侧面接触，所述P阱辅助耗尽层的顶部和所述N型注入层接触；
栅极结构，由形成于所述N型外延层表面的栅介质层和多晶硅栅组成，所述栅极结构覆盖部分所述P阱表面并横向延伸到所述N型注入层表面以及所述第一浅沟槽场氧层表面上，被所述栅极结构所覆盖的所述P阱表面用于形成沟道；
源区，由形成于所述P阱中的N+区组成，所述源区和所述栅极结构的第一侧自对准；
漏区，由形成于所述N阱中的N+区组成，所述漏区和所述第一浅沟槽场氧层自对准；
P型衬底引出区，由形成于所述P阱中的P+区组成，用于引出所述P阱；
由位于所述N阱和所述P阱之间的所述N型注入层、所述P型辅助耗尽层、所述P型扩散层和所述N型外延层组成LDMOS器件的漂移区；所述N型注入层的掺杂浓度越高，所述LDMOS器件的导通电阻越低；所述P型辅助耗尽层和所述P型扩散层用于从底部对所述N型注入层进行耗尽，所述P型辅助耗尽层的掺杂浓度大于所述P型扩散层的掺杂浓度使得所述N型注入层耗尽后表面电场平坦。
2.如权利要求1所述的LDMOS器件，其特征在于：所述N型注入层的离子注入的注入杂质为磷或砷，注入能量为50KeV～600KeV，注入剂量范围为1e11cm-2～1e13cm-2。
3.如权利要求1所述的LDMOS器件，其特征在于：所述P型辅助耗尽层的离子注入的注入杂质为硼，注入能量为800KeV～1500KeV，注入剂量范围为1e11cm-2～1e13cm-2。
4.一种LDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、采用离子注入工艺在P型硅衬底上形成N+埋层；
步骤二、采用离子注入工艺在所述N+埋层的部分区域上方形成P+埋层，所述P+埋层的离子注入区域由光刻工艺定义；
步骤三、在形成有所述N+埋层和所述P+埋层的所述硅衬底表面形成N型外延层，所述N型外延层的底部分别后所述N+埋层和所述P+埋层接触；
步骤四、进行热推进工艺将所述P+埋层的P型杂质向所述P+埋层顶部的所述N型外延层中扩散并形成P型扩散层；
步骤五、在所述N型外延层上形成浅沟槽场氧层，所述浅沟槽场氧层用于隔离出有源区；
步骤六、光刻打开P阱注入区域并在该区域进行P型离子注入在所述N型外延层中形成P阱，所述P阱和所述P型扩散层相隔一段距离；光刻打开N阱注入区域并在该区域进行N型离子注入在所述P型扩散层中形成N阱，在所述N阱和所述P阱之间隔离有一个所述浅沟槽场氧层，令该浅沟槽场氧层为第一浅沟槽场氧层，所述N阱和所述第一浅沟槽场氧层自对准；
步骤七、光刻打开N型注入层区域并在该区域进行N型离子注入在所述N型外延层中形成N型注入层，所述N型注入层第一侧和所述P阱的侧面接触，所述N型注入层的第二侧延伸到所述P型扩散层中并将所述第一浅沟槽场氧层和所述N阱包围；
步骤八、光刻打开P型辅助耗尽层区域并在该区域进行P型离子注入在所述N型外延层中形成P型辅助耗尽层，所述P型辅助耗尽层位于所述N型注入层下方，所述P型辅助耗尽层的第一侧和所述P阱的侧面接触，所述P型辅助耗尽层的第二侧和所述P型扩散层的侧面接触，所述P阱辅助耗尽层的顶部和所述N型注入层接触；
步骤九、在所述N型外延层表面依次淀积栅介质层和多晶硅栅，对所述多晶硅栅和所述栅介质层进行光刻刻蚀形成栅极结构，所述栅极结构覆盖部分所述P阱表面并横向延伸到所述N型注入层表面以及所述第一浅沟槽场氧层表面上，被所述栅极结构所覆盖的所述P阱表面用于形成沟道；
步骤十、进行N+源漏离子注入形成源区和漏区，所述源区位于所述P阱中，所述源区和所述栅极结构的第一侧自对准；所述漏区位于所述N阱中，所述漏区和所述第一浅沟槽场氧层自对准；进行P+离子注入形成P型衬底引出区，所述P型衬底引出区位于所述P阱中，用于引出所述P阱；
由位于所述N阱和所述P阱之间的所述N型注入层、所述P型辅助耗尽层、所述P型扩散层和所述N型外延层组成LDMOS器件的漂移区；所述N型注入层的掺杂浓度越高，所述LDMOS器件的导通电阻越低；所述P型辅助耗尽层和所述P型扩散层用于从底部对所述N型注入层进行耗尽，所述P型辅助耗尽层的掺杂浓度大于所述P型扩散层的掺杂浓度使得所述N型注入层耗尽后表面电场平坦。
5.如权利要求4所述的方法，其特征在于：步骤七中所述N型注入层的离子注入的注入杂质为磷或砷，注入能量为50KeV～600KeV，注入剂量范围为1e11cm-2～1e13cm-2。
6.如权利要求4所述的方法，其特征在于：步骤八中所述P型辅助耗尽层的离子注入的注入杂质为硼，注入能量为800KeV～1500KeV，注入剂量范围为1e11cm-2～1e13cm-2。
7.如权利要求4所述的方法，其特征在于：所述P型硅衬底的电阻率为0.007欧姆·厘米～0.013欧姆·厘米。
8.如权利要求4所述的方法，其特征在于：所述LDMOS器件的制造工艺集成在BCD工艺中，所述LDMOS器件的制造工艺中的所述P阱和所述BCD工艺中的CMOS器件的P阱工艺相同且同步形成，所述LDMOS器件的制造工艺中的所述N阱和所述BCD工艺中的CMOS器件的N阱工艺相同且同步形成，所述LDMOS器件的制造工艺中的所述N+源漏离子注入和所述BCD工艺中的CMOS器件的N+源漏离子注入相同且同步形成，所述LDMOS器件的制造工艺中的所述P型衬底引出区的所述P+源漏离子注入和所述BCD工艺中的CMOS器件的P+源漏离子注入相同且同步形成；所述LDMOS器件的制造工艺中的所述栅极结构的形成工艺和所述BCD工艺中的CMOS器件的栅极结构的形成工艺相同且同步形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310574832.XA CN104659090B (zh) | 2013-11-18 | 2013-11-18 | Ldmos器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310574832.XA CN104659090B (zh) | 2013-11-18 | 2013-11-18 | Ldmos器件及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104659090A true CN104659090A (zh) | 2015-05-27 |
| CN104659090B CN104659090B (zh) | 2017-08-08 |
Family
ID=53250008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310574832.XA Active CN104659090B (zh) | 2013-11-18 | 2013-11-18 | Ldmos器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104659090B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298935A (zh) * | 2016-08-16 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN106449412A (zh) * | 2016-09-30 | 2017-02-22 | 上海华虹宏力半导体制造有限公司 | 开关n型ldmos器件的工艺方法 |
| CN107871782A (zh) * | 2016-09-22 | 2018-04-03 | 立锜科技股份有限公司 | 双扩散金属氧化物半导体元件及其制造方法 |
| CN107887437A (zh) * | 2016-09-30 | 2018-04-06 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法、半导体器件及其形成方法 |
| CN110176488A (zh) * | 2018-02-20 | 2019-08-27 | 马克西姆综合产品公司 | 具有击穿电压钳位的ldmos晶体管 |
| WO2023087829A1 (zh) * | 2021-11-17 | 2023-05-25 | 无锡华润上华科技有限公司 | Ldmos器件及其制作方法 |
| CN119108433A (zh) * | 2024-11-11 | 2024-12-10 | 杭州致善微电子科技有限公司 | 一种基于bcd集成纵向场板dmos器件及工艺 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110133277A1 (en) * | 2009-12-04 | 2011-06-09 | Cha Jae-Han | Semiconductor device |
| CN102130168A (zh) * | 2010-01-20 | 2011-07-20 | 上海华虹Nec电子有限公司 | 隔离型ldnmos器件及其制造方法 |
| CN103022125A (zh) * | 2011-09-22 | 2013-04-03 | 上海华虹Nec电子有限公司 | Bcd工艺中的nldmos器件及制造方法 |
| US20130134511A1 (en) * | 2011-11-30 | 2013-05-30 | Freescale Semiconductor, Inc. | Semiconductor Device with Self-Biased Isolation |
| US20130217196A1 (en) * | 2011-08-03 | 2013-08-22 | Richtek Technology Corporation | High Voltage Device and Manufacturing Method Thereof |
-
2013
- 2013-11-18 CN CN201310574832.XA patent/CN104659090B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110133277A1 (en) * | 2009-12-04 | 2011-06-09 | Cha Jae-Han | Semiconductor device |
| CN102130168A (zh) * | 2010-01-20 | 2011-07-20 | 上海华虹Nec电子有限公司 | 隔离型ldnmos器件及其制造方法 |
| US20130217196A1 (en) * | 2011-08-03 | 2013-08-22 | Richtek Technology Corporation | High Voltage Device and Manufacturing Method Thereof |
| CN103022125A (zh) * | 2011-09-22 | 2013-04-03 | 上海华虹Nec电子有限公司 | Bcd工艺中的nldmos器件及制造方法 |
| US20130134511A1 (en) * | 2011-11-30 | 2013-05-30 | Freescale Semiconductor, Inc. | Semiconductor Device with Self-Biased Isolation |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298935A (zh) * | 2016-08-16 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN106298935B (zh) * | 2016-08-16 | 2019-08-13 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN107871782A (zh) * | 2016-09-22 | 2018-04-03 | 立锜科技股份有限公司 | 双扩散金属氧化物半导体元件及其制造方法 |
| CN106449412A (zh) * | 2016-09-30 | 2017-02-22 | 上海华虹宏力半导体制造有限公司 | 开关n型ldmos器件的工艺方法 |
| CN107887437A (zh) * | 2016-09-30 | 2018-04-06 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法、半导体器件及其形成方法 |
| CN110176488A (zh) * | 2018-02-20 | 2019-08-27 | 马克西姆综合产品公司 | 具有击穿电压钳位的ldmos晶体管 |
| CN110176488B (zh) * | 2018-02-20 | 2024-07-16 | 马克西姆综合产品公司 | 具有击穿电压钳位的ldmos晶体管 |
| WO2023087829A1 (zh) * | 2021-11-17 | 2023-05-25 | 无锡华润上华科技有限公司 | Ldmos器件及其制作方法 |
| CN119108433A (zh) * | 2024-11-11 | 2024-12-10 | 杭州致善微电子科技有限公司 | 一种基于bcd集成纵向场板dmos器件及工艺 |
| CN119108433B (zh) * | 2024-11-11 | 2025-02-21 | 杭州致善微电子科技有限公司 | 一种基于bcd集成纵向场板dmos器件及工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104659090B (zh) | 2017-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9041102B2 (en) | Power transistor and associated method for manufacturing | |
| US9837508B2 (en) | Manufacturing method of trench power MOSFET | |
| US9685523B2 (en) | Diode structures with controlled injection efficiency for fast switching | |
| CN104659090A (zh) | Ldmos器件及制造方法 | |
| CN102376762B (zh) | 超级结ldmos器件及制造方法 | |
| KR20130085751A (ko) | 수평형 디모스 트랜지스터 및 그 제조방법 | |
| KR102333100B1 (ko) | Ldmos 소자 및 그 제조 방법 | |
| KR101699585B1 (ko) | 고전압 반도체 소자 및 그 제조 방법 | |
| US9184278B2 (en) | Planar vertical DMOS transistor with a conductive spacer structure as gate | |
| CN114038914A (zh) | 双重耐压半导体功率器件及其制备方法 | |
| CN113838914A (zh) | 具有分离栅结构的ret igbt器件结构及制作方法 | |
| US9178054B2 (en) | Planar vertical DMOS transistor with reduced gate charge | |
| US10217828B1 (en) | Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same | |
| CN103545346B (zh) | 隔离型n型ldmos器件及其制造方法 | |
| CN105679831B (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN117855282B (zh) | 低压屏蔽栅mosfet及其制备方法、芯片 | |
| CN102130163B (zh) | Esd高压dmos器件及其制造方法 | |
| CN104409500B (zh) | 射频ldmos及其制作方法 | |
| CN107910358B (zh) | Ldmos及其制造方法 | |
| CN115274859A (zh) | Ldmos晶体管及其制造方法 | |
| JP6368105B2 (ja) | トレンチ型ｍｏｓｆｅｔ半導体装置 | |
| TWI503972B (zh) | 橫向式絕緣閘雙極電晶體及其製造方法 | |
| CN103839998B (zh) | Ldmos器件及其制造方法 | |
| CN104064596A (zh) | Nldmos器件及其制造方法 | |
| CN116259644B (zh) | 平面型SiC MOSFET器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |