[go: up one dir, main page]

CN104601503A - 具有预测判决反馈均衡的接收机和包括该接收机的显示器 - Google Patents

具有预测判决反馈均衡的接收机和包括该接收机的显示器 Download PDF

Info

Publication number
CN104601503A
CN104601503A CN201410592647.8A CN201410592647A CN104601503A CN 104601503 A CN104601503 A CN 104601503A CN 201410592647 A CN201410592647 A CN 201410592647A CN 104601503 A CN104601503 A CN 104601503A
Authority
CN
China
Prior art keywords
field effect
effect transistor
replica
receiver
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410592647.8A
Other languages
English (en)
Other versions
CN104601503B (zh
Inventor
穆罕默德·赫克马特
阿米尔·阿米尔查尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN104601503A publication Critical patent/CN104601503A/zh
Application granted granted Critical
Publication of CN104601503B publication Critical patent/CN104601503B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/70—Automatic control for modifying converter range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03146—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Analogue/Digital Conversion (AREA)
  • Dc Digital Transmission (AREA)
  • Noise Elimination (AREA)

Abstract

提供了一种使用一个或更多个场效应晶体管(FET)的本体偏置以提供用于预测抽头的补偿的预测判决反馈均衡器。在一个实施例中，预测判决反馈均衡器的预测抽头包括由按照差分放大器结构的两个FET构成的差分放大器，且一个或两个FET的本体偏置被控制以在差分放大器中提供补偿。在一个实施例中，驱动DAC电阻器的电流DAC被用于提供本体偏置电压，且包括形成最大可能DAC输出电压的复制电路的反馈电路被用于控制电流DAC的电流源的偏置。

Description

具有预测判决反馈均衡的接收机和包括该接收机的显示器
本申请要求于2013年10月31日提交的名称为“BODY-BIASED SLICERDESIGN FOR PREDICTIVE DECISION FEEDBACK EQUALIZERS(用于预测判决反馈均衡器的本体偏置的限制器设计)”的第61/898,421号美国临时申请和于2014年7月24日提交的第14/340,463号美国专利申请的优先权和权益，所述申请的全部内容通过引用包含于此。
技术领域
下面的描述涉及在非理想(例如，有损)信道上的数字数据的发送，更具体地讲，涉及一种用于减轻由通过非理想信道发送而导致的码间干扰的预测判决反馈均衡器。
背景技术
高速数字数据链路会受到码间干扰的影响，尤其在损耗、反射或其他缺陷存在于发送信道的情况下。码间干扰可具有这样的影响：在给定时钟周期期间接收的信号是在发送机处在相应时钟周期期间发送的位以及在多个在前时钟周期期间发送的位的线性组合。可使用被称为判决反馈均衡(DFE)的技术来减轻码间干扰的影响，判决反馈均衡涉及校正在每个时钟周期期间在采样点接收的具有在多个在前时钟周期期间接收的位的线性组合的信号。
可使用被称为预测判决反馈均衡(预测DFE，还可被称为推测DFE或循环展开DFE)的技术来产生来自被称为第一抽头的直接在前接收位的贡献，其中计算两个校正项，一个校正项与在直接在前接收位中接收的1对应，另一个校正项与在直接在前接收位中接收的0对应；一旦在直接在前时钟周期上接收的位的二进制值可用，就接着使用复用器(MUX)来选择这两个校正项中的合适的一个。
具体地，电流数模转换器(DAC)可被用于在用于对接收的信号进行采样的钟控比较器内将电流加到可被实施为差分对的比较器的输出电流。加到输出的电流有效地实现具有适当的比例因子的在前位。这个方法具有诸多缺点。DAC消耗电能，且因为DAC表现出电容性负载，所以DAC限制电路的速度。
因此，存在对以可接受的功耗获得提高的速度的预测反馈均衡系统的需求。
发明内容
在预测判决反馈均衡器中，一个或更多个场效应晶体管(FET)的本体偏置被用于提供用于预测抽头的补偿。在一个实施例中，预测判决反馈均衡器的预测抽头包括由按照差分放大器结构的两个FET构成的差分放大器，且控制一个或两个场效应晶体管(FET)的本体偏置以在差分放大器中提供补偿。在一个实施例中，驱动DAC电阻器的电流DAC被用于提供本体偏置电压，包括形成最大可能DAC输出电压的复制电路的反馈电路被用于控制电流DAC的电流源的偏置。
根据本发明的实施例，提供了一种具有预测判决反馈均衡的接收机，所述接收机包括：第一差分放大器，包括第一场效应晶体管(FET)和第二FET，第一FET和第二FET以差分对的结构连接；以及电压模式数模转换器(DAC)，包括第一DAC输出，第一DAC输出连接到第一FET的体端子；以及DAC电压限制电路，连接到DAC。
在一个实施例中，DAC包括DAC电阻器、多个支路和偏置控制输入；DAC电压限制电路包括连接到第一差分放大器的公共节点的参考电压输入以及具有复制电压输出的复制电路，复制电路包括DAC的所述多个支路中的支路的成比例复制。
在一个实施例中，DAC的所述多个支路中的每个包括支路电流源。
在一个实施例中，DAC的第一支路的支路电流源包括具有第一栅极宽度的FET，所述FET的栅极连接到DAC的偏置控制输入，DAC的所述多个支路中的剩余支路的支路电流源包括栅极宽度为第一栅极宽度的2的递增次幂倍的FET。
在一个实施例中，复制电路包括串联连接的电流源复制FET、开关晶体管复制FET和复制电阻器。
在一个实施例中，DAC的所述多个支路的支路电流源中的每个包括FET，每个FET具有栅极宽度；复制电阻器的电阻是DAC电阻器的电阻的k倍，其中k是复制比例因子；电流源复制FET的栅极宽度是DAC的所述多个支路的支路电流源的栅极宽度之和。
在一个实施例中，复制电路包括具有第一输入和第二输入的反馈放大器，第一输入连接到复制电压输出，第二输入连接到参考电压输入。
在一个实施例中，反馈放大器被构造成维持第一输入处的电压，其中，第一输入处的电压与第二输入处的电压基本相同。
在一个实施例中，反馈放大器包括输出，所述输出连接到第一偏置控制FET的栅极，第一偏置控制FET与第二偏置控制FET串联连接，第二偏置控制FET按照二极管方式被连接。
在一个实施例中，第二偏置控制FET被构造成用作电流镜中的参考器件，电流源复制FET和DAC的支路电流源的FET是电流镜中的镜像器件。
在一个实施例中，第一差分放大器的第一FET和第二FET是n沟道FET；第一FET的源极连接到第一差分放大器的公共节点；第二FET的源极连接到第一差分放大器的公共节点。
在一个实施例中，DAC包括第一DAC输出和第二DAC输出，第二DAC输出连接到第二FET的体端子。
在一个实施例中，DAC的所述多个支路中的每个包括支路电流源。
在一个实施例中，DAC的第一支路的支路电流源包括具有第一栅极宽度的FET，所述FET的栅极连接到DAC的偏置控制输入，且DAC的所述多个支路中的剩余支路的支路电流源包括栅极宽度为第一栅极宽度的2的递增次幂倍的FET。
在一个实施例中，复制电路包括串联连接的电流源复制FET、开关晶体管复制FET和复制电阻器。
在一个实施例中，DAC的所述多个支路的支路电流源中的每个包括FET，每个FET具有栅极宽度；复制电阻器的电阻是DAC电阻器的电阻的k倍，其中k是复制比例因子；电流源复制FET的栅极宽度是DAC的所述多个支路的支路电流源的栅极宽度之和。
在一个实施例中，复制电路包括具有第一输入和第二输入的反馈放大器，第一输入连接到复制电压输出，第二输入连接到参考电压输入。
在一个实施例中，反馈放大器包括放大器输出，且放大器输出连接到第一偏置控制FET的栅极，第一偏置控制FET与第二偏置控制FET串联连接，第二偏置控制FET按照二极管方式被连接。
在一个实施例中，接收机包括第二差分放大器，第二差分放大器也包括第一FET和第二FET，第二差分放大器的第一FET和第二FET以差分对的结构连接。
在一个实施例中，第一DAC输出连接到第二差分放大器的第二FET的体端子，第二DAC输出连接到第二差分放大器的第一FET的体端子。
在一个实施例中，一种显示器包括：时序控制器，包括数字输出；以及驱动器集成电路(IC)，驱动器IC包括：IC输入；以及接收机的连接到IC输入的接收机输入，时序控制器的数字输出连接到驱动器IC的IC输入。
附图说明
将通过参照说明书、权利要求和附图来领会和理解本发明的这些和其他的特点和优点，在附图中：
图1A是呈现码间干扰的影响的进入非理想(例如，有损)信道的输入信号和离开非理想信道的输出信号的图解；
图1B是示出根据本发明的实施例的呈现码间干扰的影响的信号和已经通过反馈均衡减轻码间干扰影响的信号的图；
图2是用于直接判决反馈均衡的系统的示意图；
图3是根据本发明的实施例的用于预测判决反馈均衡的系统的示意图；
图4是在限制器的输出使用电流数模转换器(DAC)的用于预测判决反馈均衡的系统的示意图；
图5是根据本发明的实施例的具有本体偏置的限制器的示意图；
图6是根据本发明的实施例的用于提供本体偏置的电压模式DAC的示意图；
图7是根据本发明的实施例的用于调节DAC偏置的电路的示意图；以及
图8是根据本发明的实施例的采用了使用本体偏置的预测判决反馈均衡的显示器的框图。
具体实施方式
下面结合附图阐明的详细描述是意图作为根据本发明提供的用于预测判决反馈均衡器的本体偏置的限制器设计的示例性实施例的描述，而不是意图代表可构造或利用本发明的唯一形式。所述描述结合示出的实施例阐明本发明的特征。然而，将要理解的是，可通过也意图被包含在发明的精神和范围内的不同的实施例来实现相同或等效的功能和结构。如在这里的别处所指示，同样的元件标号意图指示同样的元件或特征。
参照图1A，在一个实施例中，当通过发送机发送的信号是单个矩形脉冲110时，单个矩形脉冲110在通过非理想(例如，有损)信道115发送之后变成具有与发送信号不同形状的接收信号120。接收信号120在主采样时间(即，在与在接收机中对数据进行采样的时间对应的采样时间)具有值C0，并且因为非理想信道的不完美特性，所以发送脉冲110的影响持续若干个采样间隔，得到被称为残数C1、C2等的残余信号值。因为在与随后发送的数据脉冲对应的信号相同的时间接收残余信号且在与随后发送的数据脉冲对应的信号上叠加残余信号，所以残余信号造成码间干扰。
参照图1B，可在接收机做出关于发送脉冲是0还是1的判决之后使用判决反馈均衡。一旦已经做出这个判决，就推测发送脉冲的形状，计算在不同采样时间延迟的残数，并且从随后接收的信号120减去计算的残数，以减少在校正的信号125中的码间干扰的影响。
参照图2，在现有技术的实施例中，通过用钟控比较器210接着用移位寄存器220处理接收的信号，来完成直接DFE。包括钟控比较器的输出和移位寄存器的抽头的每个接连的抽头230包含在先前的采样时间接收的位。将每个抽头230乘以与残数对应的常数，并将其反馈和添加到接收的信号，以从先前接收的位删除残数。因为在直接DFE电路的运行中沿从第一抽头开始的路径的时序(timing)出现最大的挑战，所以从第一抽头开始的路径被称为关键性的路径，在这个路径中，在前位被分解并被乘以它的抽头值(C1)以及从在一个单位间隔(UI)中的电流输入中被减去。
参照图3，在根据本发明的实施例的预测DFE中，通过将不同的补偿加到电路的两个支路中的输入信号，并在两个钟控比较器305、310中的每个中将每个结果转换成数字值，来预计算分别与已经接收的0或1对应的两个可能的结果。一旦在接收机中做出关于在前接收位是0还是1的判决，就在复用器315中选择校正结果。预测DFE可具有一个或更多个预测抽头。参照图4，可使用包括均由场效应晶体管(FET)构造的差分放大器410、锁存器415和电流DAC 420的电路来完成预计算。通过时钟的互补相位来对差分放大器和锁存器进行时钟控制，以形成钟控比较器或“限制器”(slicer)，电流DAC将补偿电流加到差分放大器的输出。在这个方法中使用的电流DAC消耗额外的电能，且因为第一抽头可为系统中的最大抽头，所以通过将电流DAC连接到限制器而强加的寄生电容以及在电路速度方面的相应劣化会显著。
参照图5，在一个实施例中，预测DFE电路使用这样的启示，即，在预测DFE电路中，预测抽头(例如，第一抽头)不主动地切换，所以不需要对高速节点添加校正。在这个实施例中，限制器包括差分放大器510和锁存器515。通过在第一时钟输入516和第二时钟输入517提供的时钟的互补相位来对差分放大器510和锁存器515进行时钟控制。在限制器的差分放大器510中的一个或两个晶体管的第四端子或“体”端子(bulk terminal)被用于在没有直接位于数据路径中的第一抽头的情况下实现第一抽头补偿。差分放大器510包括按照差分对结构连接的两个FET 535、545，每个FET的一个端子连接到公共节点或“尾部”520。通过提供补偿电压作为施加到一个或更多个FET的第四端子的偏置，来实现差分放大器补偿。在第四端子上的这个偏置或“本体偏置”(body bias)可按照应用于差分放大器510的FET中的一个的单端方式被施加，或者它可按照差分方式被施加，以确保第一偏置施加到差分放大器510的第一FET 535的第四端子530和互补的第二偏置施加到差分放大器510的第二FET 545的第四端子540的电路对称性。
在一个实施例中，通过图6的差分DAC来产生差分偏置。在这个DAC中，一组n个电流源610中的每个提供电流，其中n是DAC的位数。每个电流源610包括FET或由FET组成；这些电流源FET的栅极连接到可在DAC的偏置控制输入外部地提供的DAC电流源偏置电压。每个电流源FET的栅极宽度等于在所述组中的在前电流源FET的栅极宽度的两倍，使得通过每个电流源610提供的电流等于在所述组中的在前电流源610的电流的两倍。电流源FET中的最小的一个具有被称为单位电流源栅极宽度的栅极宽度，并提供被称为单位支路电流的支路电流。每个电流源供给DAC的两个支路，所述两个支路包含分别连接到第一DAC输出625和第二DAC输出630的第一DAC开关晶体管(例如开关FET 615)和第二DAC开关晶体管(例如开关FET 620)。可通过各自的控制信号来使得每个支路中的开关FET接通或断开；这些控制信号控制DAC的输出。在其他实施例中，在串联的接连电流源中的电流比率可与2不同，或通过电流源提供的电流可不形成几何级数。第一DAC支路全部连接到第一电阻器635，第二DAC支路全部连接到第二电阻器640，使得在第一电阻器635和第二电阻器640的每个中流动的总电流在两个互补的DAC输出625、630产生各自的输出电压。在使用单端DAC的实施例中，每个DAC电流源610仅供给DAC的一个支路，每个支路包含一个开关FET，且支路连接到DAC电阻器，使得在DAC的支路中流动的总电流在DAC输出处产生电压。在一个实施例中，差分DAC用于在预测DFE电路的一个支路中提供补偿电压，通过在第二支路中反转两个DAC输出与在差分放大器中的FET的第四端子的连接，来将相同的差分DAC用于在预测DFE电路的另一支路中提供相反的补偿。在一个实施例中，通过补偿电压源的另一来源或“补偿电压源”(可为固定电压源)来提供作为本体偏置而提供的补偿电压，而不是由DAC提供。
在一个实施例中，需要避免正向偏置FET器件的体。这可通过使用用于限制最大DAC输出电压的电路或“DAC电压限制电路”，来确保最大DAC输出电压小于在限制器的尾部的电压，或者至少确保最大DAC输出电压以小于二极管压降来超过限制器尾部电压，从而实现所述避免，使得由所述体的少量的正向偏置导致的任何漏电流是小的。最大DAC输出电压与全部第一开关FET 615被导通或全部第二开关FET 620被导通对应，全部第一开关FET615被导通或全部第二开关FET 620被导通导致最大DAC电流(通过电流源610提供的总电流)通过DAC电阻器635、640的一个被驱动。图7示出根据一个实施例的DAC电压限制电路。在这个电路中，电流通过包括串联连接的电流源复制FET 710、开关晶体管复制FET 715和复制电阻器720的复制电路705或由串联连接的电流源复制FET 710、开关晶体管复制FET 715和复制电阻器720组成的复制电路705流向地。电流源复制FET 710的栅极连接到DAC中的电流源FET的栅极(即，连接到DAC的偏置控制输出)。电流源复制FET 710的栅极宽度是单位电流源栅极宽度的(2n-1)/k倍，且开关晶体管复制FET 715例如通过栅极的接地而导通，如所示出的。这个结构导致等于最大DAC电流的1/k倍的电流流过电流源复制FET 710、开关晶体管复制FET 715，并通过复制电阻器720，其中，k是复制比例因子。复制电阻器720具有等于DAC电阻器635、640两者之一的电阻的k倍的电阻，从而使得在复制电压输出722处的电压(即，横跨复制电阻器720的电压降)与DAC的最大输出电压相等。电阻器连接到运算放大器(op-amp)725的反相输入，运算放大器(op-amp)725被构造为用于控制DAC电流源控制电压的负反馈环的反馈放大器。反馈放大器725的非反相输入727作为参考电压输入而运行，并连接到限制器尾部520(图5)。反馈放大器725驱动电流控制FET 728的栅极，电流控制FET 728的栅极控制流过以二极管形式连接的参考FET 730的电流。参考FET 730是电流镜的参考器件，电流镜包括电流源复制FET 710和DAC中的电流源FET作为镜像器件。
如果存在于复制电路中作为在反馈放大器725的反相输入处的电压的最大DAC输出电压开始超过限制器尾部电压，则反馈放大器的输出将减小，减少流过电流控制FET 728的电流。这导致流过参考FET 730的电流的减少，且因此导致流过DAC电流源FET和电流源复制FET 710的电流的减少；按照这种方式，通过反馈放大器725的反馈校正最大DAC输出电压超过限制器尾部电压的任何增大。
在运行中，系统控制器可将DAC输出设定为在基于非理想(例如，有损)信道的行为的测量或仿真的运行之前确定的值，或者系统控制器可在运行期间凭经验来设定DAC信道，调节设定(以及在DFE中的其他DAC的设定)，直到DFE的性能可接受或优化。如果在发送的数据上使用检错码，则可例如基于位错率测量DFE的性能。可使用梯度下降处理(gradient descentprocess)以找到最小位错率或可接受的位错率。
由于在限制器尾部520处的电压通过由时钟或输入差分对的切换而控制的晶体管来接地，因此在限制器尾部520处的电压可波动。这些波动可充分地超过通过反馈放大器725实现的控制环路的带宽以具有很少的影响，或可通过用电容器(选择该电容器以消除出现在限制器尾部电压的高频波动)将互补时钟信号耦合至限制器尾部而抑制这些波动。
通过包括反馈放大器725的增益和带宽以及复制电阻器的值的若干因素来影响由反馈放大器725实现的控制环路的增益和带宽。在一个实施例中，将这个环路的单位增益频率选为在100kHz与10MHz之间，该频率足够高以提供快速启动，但高得还不足以使环路稳定性妥协。
参照图8，在一个实施例中，显示器805包含时序控制器810，时序控制器810被构造成在非理想(例如，有损)信道820上将高速数字数据发送至驱动器集成电路(驱动器IC)815。驱动器IC接收受码间干扰影响的信号，并包括根据本发明的实施例构建的接收机以减轻码间干扰的影响。
尽管这里已经具体描述和示出了用于预测判决反馈均衡器的本体偏置的限制器设计的示例性实施例，但是许多修改和改变对于本领域的技术人员将是明显的。例如，尽管在描述和示出的电路中，n沟道FET被用在限制器中，p沟道FET被用在电压模式DAC中，但是可利用在限制器中使用p沟道FET或在电压模式DAC中使用n沟道FET的互补电路。因此，将理解的是，可按照除了这里详细描述的方式之外的方式来实施根据本发明的原理构造的用于预测判决反馈均衡器的本体偏置的限制器设计。本发明还被限定在权利要求及其等同物中。

Claims (21)

1.一种具有预测判决反馈均衡的接收机，所述接收机包括：
第一差分放大器，包括第一场效应晶体管和第二场效应晶体管，第一场效应晶体管和第二场效应晶体管以差分对的结构连接；
电压模式数模转换器，包括第一数模转换器输出，第一数模转换器输出连接到第一场效应晶体管的体端子；以及
数模转换器电压限制电路，连接到数模转换器。
2.如权利要求1所述的接收机，其中，数模转换器包括：
数模转换器电阻器；
多个支路；以及
偏置控制输入，
其中，数模转换器电压限制电路包括：
参考电压输入，连接到第一差分放大器的公共节点；以及
复制电路，具有复制电压输出，复制电路包括数模转换器的所述多个支路中的支路的成比例复制。
3.如权利要求2所述的接收机，其中，数模转换器的所述多个支路中的每个包括支路电流源。
4.如权利要求3所述的接收机，其中，数模转换器的第一支路的支路电流源包括具有第一栅极宽度的场效应晶体管，所述场效应晶体管的栅极连接到数模转换器的偏置控制输入，数模转换器的所述多个支路中的剩余支路的支路电流源包括具有栅极宽度为第一栅极宽度的2的递增次幂倍的场效应晶体管。
5.如权利要求3所述的接收机，其中，复制电路包括串联连接的电流源复制场效应晶体管、开关晶体管复制场效应晶体管和复制电阻器。
6.如权利要求5所述的接收机，其中：
数模转换器的所述多个支路的支路电流源中的每个包括场效应晶体管，每个场效应晶体管具有栅极宽度；
复制电阻器的电阻是数模转换器电阻器的电阻的k倍，其中k是复制比例因子；以及
电流源复制场效应晶体管的栅极宽度是数模转换器的所述多个支路的支路电流源的栅极宽度之和。
7.如权利要求5所述的接收机，其中：
复制电路包括具有第一输入和第二输入的反馈放大器，第一输入连接到复制电压输出，第二输入连接到参考电压输入。
8.如权利要求7所述的接收机，其中，反馈放大器被构造成维持第一输入处的电压，其中，第一输入处的电压与第二输入处的电压基本相同。
9.如权利要求8所述的接收机，其中，反馈放大器包括输出，所述输出连接到第一偏置控制场效应晶体管的栅极，第一偏置控制场效应晶体管与第二偏置控制场效应晶体管串联连接，第二偏置控制场效应晶体管按照二极管方式被连接。
10.如权利要求9所述的接收机，其中，第二偏置控制场效应晶体管被构造成用作电流镜中的参考器件，电流源复制场效应晶体管和数模转换器的支路电流源的场效应晶体管是电流镜中的镜像器件。
11.如权利要求10所述的接收机，其中：
第一差分放大器的第一场效应晶体管和第二场效应晶体管是n沟道场效应晶体管；
第一场效应晶体管的源极连接到第一差分放大器的公共节点；以及
第二场效应晶体管的源极连接到第一差分放大器的公共节点。
12.如权利要求2所述的接收机，其中，数模转换器是包括第一数模转换器输出和第二数模转换器输出的差分数模转换器，第二数模转换器输出连接到第二场效应晶体管的体端子。
13.如权利要求12所述的接收机，其中，数模转换器的所述多个支路中的每个包括支路电流源。
14.如权利要求13所述的接收机，其中，数模转换器的第一支路的支路电流源包括具有第一栅极宽度的场效应晶体管，所述场效应晶体管的栅极连接到数模转换器的偏置控制输入，且数模转换器的所述多个支路中的剩余支路的支路电流源包括栅极宽度为第一栅极宽度的2的递增次幂倍的场效应晶体管。
15.如权利要求13所述的接收机，其中，复制电路包括串联连接的电流源复制场效应晶体管、开关晶体管复制场效应晶体管和复制电阻器。
16.如权利要求15所述的接收机，其中：
数模转换器的所述多个支路的支路电流源中的每个包括场效应晶体管，每个场效应晶体管具有栅极宽度；
复制电阻器的电阻是数模转换器电阻器的电阻的k倍，其中k是复制比例因子；以及
电流源复制场效应晶体管的栅极宽度是数模转换器的所述多个支路的支路电流源的栅极宽度之和。
17.如权利要求15所述的接收机，其中：
复制电路包括具有第一输入和第二输入的反馈放大器，第一输入连接到复制电压输出，第二输入连接到参考电压输入。
18.如权利要求17所述的接收机，其中，反馈放大器包括放大器输出，且放大器输出连接到第一偏置控制场效应晶体管的栅极，第一偏置控制场效应晶体管与第二偏置控制场效应晶体管串联连接，第二偏置控制场效应晶体管按照二极管方式被连接。
19.如权利要求12所述的接收机，所述接收机还包括第二差分放大器，第二差分放大器也包括第一场效应晶体管和第二场效应晶体管，第二差分放大器的第一场效应晶体管和第二场效应晶体管以差分对的结构连接。
20.如权利要求19所述的接收机，其中，第一数模转换器输出连接到第二差分放大器的第二场效应晶体管的体端子，第二数模转换器输出连接到第二差分放大器的第一场效应晶体管的体端子。
21.一种显示器，包括：
时序控制器，包括数字输出；以及
驱动器集成电路，包括：
集成电路输入；以及
如权利要求1所述的接收机的接收机输入，连接到集成电路输入，时序控制器的数字输出连接到驱动器集成电路的集成电路输入。
CN201410592647.8A 2013-10-31 2014-10-29 具有预测判决反馈均衡的接收机和包括该接收机的显示器 Active CN104601503B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361898421P 2013-10-31 2013-10-31
US61/898,421 2013-10-31
US14/340,463 US9674008B2 (en) 2013-10-31 2014-07-24 Body-biased slicer design for predictive decision feedback equalizers
US14/340,463 2014-07-24

Publications (2)

Publication Number Publication Date
CN104601503A true CN104601503A (zh) 2015-05-06
CN104601503B CN104601503B (zh) 2019-12-20

Family

ID=51726426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410592647.8A Active CN104601503B (zh) 2013-10-31 2014-10-29 具有预测判决反馈均衡的接收机和包括该接收机的显示器

Country Status (7)

Country Link
US (1) US9674008B2 (zh)
EP (1) EP2869518B1 (zh)
JP (1) JP6463619B2 (zh)
KR (1) KR102240296B1 (zh)
CN (1) CN104601503B (zh)
AU (1) AU2014240238B2 (zh)
TW (1) TWI642286B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114217561A (zh) * 2021-12-15 2022-03-22 江苏集萃智能集成电路设计技术研究所有限公司 用于dp接口的控制电路装置及其自适应均衡方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595975B1 (en) * 2015-09-30 2017-03-14 Samsung Display Co., Ltd. Low-latency high-gain current-mode logic slicer
US10798396B2 (en) 2015-12-08 2020-10-06 Samsung Display Co., Ltd. System and method for temporal differencing with variable complexity
US9722820B1 (en) * 2016-03-17 2017-08-01 Samsung Display Co., Ltd. Calibration technique for a tap value in decision feedback equalizers
US9742597B1 (en) * 2016-03-29 2017-08-22 Xilinx, Inc. Decision feedback equalizer
US10476707B2 (en) * 2018-03-05 2019-11-12 Samsung Display Co., Ltd. Hybrid half/quarter-rate DFE
CN112422461B (zh) * 2020-11-05 2022-04-19 硅谷数模(苏州)半导体有限公司 判决反馈均衡器以及数据的采集与校正方法
US11695397B2 (en) * 2021-08-10 2023-07-04 Xilinx, Inc. Offset circuitry and threshold reference circuitry for a capture flip-flop
EP4203324A1 (en) * 2021-12-21 2023-06-28 Imec VZW An input circuitry and a method for receiving an analog input signal
US11881969B2 (en) * 2022-04-22 2024-01-23 Samsung Display Co., Ltd. Real-time DC-balance aware AFE offset cancellation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728749B2 (en) * 2007-06-12 2010-06-01 Texas Instruments Incorporated Multi-mode digital-to-analog converter
US20130208782A1 (en) * 2012-02-10 2013-08-15 International Business Machines Corporation Time domain analog multiplication techniques for adjusting tap weights of feed-forward equalizers

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132562A (en) * 1991-07-01 1992-07-21 International Business Machines Corporation Push-pull driver without input saturation or output leakage
KR100474821B1 (ko) 1997-08-26 2005-06-28 삼성전자주식회사 비선형특성을갖는재생신호처리장치및방법
KR100442818B1 (ko) 1998-10-14 2004-09-18 삼성전자주식회사 순차적 갱신 적응형 등화기 및 그 방법
CN100428640C (zh) * 2004-04-07 2008-10-22 明基电通股份有限公司 滤波器、均衡器及决策回授等化方法
US7499489B1 (en) * 2004-09-16 2009-03-03 Analog Devices, Inc. Equalization in clock recovery receivers
US7733951B2 (en) 2006-09-12 2010-06-08 Mediatek Inc. Equalization method with adjustable equalizer span
US8743944B2 (en) * 2006-09-14 2014-06-03 Nec Corporation Decision feedback equalizing method and equalizer
US7792187B2 (en) 2007-08-31 2010-09-07 International Business Machines Corporation Multi-tap decision feedback equalizer (DFE) architecture eliminating critical timing path for higher-speed operation
JP4956840B2 (ja) * 2008-03-14 2012-06-20 日本電気株式会社 判定帰還等化装置及び方法
US8482359B2 (en) * 2009-09-03 2013-07-09 Realtek Semiconductor Corp. Equalization apparatus
US8680937B2 (en) * 2010-11-17 2014-03-25 Freescale Semiconductor, Inc. Differential equalizers with source degeneration and feedback circuits
TWI478541B (zh) * 2011-08-02 2015-03-21 Realtek Semiconductor Corp 等化裝置及等化方法
US9013386B2 (en) * 2012-01-09 2015-04-21 Himax Technologies Limited Liquid crystal display and method for operating the same
US9100229B2 (en) * 2013-09-25 2015-08-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Method of calibrating a slicer in a receiver or the like

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728749B2 (en) * 2007-06-12 2010-06-01 Texas Instruments Incorporated Multi-mode digital-to-analog converter
US20130208782A1 (en) * 2012-02-10 2013-08-15 International Business Machines Corporation Time domain analog multiplication techniques for adjusting tap weights of feed-forward equalizers

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HSIEH CHANGLIN等: "Decision Feedback Equalizers Using the Back-Gate Feedback Technique", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS》 *
ZHANG XUELIN等: "A 6.25-Gbps 4-tap Low-Power Decision Feedback Equalizer in 0.13 um CMOS Technology", 《IEEE》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114217561A (zh) * 2021-12-15 2022-03-22 江苏集萃智能集成电路设计技术研究所有限公司 用于dp接口的控制电路装置及其自适应均衡方法
CN114217561B (zh) * 2021-12-15 2024-03-01 江苏集萃智能集成电路设计技术研究所有限公司 用于dp接口的控制电路装置及其自适应均衡方法

Also Published As

Publication number Publication date
US20150116299A1 (en) 2015-04-30
CN104601503B (zh) 2019-12-20
US9674008B2 (en) 2017-06-06
TWI642286B (zh) 2018-11-21
AU2014240238A1 (en) 2015-05-14
KR102240296B1 (ko) 2021-04-14
KR20150050428A (ko) 2015-05-08
TW201517569A (zh) 2015-05-01
JP2015089126A (ja) 2015-05-07
AU2014240238B2 (en) 2019-01-17
EP2869518B1 (en) 2018-05-23
JP6463619B2 (ja) 2019-02-06
EP2869518A1 (en) 2015-05-06

Similar Documents

Publication Publication Date Title
CN104601503B (zh) 具有预测判决反馈均衡的接收机和包括该接收机的显示器
KR102300554B1 (ko) 다중 스테이지 분산 판정 피드백 등화를 제공하기 위한 방법 및 시스템
JP4267655B2 (ja) 電子回路、該電子回路として構成された差分送信機、及び、自己直列終端送信機を形成する方法（振幅制御、プリ・エンファシス制御及びスルー・レート制御のためのセグメント化と振幅精度及び高電圧保護のための電圧調整とを有する自己直列終端シリアル・リンク送信機）
CN100580650C (zh) 接口电路和半导体集成电路
US9564863B1 (en) Circuits and methods for variable gain amplifiers
CN105282063B (zh) 用于预测判决反馈均衡的系统和显示器
KR102279089B1 (ko) 전압-모드 드라이버에 대한 임피던스 및 스윙 제어
KR101759340B1 (ko) 스큐 정정을 갖는 serdes 전압-모드 드라이버
US8878568B1 (en) High-speed SSR transmit driver
US20080238482A1 (en) Transmitter swing control circuit and method
US9160403B2 (en) Signal transmission circuit, signal transmission system, and signal transmission method
EP1548944B1 (en) Receiving device
US10742175B2 (en) Amplifier circuit, reception circuit, and semiconductor integrated circuit
US20230061840A1 (en) Method and apparatus for low latency charge coupled decision feedback equalization
US9559697B2 (en) Transmitter circuit and semiconductor integrated circuit
US7436214B2 (en) Pseudo differential current mode receiver
Dhar et al. Aging of current DACs and its impact in equalizer circuits
CN113169714A (zh) 用于控制切片器工作电流的带稳定高频峰化功能的可编程连续时间线性均衡器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant