[go: up one dir, main page]

CN104575424B - 扫描驱动电路及其或非门逻辑运算电路 - Google Patents

扫描驱动电路及其或非门逻辑运算电路 Download PDF

Info

Publication number
CN104575424B
CN104575424B CN201510012006.5A CN201510012006A CN104575424B CN 104575424 B CN104575424 B CN 104575424B CN 201510012006 A CN201510012006 A CN 201510012006A CN 104575424 B CN104575424 B CN 104575424B
Authority
CN
China
Prior art keywords
electrically connected
transistor
phase inverter
constant pressure
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510012006.5A
Other languages
English (en)
Other versions
CN104575424A (zh
Inventor
戴超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510012006.5A priority Critical patent/CN104575424B/zh
Priority to US14/438,606 priority patent/US9805679B2/en
Priority to PCT/CN2015/071714 priority patent/WO2016109995A1/zh
Publication of CN104575424A publication Critical patent/CN104575424A/zh
Application granted granted Critical
Publication of CN104575424B publication Critical patent/CN104575424B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Logic Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种采用氧化物半导体薄膜晶体管的扫描驱动电路及其或非门逻辑运算电路，包括应用于GOA电路下拉维持电路中的第一反相器和第二反相器，以及多个晶体管，利用NTFT与反相器的结合替代原有的PMOS元件的功能，实现类似原来的CMOS NOR运算电路的特性，从而解决了IGZO TFT单型器件逻辑运算电路的设计问题，更适合大型的数字集成电路集成在液晶显示器。

Description

扫描驱动电路及其或非门逻辑运算电路
技术领域
本发明涉及液晶显示技术领域，特别是涉及一种采用氧化物半导体薄膜晶体管的扫描驱动电路及其或非门逻辑运算电路。
背景技术
对于大规模集成电路而言，逻辑运算电路最基本的三个器件就是反相器(Inverter)、与非门(NAND)、或非门(NOR)，而通常这三种器件都是采用CMOS FET做成，也就是电路中有PMOS和NMOS两种器件。
在氧化物半导体器件中，IGZO已经成为了下一代显示器关注的焦点，而氧化半导体由于特殊的材料结构决定了其具备较好的NTFT特性。但是，在薄膜晶体管TFT中也有NTFT和PTFT两种器件，但是一般只有LTPS制程才能获得性能较好的PTFT器件，因此如何利用单型的器件(PTFT或NTFT)制作出Inverter、NAND或NOR也成为一个亟待解决的问题。
发明内容
本发明主要解决的技术问题是提供一种采用氧化物半导体薄膜晶体管的扫描驱动电路及其或非门逻辑运算电路，能够利用单型的器件(PTFT或NTFT)制作出NAND。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种或非门逻辑运算电路，所述电路包括应用于GOA电路下拉维持电路中的第一反相器和第二反相器，以及第十三晶体管(T13)，栅极电性连接于所述第一反相器的输出端，漏极电性连接于恒压高电位(DCH)；第十四晶体管(T14)，栅极电性连接于所述第二反相器的输出端，漏极电性连接于所述第十三晶体管(T13)的源极，源极电性连接于所述逻辑运算电路的输出端(Vout)；第十五晶体管(T15)，栅极电性连接于所述逻辑运算电路的第一输入端(A)，漏极电性连接于所述逻辑运算电路的输出端(Vout)，源极电性连接于恒压低电位(DCL)；第十六晶体管(T16)，栅极电性连接于所述逻辑运算电路的第二输入端(B)，漏极电性连接于所述逻辑运算电路的输出端(Vout)，源极电性连接于恒压低电位(DCL)。
其中，所述第一反相器与所述第二反相器相同，均包括：第一晶体管(T1)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S)；第二晶体管(T2)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSS1)；第三晶体管(T3)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述反相器的输出端(Vout)；第四晶体管(T4)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于所述反相器的输出端(Vout)，源极电性连接第二节点(K)；第五晶体管(T5)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第三节点(M)；第六晶体管(T6)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第三节点(M)，源极连接于恒压低电位(DCL)；第七晶体管(T7)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K)；第八晶体管(T8)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)。
其中，所述第一反相器和所述第二反相器通过所述恒压低电位(DCL)以及所述第一负电位(VSS1)接收电路控制信号。
其中，所述第一反相器与所述第二反相器相同，均包括：第二十一晶体管(T21)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S)；第二十二晶体管(T22)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSS1)；第二十三晶体管(T23)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述反相器的输出端(Vout)；第二十四晶体管(T24)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于所述反相器的输出端(Vout)，源极电性连接第二节点(K)；第二十五晶体管(T25)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K)；第二十六晶体管(T26)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)。
其中，所述第一反相器和所述第二反相器通过所述恒压高电位(DCH)以及所述恒压低电位(DCL)接收电路控制信号。
其中，所述第一反相器包括：第一晶体管(T1)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S)；第二晶体管(T2)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSS1)；第三晶体管(T3)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述反相器的输出端(Vout)；第四晶体管(T4)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于所述反相器的输出端(Vout)，源极电性连接第二节点(K)；第五晶体管(T5)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第三节点(M)；第六晶体管(T6)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第三节点(M)，源极连接于恒压低电位(DCL)；第七晶体管(T7)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K)；第八晶体管(T8)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)；所述第二反相器包括：第二十一晶体管(T21)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S)；第二十二晶体管(T22)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSS1)；第二十三晶体管(T23)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述反相器的输出端(Vout)；第二十四晶体管(T24)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于所述反相器的输出端(Vout)，源极电性连接第二节点(K)；第二十五晶体管(T25)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K)；第二十六晶体管(T26)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)。
其中，所述第一反相器通过所述恒压低电位(DCL)以及所述第一负电位(VSS1)接收电路控制信号，所述第二反相器通过所述恒压高电位(DCH)以及所述恒压低电位(DCL)接收电路控制信号。
其中，所述第一负电位(VSS1)、第二负电位(VSS2)与恒压低电位(DCL)的关系为：恒压低电位(DCL)<第二负电位(VSS2)<第一负电位(VSS1)。
其中，所述或非门逻辑运算电路通过所述恒压高电位(DCH)以及所述恒压低电位(DCL)接收电路控制信号。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种采用氧化物半导体薄膜晶体管的扫描驱动电路，所述电路包括或非门逻辑运算电路。
本发明的有益效果是：本发明提供了一种采用氧化物半导体薄膜晶体管的扫描驱动电路及其或非门逻辑运算电路，包括应用于GOA电路下拉维持电路中的第一反相器和第二反相器，以及多个晶体管，利用NTFT与反相器的结合替代原有的PMOS元件的功能，实现类似原来的CMOS NOR运算电路的特性，从而解决了IGZO TFT单型器件逻辑运算电路的设计问题，更适合大型的数字集成电路集成在液晶显示器。
附图说明
图1为本发明实施方式中的或非门逻辑运算电路的电路图；
图2为本发明实施方式中的或非门逻辑运算电路中的第一反相器的电路图；
图3为本发明实施方式中的或非门逻辑运算电路中的第二反相器的电路图。
具体实施方式
下面结合附图和实施方式对本发明进行详细说明。
请参阅图1，为本发明实施方式中的或非门逻辑运算电路的电路图。其中，该或非门逻辑运算电路20为应用于采用氧化物半导体薄膜晶体管的扫描驱动电路的逻辑运算电路。
该电路10包括第一反相器100、第二反相器200，其中，该第一反相器100和第二反相器200均为应用于GOA电路下拉维持电路中反相器。
进一步地，该第一反相器100和第二反相器200均为应用于GOA电路下拉维持电路中的主反相器部分。
该电路10还包括：
第十三晶体管(T13)，栅极电性连接于该第一反相器的输出端，漏极电性连接于恒压高电位(DCH)。
第十四晶体管(T14)，栅极电性连接于该第二反相器的输出端，漏极电性连接于该第十三晶体管(T13)的源极，源极电性连接于该逻辑运算电路的输出端(Vout)。
第十五晶体管(T15)，栅极电性连接于该逻辑运算电路的第一输入端(A)，漏极电性连接于该逻辑运算电路的输出端(Vout)，源极电性连接于恒压低电位(DCL)。
第十六晶体管(T16)，栅极电性连接于该逻辑运算电路的第二输入端(B)，漏极电性连接于该逻辑运算电路的输出端(Vout)，源极电性连接于恒压低电位(DCL)。
其中，该或非门逻辑运算电路通过该恒压高电位(DCH)以及该恒压低电位(DCL)接收电路控制信号。
请同时参阅图2，为本发明一实施方式中的或非门逻辑运算电路中的反相器的电路图。该反相器的组成及连接关系如下：
第一晶体管(T1)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S)。
第二晶体管(T2)，栅极电性连接于该反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSS1)。
第三晶体管(T3)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于该反相器的输出端(Vout)。
第四晶体管(T4)，栅极电性连接于该反相器的输入端(Vin)，漏极电性连接于该反相器的输出端(Vout)，源极电性连接第二节点(K)。
第五晶体管(T5)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第三节点(M)。
第六晶体管(T6)，栅极电性连接于该反相器的输入端(Vin)，漏极电性连接于第三节点(M)，源极连接于恒压低电位(DCL)。
第七晶体管(T7)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K)。
第八晶体管(T8)，栅极电性连接于该反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)。
其中，该反相器通过该恒压低电位(DCL)以及该第一负电位(VSS1)接收电路控制信号。
第一负电位(VSS1)、第二负电位(VSS2)与恒压低电位(DCL)的关系为：恒压低电位(DCL)<第二负电位(VSS2)<第一负电位(VSS1)。
请参阅图3，为本发明另一实施方式中的或非门逻辑运算电路中的反相器的电路图。该反相器的组成及连接关系如下：
第二十一晶体管(T21)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S)。
第二十二晶体管(T22)，栅极电性连接于该反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSS1)。
第二十三晶体管(T23)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于该反相器的输出端(Vout)。
第二十四晶体管(T24)，栅极电性连接于该反相器的输入端(Vin)，漏极电性连接于该反相器的输出端(Vout)，源极电性连接第二节点(K)。
第二十五晶体管(T25)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K)。
第二十六晶体管(T26)，栅极电性连接于该反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)。
其中，该反相器通过该恒压高电位(DCH)以及该恒压低电位(DCL)接收电路控制信号。
第一负电位(VSS1)、第二负电位(VSS2)与恒压低电位(DCL)的关系为：恒压低电位(DCL)<第二负电位(VSS2)<第一负电位(VSS1)。
在本实施方式中，该电路10包括的第一反相器和第二反相器均为如图2所示的反相器。
在另一实施方式中，该电路10包括的第一反相器和第二反相器均为如图3所示的反相器。
再一实施方式中，该电路10包括的第一反相器为如图2所示的反相器，第二反相器均为如图3所示的反相器。
本发明提供了一种采用氧化物半导体薄膜晶体管的扫描驱动电路及其或非门逻辑运算电路，包括应用于GOA电路下拉维持电路中的第一反相器和第二反相器，以及多个晶体管，利用NTFT与反相器的结合替代原有的PMOS元件的功能，实现类似原来的CMOS NOR运算电路的特性，从而解决了IGZO TFT单型器件逻辑运算电路的设计问题，更适合大型的数字集成电路集成在液晶显示器。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (9)

1.一种或非门逻辑运算电路，其特征在于，所述电路包括应用于GOA电路下拉维持电路中的第一反相器和第二反相器，以及
第十三晶体管(T13)，栅极电性连接于所述第一反相器的输出端，漏极电性连接于恒压高电位(DCH)；
第十四晶体管(T14)，栅极电性连接于所述第二反相器的输出端，漏极电性连接于所述第十三晶体管(T13)的源极，源极电性连接于所述逻辑运算电路的输出端(Vout)；
第十五晶体管(T15)，栅极电性连接于所述逻辑运算电路的第一输入端(A)，漏极电性连接于所述逻辑运算电路的输出端(Vout)，源极电性连接于恒压低电位(DCL)；
第十六晶体管(T16)，栅极电性连接于所述逻辑运算电路的第二输入端(B)，漏极电性连接于所述逻辑运算电路的输出端(Vout)，源极电性连接于恒压低电位(DCL)；
其中，所述第十三晶体管(T13)以及第十四晶体管(T14)为N型；
所述第一反相器和所述第二反相器为第三反相器或第四反相器中的一种；
其中，所述第三反相器包括：
第一晶体管(T1)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S)；
第二晶体管(T2)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSS1)；
第三晶体管(T3)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述反相器的输出端(Vout)；
第四晶体管(T4)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于所述反相器的输出端(Vout)，源极电性连接第二节点(K)；
第五晶体管(T5)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第三节点(M)；
第六晶体管(T6)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第三节点(M)，源极连接于恒压低电位(DCL)；
第七晶体管(T7)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K)；
第八晶体管(T8)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)；
所述第四反相器包括：
第二十一晶体管(T21)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S)；
第二十二晶体管(T22)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSS1)；
第二十三晶体管(T23)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述反相器的输出端(Vout)；
第二十四晶体管(T24)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于所述反相器的输出端(Vout)，源极电性连接第二节点(K)；
第二十五晶体管(T25)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K)；
第二十六晶体管(T26)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)。
2.根据权利要求1所述的或非门逻辑运算电路，其特征在于，所述第一反相器与所述第二反相器相同，均为所述第三反相器。
3.根据权利要求2所述的或非门逻辑运算电路，其特征在于，所述第一反相器和所述第二反相器通过所述恒压低电位(DCL)以及所述第一负电位(VSS1)接收电路控制信号。
4.根据权利要求1所述的或非门逻辑运算电路，其特征在于，所述第一反相器与所述第二反相器相同，均为所述第四反相器。
5.根据权利要求4所述的或非门逻辑运算电路，其特征在于，所述第一反相器和所述第二反相器通过所述恒压高电位(DCH)以及所述恒压低电位(DCL)接收电路控制信号。
6.根据权利要求1所述的或非门逻辑运算电路，其特征在于，所述第一反相器为所述第三反相器，所述第二反相器为所述第四反相器。
7.根据权利要求6所述的或非门逻辑运算电路，其特征在于，所述第一反相器通过所述恒压低电位(DCL)以及所述第一负电位(VSS1)接收电路控制信号，所述第二反相器通过所述恒压高电位(DCH)以及所述恒压低电位(DCL)接收电路控制信号。
8.根据权利要求1所述的或非门逻辑运算电路，其特征在于，所述或非门逻辑运算电路通过所述恒压高电位(DCH)以及所述恒压低电位(DCL)接收电路控制信号。
9.一种采用氧化物半导体薄膜晶体管的扫描驱动电路，其特征在于，所述电路包括如权利要求1至8任意一项所述的或非门逻辑运算电路。
CN201510012006.5A 2015-01-09 2015-01-09 扫描驱动电路及其或非门逻辑运算电路 Expired - Fee Related CN104575424B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510012006.5A CN104575424B (zh) 2015-01-09 2015-01-09 扫描驱动电路及其或非门逻辑运算电路
US14/438,606 US9805679B2 (en) 2015-01-09 2015-01-28 Scan driving circuit and NOR gate logic operation circuit thereof
PCT/CN2015/071714 WO2016109995A1 (zh) 2015-01-09 2015-01-28 扫描驱动电路及其或非门逻辑运算电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510012006.5A CN104575424B (zh) 2015-01-09 2015-01-09 扫描驱动电路及其或非门逻辑运算电路

Publications (2)

Publication Number Publication Date
CN104575424A CN104575424A (zh) 2015-04-29
CN104575424B true CN104575424B (zh) 2017-03-15

Family

ID=53091338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510012006.5A Expired - Fee Related CN104575424B (zh) 2015-01-09 2015-01-09 扫描驱动电路及其或非门逻辑运算电路

Country Status (3)

Country Link
US (1) US9805679B2 (zh)
CN (1) CN104575424B (zh)
WO (1) WO2016109995A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8736315B2 (en) * 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105390117B (zh) * 2015-12-28 2017-12-22 武汉华星光电技术有限公司 栅极驱动电路及使用所述驱动电路的阵列基板
CN106685397A (zh) * 2016-12-30 2017-05-17 合肥恒烁半导体有限公司 六输入端组合逻辑电路的晶体管级实现方案的电路
CN106685393A (zh) * 2016-12-30 2017-05-17 合肥恒烁半导体有限公司 六输入端组合逻辑电路的晶体管级实现方案的电路
CN106685394A (zh) * 2016-12-30 2017-05-17 合肥恒烁半导体有限公司 六输入端组合逻辑电路的晶体管级实现方案的电路
CN106685392A (zh) * 2016-12-30 2017-05-17 合肥恒烁半导体有限公司 六输入端组合逻辑电路的晶体管级实现方案的电路
CN106685395A (zh) * 2016-12-30 2017-05-17 合肥恒烁半导体有限公司 六输入端组合逻辑电路的晶体管级实现方案的电路
CN108735163B (zh) 2018-05-30 2020-11-17 京东方科技集团股份有限公司 用于阵列基板行驱动单元的或逻辑运算电路
CN109767720B (zh) * 2019-03-27 2024-01-30 深圳市思坦科技有限公司 一种基于像素驱动的逻辑门运算电路、集成芯片和显示装置
CN110995238B (zh) * 2019-11-26 2023-04-25 宁波大学 一种基于摆幅恢复传输管逻辑的全加器
US20230198524A1 (en) * 2021-12-16 2023-06-22 Sandisk Technologies Llc Zero static current high-speed voltage level shifter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404151A (en) * 1991-07-30 1995-04-04 Nec Corporation Scanning circuit
CN1497853A (zh) * 2002-09-25 2004-05-19 ��ʽ����뵼����Դ�о��� 钟控反相器、“与非”门、“或非”门和移位寄存器
CN102087837A (zh) * 2009-12-07 2011-06-08 乐金显示有限公司 液晶显示器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4613940A (en) * 1982-11-09 1986-09-23 International Microelectronic Products Method and structure for use in designing and building electronic systems in integrated circuits
US5493235A (en) * 1994-09-14 1996-02-20 Unitrode Corporation Programmable and stable threshold CMOS inverter
JP3893819B2 (ja) * 1999-12-07 2007-03-14 セイコーエプソン株式会社 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器
US8013633B2 (en) * 2007-06-20 2011-09-06 Hewlett-Packard Development Company, L.P. Thin film transistor logic
JP2009188749A (ja) * 2008-02-06 2009-08-20 Sony Corp インバータ回路、シフトレジスタ回路、否定論理和回路、否定論理積回路
CN101431330B (zh) * 2008-11-25 2010-09-01 中国科学院微电子研究所 或非门逻辑电路及其形成方法
US8570066B2 (en) * 2011-03-24 2013-10-29 Electronics And Telecommunications Research Institute Inverter, NAND gate, and NOR gate
CN104883181B (zh) * 2015-06-10 2018-03-16 京东方科技集团股份有限公司 或非门电路、移位寄存器、阵列基板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404151A (en) * 1991-07-30 1995-04-04 Nec Corporation Scanning circuit
CN1497853A (zh) * 2002-09-25 2004-05-19 ��ʽ����뵼����Դ�о��� 钟控反相器、“与非”门、“或非”门和移位寄存器
CN102087837A (zh) * 2009-12-07 2011-06-08 乐金显示有限公司 液晶显示器

Also Published As

Publication number Publication date
US20160343337A1 (en) 2016-11-24
CN104575424A (zh) 2015-04-29
US9805679B2 (en) 2017-10-31
WO2016109995A1 (zh) 2016-07-14

Similar Documents

Publication Publication Date Title
CN104575424B (zh) 扫描驱动电路及其或非门逻辑运算电路
CN104575425B (zh) 扫描驱动电路及其与非门逻辑运算电路
KR102019578B1 (ko) Goa 회로 및 액정 디스플레이
US20160189647A1 (en) Goa circuit applied to liquid crystal display device
US9489907B2 (en) Gate driver circuit basing on IGZO process
US9472155B2 (en) Gate driver circuit basing on IGZO process
CN104464662B (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
KR101989721B1 (ko) 액정 디스플레이 장치 및 그 게이트 드라이버
CN104464656B (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
KR102739994B1 (ko) 레벨 시프터의 트랜지션 지연 및 출력 스큐를 감소시키기 위한 장치 및 방법
JP2018507426A (ja) 液晶表示装置用ｇｏａ回路
CN102904565A (zh) 一种用于dc-dc驱动的超低静态电流的电平移位电路
CN104883181A (zh) 或非门电路、移位寄存器、阵列基板及显示装置
CN104464657B (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
CN209748522U (zh) 电压电平移位器
EP3070848B1 (en) Nand gate circuit, display back panel, display and electronic device
KR20190091367A (ko) Goa 회로 및 액정 디스플레이 장치
CN104464661B (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
CN105047151A (zh) 一种扫描驱动电路
CN204103893U (zh) 一种电平转换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170315