CN104570530A - 一种双栅线阵列基板和显示装置 - Google Patents

Abstract

本发明的实施例提供一种双栅线阵列基板和显示装置，涉及显示技术领域，可增大显示装置的存储电容，从而降低跳变电压，改善显示品质。所述双栅线阵列基板包括横纵交错的多个栅线组和多条数据线，以及阵列排布的多个像素单元；所述栅线组包括第一栅线和第二栅线；所述阵列基板还包括：位于像素单元内部的第一公共电极线，以及与第一栅线和第二栅线之间的间隙对应的第二公共电极线；位于像素单元内部的像素电极，以及与像素电极电连接的辅助电极；其中，所述第一公共电极线与所述像素电极之间具有交叠区域，所述第二公共电极线与所述辅助电极之间具有交叠区域。用于显示装置的制造。

Description

一种双栅线阵列基板和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种双栅线阵列基板和显示装置。

背景技术

TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜晶体管液晶显示器)作为目前主流的显示器件，广泛的应用于手机、监控器、电视机等显示产品中。

TFT-LCD本身的像素结构使其不可避免的存在因栅极电压由高至低而造成的跳变电压，跳变电压的产生会对TFT-LCD的显示品质产生直接的影响。

基于此，通过降低跳变电压以获得高品质的TFT-LCD，对于提高市场竞争力和获得良好的用户体验至关重要。

发明内容

本发明的实施例提供一种双栅线阵列基板和显示装置，可增大显示装置的存储电容，从而降低跳变电压，改善显示品质。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，提供一种双栅线阵列基板，包括横纵交错的多个栅线组和多条数据线，以及阵列排布的多个像素单元；所述栅线组包括第一栅线和第二栅线；所述阵列基板还包括：位于所述像素单元内部的第一公共电极线，以及与所述第一栅线和所述第二栅线之间的间隙对应的第二公共电极线；位于所述像素单元内部的像素电极，以及与所述像素电极电连接的辅助电极；其中，所述第一公共电极线与所述像素电极之间具有交叠区域，所述第二公共电极线与所述辅助电极之间具有交叠区域。

优选的，所述像素电极与所述辅助电极具有一体化结构。

进一步优选的，所述辅助电极包括与所述第二公共电极线相互交叠的条状部和与所述像素电极相连的连接部；其中，沿平行于所述栅线组的方向，所述连接部的尺寸小于所述条状部的尺寸。

优选的，所述第一公共电极线与所述第二公共电极线电连接。

可选的，所述第一公共电极线与所述第二公共电极线通过连接桥进行电连接；其中，所述连接桥与所述像素电极同层形成。

优选的，所述第一公共电极线与所述栅线组同层形成；所述第二公共电极线与所述数据线同层形成，且与所述数据线之间相互绝缘。

可选的，所述像素单元内部还设置有薄膜晶体管；其中，相邻两个像素单元的薄膜晶体管分别与所述第一栅线和所述第二栅线相连。

另一方面，提供一种显示装置，包括上述的阵列基板。

本发明的实施例提供一种双栅线阵列基板和显示装置。

现有技术中，所述第一公共电极线与所述像素电极之间存在交叠区域，因此可在二者之间形成存储电容；但是，该存储电容形成在像素单元的内部，若要增大存储电容，则需增加所述第一公共电极线与所述像素电极之间的相对面积，这样必然导致像素单元的开口率有所下降。

本发明的实施例中，通过在所述像素单元的外部(即，所述第一栅线与所述第二栅线之间)设置相互交叠的第二公共电极线和辅助电极，这样一来，在不影响像素单元开口率的前提下，即可在所述第二公共电极线与所述辅助电极之间形成附加存储电容。

相比于现有技术，本发明的实施例可在不影响开口率的前提下，有效的提高存储电容的大小。

在此基础上，跳变电压的理论公式如下：

$\mathrm{\ΔVp}=(\mathrm{Vgh}-\mathrm{Vgl})\·\frac{\mathrm{Cgs}}{(\mathrm{Cgs}+\mathrm{Clc}+\mathrm{Cst})};$

其中，△Vp为跳变电压，Vgh、Vgl分别为驱动TFT的栅极高电平电压和栅极低电平电压，Cgs、Clc、Cst分别为寄生电容、液晶电容、存储电容。

基于此，本发明的实施例通过增大存储电容，可以有效的降低跳变电压，从而改善TFT-LCD的显示品质。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明的实施例提供的一种阵列基板的结构示意图一；

图2为图1的A-A截面示意图；

图3为本发明的实施例提供的一种像素电极和辅助电极的结构示意图一；

图4为本发明的实施例提供的一种像素电极和辅助电极的结构示意图二。

附图说明：

10-阵列基板；101-栅线组；102-数据线；103-第一公共电极线；104-第二公共电极线；105-像素电极；106-辅助电极；107-连接桥。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的实施例提供一种双栅线阵列基板10，如图1所示，包括横纵交错的多个栅线组101和多条数据线102，以及阵列排布的多个像素单元；其中，所述栅线组101包括相互平行的第一栅线1011和第二栅线1012，且所述第一栅线1011和所述第二栅线1012之间相隔预设间距。

在此基础上，所述阵列基板10还包括：位于所述像素单元内部的第一公共电极线103，以及与所述第一栅线1011和所述第二栅线1012之间的间隙对应的第二公共电极线104；位于所述像素单元内部的像素电极105，以及与所述像素电极105电连接的辅助电极106；其中，所述第一公共电极线103与所述像素电极105之间具有交叠区域，所述第二公共电极线104与所述辅助电极106之间具有交叠区域。

需要说明的是，第一，在本发明的实施例中，所述像素单元是指由所述栅线组101和所述数据线102限定的区域。在该区域内，除像素电极105外，还设置有薄膜晶体管和公共电极线等其它结构。

第二，所述第一公共电极线103在像素单元的内部形成弯折结构，所述像素电极105位于该弯折结构的中心空白处；也就是说，所述第一公共电极线103是沿着所述像素电极105的边缘排列的。

在此基础上，为了保证所述第一公共电极线103与所述像素电极105之间形成存储电容，需使两电极之间形成相对面积，因此所述第一公共电极线103与所述像素电极105之间具有交叠区域。当然，这里所形成的交叠区域需以能够获得合理的开口率为准。

第三，所述第二公共电极线104可与所述第一公共电极线103同层形成，当然也可与其它导电层同层形成，这里只要能够保证所述第二公共电极线104的设置位置与所述第一栅线1011和所述第二栅线1012之间的间隙对应，从而不影响像素单元的开口率即可。

第四，所述辅助电极106可与所述像素电极105同层形成，当然也可独立形成，这里只要能够保证二者之间相互电连接、且所述辅助电极106与所述第二公共电极线104之间具有交叠区域即可。

本发明的实施例提供一种双栅线阵列基板10，包括横纵交错的多个栅线组101和多条数据线102，以及阵列排布的多个像素单元；其中，所述栅线组101包括相互平行的第一栅线1011和第二栅线1012，且所述第一栅线1011和所述第二栅线1012之间相隔预设间距。

所述阵列基板10还包括：位于所述像素单元内部的第一公共电极线103，以及与所述第一栅线1011和所述第二栅线1012之间的间隙对应的第二公共电极线104；位于所述像素单元内部的像素电极105，以及与所述像素电极105电连接的辅助电极106；其中，所述第一公共电极线103与所述像素电极105之间具有交叠区域，所述第二公共电极线104与所述辅助电极106之间具有交叠区域。

现有技术中，所述第一公共电极线103与所述像素电极105之间存在交叠区域，因此可在二者之间形成存储电容；但是，该存储电容形成在像素单元的内部，若要增大存储电容，则需增加所述第一公共电极线103与所述像素电极105之间的相对面积，这样必然导致像素单元的开口率有所下降。

本发明的实施例中，如图2所示，通过在所述像素单元的外部(即，所述第一栅线1011与所述第二栅线1012之间)设置相互交叠的第二公共电极线104和辅助电极106，这样一来，在不影响像素单元开口率的前提下，即可在所述第二公共电极线104与所述辅助电极106之间形成附加存储电容。

相比于现有技术，本发明的实施例可在不影响开口率的前提下，有效的提高存储电容的大小。

在此基础上，跳变电压的理论公式如下：

$\mathrm{\ΔVp}=(\mathrm{Vgh}-\mathrm{Vgl})\·\frac{\mathrm{Cgs}}{(\mathrm{Cgs}+\mathrm{Clc}+\mathrm{Cst})};$

其中，△Vp为跳变电压，Vgh、Vgl分别为驱动TFT的栅极高电平电压和栅极低电平电压，Cgs、Clc、Cst分别为寄生电容、液晶电容、存储电容。

基于此，本发明的实施例通过增大存储电容，可以有效的降低跳变电压，从而改善TFT-LCD的显示品质。

基于上述描述可知，本发明的实施例通过在像素单元的外部设置第二公共电极线和辅助电极，从而增大电极的相对面积，进而达到增大存储电容的目的。基于此，需要说明的是，在所述阵列基板中，通过上述方式而增大的电极相对面积是有限的，为了获得更好的显示效果，本发明的实施例更适用于小尺寸的显示装置，这样可以保证所增大的电极相对面积占像素总面积的比例相对较大，由此便可获得更佳的显示效果。

优选的，如图3所示，所述像素电极105与所述辅助电极106具有一体化结构。

在此情况下，所述像素电极105和所述辅助电极106具有相同的材质，且通过同一次构图工艺形成。这里所述的同一次构图工艺是指同一次成膜和曝光工艺；也就是说，所述像素电极105和所述辅助电极106是由相同的膜层经过同一次曝光而形成的一体化结构。

本发明的实施例通过一次构图工艺即可形成一体结构的像素电极105和辅助电极106，这样可以有效的简化阵列基板的制程，从而降低成本。

在此基础上，所述辅助电极106可以包括与所述第二公共电极线104相互交叠的条状部和与所述像素电极105相连的连接部。

具体的，所述条状部用于与所述第二公共电极线104形成交叠区域，以便于产生存储电容；所述连接部用于与所述像素电极105进行电连接。

为了在有限的区域内获得相对较大的存储电容，所述条状部沿数据线102方向的尺寸优选与所述第二公共电极线104的尺寸一致，所述条状部沿栅线组101方向的尺寸优选与所述像素电极105的尺寸一致，这样可以获得较大的相对面积，从而产生较大的存储电容。

进一步的，由于所述辅助电极106在与所述像素电极105相连时，所述辅助电极106的连接部需要横跨在其中一条栅线的上方；也就是说，所述辅助电极106的连接部与所述栅线组101中的一条栅线之间会形成交叠区域，这样便会在该栅线与所述连接部之间产生寄生电容。考虑到以上因素，所述连接部沿栅线组101方向的尺寸优选小于所述条状部的尺寸。这里，在保证所述像素电极105与所述辅助电极106电连接的前提下，所述连接部沿栅线组101方向的尺寸越小越好。

当然，在本发明的实施例中，如图4所示，所述像素电极105和所述辅助电极106也可以为相互独立的结构。例如，所述像素电极105可与现有技术中的结构相同，所述辅助电极106可与其它导电层同层制备、且通过过孔与所述像素电极105保持电连接；这样一来，所述像素电极105和所述辅助电极106便可形成相互独立的结构，并且不影响所述辅助电极106与所述第二公共电极线104之间形成存储电容。

可选的，参考图1所示，所述第一公共电极线103与所述第二公共电极线104相互电连接。

具体的，所述第一公共电极线103与所述第二公共电极线104之间可以通过连接桥107进行电连接。

示例的，所述第一公共电极线103可与所述栅线组101同层制备，所述第二公共电极线104可与所述数据线102同层制备。在此情况下，所述连接桥107可与所述像素电极105同层制备，并通过过孔分别与所述第一公共电极线103和所述第二公共电极线104电连接；或者，所述连接桥107也可与所述第二公共电极线104同层制备，此时所述连接桥107与所述第二公共电极线104具有一体结构，并通过过孔与所述第一公共电极线103电连接。

这样一来，所述第一公共电极线103与所述第二公共电极线104便可具有相同的电压，当其分别与所述像素电极105和所述辅助电极106形成交叠区域时，即可有效的增大存储电容。

在此基础上，所述第一公共电极线103与所述第二公共电极线104相互电连接，这可等效于增加了公共电极线的整体截面积，从而使其电阻得以降低。

可选的，所述第一公共电极线103和所述第二公共电极线104均可与所述栅线组101同层形成。

具体的，可在基板上沉积一层金属薄膜，并通过一次构图工艺对该金属薄膜进行构图，从而形成第一栅线和第二栅线、以及第一公共电极线103和第二公共电极线104。

在此情况下，所述第二公共电极线104便可形成在所述第一栅线和所述第二栅线之间；但是，由于所述第一栅线和所述第二栅线之间的间距很小，并且还要保证所述第二公共电极线104与所述第一栅线和所述第二栅线之间相互绝缘，因此便会导致填充在二者之间的第二公共电极线104的线宽很窄，从而使其与所述辅助电极106之间形成的相对面积很小，这样便会造成形成的存储电容十分有限。

基于此，优选的，所述第一公共电极线103可与所述栅线组101同层形成；所述第二公共电极线104可与所述数据线102同层形成，且与所述数据线102之间相互绝缘。

这样一来，相比于所述第二公共电极线104与所述第一栅线和所述第二栅线同层制备的情况，所述第二公共电极线104的面积可以有所增加，以便于与所述辅助电极106之间形成相对较大的交叠区域，从而提高存储电容的大小。

需要说明的是，所述第二公共电极线104的设置应在保证与所述数据线102相互绝缘的前提下越长越好，此时，所述辅助电极106沿所述第二公共电极线104方向的尺寸应在保证不与其它导电层例如连接桥107相互接触的前提下越大越好。

可选的，参考图1所示，所述像素单元内部还设置有薄膜晶体管108。

具体的，所述薄膜晶体管108包括栅极、有源层、源极和漏极；所述栅极与所述第一栅线或者所述第二栅线相连，所述源极与所述数据线102相连，所述漏极与所述像素电极105相连。

其中，相邻两个像素单元的薄膜晶体管108分别与所述第一栅线和所述第二栅线相连。

本发明的实施例还提供一种显示装置，包括对盒成型的阵列基板和彩膜基板，以及二者之间的液晶层；其中，所述阵列基板为上述的阵列基板。

这里需要说明的是，所述显示装置可以适用于TN(TwistNematic，扭曲向列型)模式、或ADS(Advanced-super DimensionalSwitching，高级超维场转换型)模式、或IPS(In-Plane Switch，共平面切换型)模式中的任一种。

在此基础上，所述显示装置可以是液晶显示器、液晶电视、数码相框、手机、平板电脑等具有任何显示功能的产品或者部件。

基于此，通过采用本发明的实施例提供的阵列基板制备所述显示装置，可在不影响开口率的前提下增大存储电容。从而有效的降低跳变电压，改善TFT-LCD的显示品质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种双栅线阵列基板，包括横纵交错的多个栅线组和多条数据线，以及阵列排布的多个像素单元；所述栅线组包括第一栅线和第二栅线；其特征在于，

所述阵列基板还包括：

位于所述像素单元内部的第一公共电极线，以及与所述第一栅线和所述第二栅线之间的间隙对应的第二公共电极线；

位于所述像素单元内部的像素电极，以及与所述像素电极电连接的辅助电极；

其中，所述第一公共电极线与所述像素电极之间具有交叠区域，所述第二公共电极线与所述辅助电极之间具有交叠区域。

2.根据权利要求1所述的阵列基板，其特征在于，所述像素电极与所述辅助电极具有一体化结构。

3.根据权利要求2所述的阵列基板，其特征在于，所述辅助电极包括与所述第二公共电极线相互交叠的条状部和与所述像素电极相连的连接部；

其中，沿平行于所述栅线组的方向，所述连接部的尺寸小于所述条状部的尺寸。

4.根据权利要求1所述的阵列基板，其特征在于，所述第一公共电极线与所述第二公共电极线电连接。

5.根据权利要求4所述的阵列基板，其特征在于，所述第一公共电极线与所述第二公共电极线通过连接桥进行电连接；

其中，所述连接桥与所述像素电极同层形成。

6.根据权利要求1所述的阵列基板，其特征在于，所述第一公共电极线与所述栅线组同层形成；

所述第二公共电极线与所述数据线同层形成，且与所述数据线之间相互绝缘。

7.根据权利要求1至6任一项所述的阵列基板，其特征在于，所述像素单元内部还设置有薄膜晶体管；

其中，相邻两个像素单元的薄膜晶体管分别与所述第一栅线和所述第二栅线相连。

8.一种显示装置，其特征在于，包括权利要求1-7任一项所述的阵列基板。