[go: up one dir, main page]

CN104425431B - 基板结构、封装结构及其制造方法 - Google Patents

基板结构、封装结构及其制造方法 Download PDF

Info

Publication number
CN104425431B
CN104425431B CN201310394695.1A CN201310394695A CN104425431B CN 104425431 B CN104425431 B CN 104425431B CN 201310394695 A CN201310394695 A CN 201310394695A CN 104425431 B CN104425431 B CN 104425431B
Authority
CN
China
Prior art keywords
conductive
dielectric
board structure
openings
metal shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310394695.1A
Other languages
English (en)
Other versions
CN104425431A (zh
Inventor
陈天赐
陈光雄
王圣民
李育颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201310394695.1A priority Critical patent/CN104425431B/zh
Priority to CN201811422675.XA priority patent/CN109637995B/zh
Publication of CN104425431A publication Critical patent/CN104425431A/zh
Application granted granted Critical
Publication of CN104425431B publication Critical patent/CN104425431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一种基板结构、封装结构及其制造方法。基板结构包括一介电结构、一导电结构、一金属加强层与一导电凸块。介电结构具有相对的一第一介电表面与一第二介电表面，以及一介电开口。导电结构具有相对的一第一导电表面与一第二导电表面。第一导电表面与第一介电表面实质上共平面并形成一第一接垫。第二导电表面从介电开口露出以形成一第二接垫。金属加强层配置在介电结构的第二介电表面上。导电凸块配置在介电开口中，并物性且电性连接第二导电表面。导电凸块具有一凸的曲表面。

Description

基板结构、封装结构及其制造方法
技术领域
本发明是有关于一种基板结构、封装结构及其制造方法，且特别是有关于一种用以连接焊料凸块的导电凸块的基板结构、封装结构及其制造方法。
背景技术
半导体工业是近年来发展速度最快的高科技工业之一，随着电子技术的日新月异，高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新，并朝向轻、薄、短、小的趋势设计。然而，封装技术中，趋势所需的微小间距的导电迹线工艺良率低。薄的基板结构一般有结构太软而难以处理的问题。覆晶技术使用的底胶工艺成本高。此外，焊料凸块有易脱落的问题。
发明内容
本发明是有关于一种基板结构、封装结构及其制造方法，能改善上述缺点至少一者。
根据一实施例，提出一种基板结构，包括一介电结构、一导电结构、一金属加强层与一导电凸块。介电结构具有相对的一第一介电表面与一第二介电表面，以及一介电开口。导电结构具有相对的一第一导电表面与一第二导电表面。第一导电表面与第一介电表面实质上共平面并形成一第一接垫。第二导电表面从介电开口露出以形成一第二接垫。金属加强层配置在介电结构的第二介电表面上。导电凸块配置在介电开口中，并物性且电性连接第二导电表面。导电凸块具有一凸的曲表面。
根据另一实施例，提出一种封装结构，包括一基板结构、一焊料凸块、一芯片与一封装体。基板结构具有相对的一第一基板表面与一第二基板表面，并包括一介电结构、一导电结构与一导电凸块。介电结构具有相对的一第一介电表面与一第二介电表面，以及一介电开口。导电结构具有相对的一第一导电表面与一第二导电表面。第一导电表面与第一介电表面实质上共平面。第二导电表面从介电开口露出。导电凸块配置在介电开口中，并物性且电性第二导电表面。导电凸块具有一凹的曲表面。焊料凸块填充介电开口，物性并电性接触导电凸块，并突出于介电结构的第二介电表面。芯片电性连接至第一导电表面。封装体覆盖芯片。
根据再另一实施例，提出一种基板结构的制造方法，包括以下步骤。提供一介电结构，具有相对的一第一介电表面与一第二介电表面，以及一介电开口。配置一导电结构，导电结构具有相对的一第一导电表面与一第二导电表面。第一导电表面与第一介电表面实质上共平面。形成一金属加强层于第二介电表面上。形成一导电凸块于介电开口中，并物性且电性连接从介电开口露出的第二导电表面。
为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下：
附图说明
图1绘示根据一实施例的基板结构的剖面图。
图2绘示根据一实施例的基板结构的剖面图。
图3绘示根据一实施例的基板结构的剖面图。
图4绘示根据一实施例的基板结构的剖面图。
图5绘示根据一实施例的基板结构的剖面图。
图6绘示根据一实施例的封装结构的剖面图。
图7绘示根据一实施例的封装结构的剖面图。
图8绘示根据一实施例的封装结构的剖面图。
图9A至图9S绘示根据一实施例的封装结构的制造方法。
图10A至图10G绘示根据一实施例的封装结构的制造方法。
图11A至图11M绘示根据一实施例的封装结构的制造方法。
图12A至图12N绘示根据一实施例的封装结构的制造方法。
主要元件符号说明：
901：开口
102、102A、202、202A、302、302A、402、1202：基板结构
903：光阻层
104、304：介电结构
905：光阻层
106、306：导电结构
907：开口
108、108A、308、308A：导电凸块
909：开口
110：介电层
911：开口
112、312：第一介电表面
1113：光阻层
114、314：第二介电表面
1115：开口
116、316：介电开口
1117：光阻层
118、318：第一导电迹线
1119：光阻层
1121：开口
122、322、722：第一导电表面
124、324：第二导电表面
126、126A、326、326A：垫表面
128、228：导电柱
130、330、1230：金属加强层
131、331：第一接垫
132、232、532：散热垫
133：第二接垫
734：焊料
135：间隙
236：表面处理层
537、737：间隙
539：焊料
240：表面处理层
342：第一介电层
344：第二介电层
346：导电通孔
348：第二导电迹线
350：第三介电表面
352：第二接垫
954：黏着层
560：焊料凸块
562、762：芯片
564：封装体
566、766：第一基板表面
668：打线
570、670、770：封装结构
572：曲表面
574：侧表面
576：邻接处
772：曲表面
774：侧表面
776：邻接处
377：导电开口
778：接垫
780：导电柱
982：载板
984：第一载板表面
988：第二载板表面
990：导电膜
992：光阻层
994：图案开口
996：光阻层
998：开口
具体实施方式
请参照图1，其绘示根据一实施例的基板结构102的剖面图。基板结构102包括一介电结构104、一导电结构106、一导电凸块108与一金属加强层130。
于此例中，介电结构104为一介电层110，具有相对的一第一介电表面112与一第二介电表面114，以及一介电开口116。于一实施例中，介电层110包括预浸体(prepreg；PP)、二氟化铵树脂(Ajinomoto build-up film；ABF)、防焊层(Solder Resist layer)、液晶高分子聚合物(Liquid Crystal Polymer；LCP)、聚酰亚胺(Polyimide；PI)，然本揭露并不限于此。
于此例中，导电结构106为一单层的金属层结构，其包括一第一导电迹线118。第一导电迹线118具有一第一导电表面122及一第二导电表面124。第一导电表面122与介电层110的第一介电表面112实质上共平面，且第一导电表面122的一部分形成一第一接垫131。第二导电表面124从介电开口116露出的部分形成一第二接垫133。
于实施例中，第一导电迹线118可制成微小的间距，例如15μm，且良率高。
导电凸块108配置在介电开口116中，并物性且电性连接从介电开口116露出的第二接垫133(第二导电表面124)。导电凸块108实质上自第二介电表面114凹陷。导电凸块108具有一垫表面126，位于介电开口116中，并露出于介电开口116。于此例中，垫表面126为从导电凸块108凸起的曲表面，此垫表面126与介电结构104之间具有一间隙135，导电凸块108能提供封装时保护电路图案避免受到蚀刻作用而减薄其厚度进而影响其电性表现，将于之后进一步说明。
一导电柱128可配置突出于导电结构106的第一接垫131(第一导电表面122)上，并电性连接导电结构106。于一实施例中，导电柱128的材质是铜，然本揭露并不限于此。
金属加强层130可配置在介电结构104的第二介电表面114上。于一实施例中，金属加强层130的材质是铜，然本揭露并不限于此。于一实施例，金属加强层130是由厚度12μm的铜箔形成，其能提供足够的支撑力量，以利厚度薄且没有使用核心基材的基板结构102进行后续封装工艺。
一散热垫132可配置在金属加强层130上，其能帮助传导出操作芯片产生的热能。于一实施例中，散热垫132的材质是铜，然本揭露并不限于此。
请参照图2，其绘示根据一实施例的基板结构202的剖面图，其与图1的基板结构102的差异说明如下。第一接垫131上的导电柱228上具有一表面处理层236。散热垫232上可具有一表面处理层240。散热垫232的材质可为铜或其他合适的材料。于一实施例中，表面处理层236的材质例如是镍、金或其合金，以利后续芯片打线接合。表面处理层240的材质例如是金、银、及/或镍，其做为抗蚀刻层以利后续封装完成后的金属加强层的蚀刻以形成散热垫232。
请参照图3，其绘示根据一实施例的基板结构302的剖面图，其与图1的基板结构102的差异说明如下。介电结构304包括第一介电层342与第二介电层344。第一介电层342具有第一介电表面312。第二介电层344具有第二介电表面314与介电开口316。
导电结构306包括第一导电迹线318、导电通孔346及第二导电迹线348。导电通孔346穿过第一介电层342，并电性连接第一导电迹线318与第一介电层342的第三介电表面350上的第二导电迹线348之间。第一导电迹线318具有第一导电表面322，第一导电表面322与第一介电层342的第一介电表面312实质上共平面，且第一导电表面322的一部分形成一第一接垫331。第二导电迹线348包括一第二导电表面324，其中第二导电表面324被介电开口316露出的部分形成第二接垫352。导电凸块308配置在介电开口316中，并物性且电性连接从介电开口316露出的第二接垫352。导电凸块308的垫表面326，位于介电开口316中，并露出于介电开口316。于此例中，垫表面326为从导电凸块308凸起的曲表面，其能提供封装时保护第二导电迹线348避免受到蚀刻作用而减薄其厚度进而影响其电性表现，将于之后进一步说明。
金属加强层330可配置在第二介电层344的第二介电表面314上。于一实施例中，金属加强层330的材质是铜，然本揭露并不限于此。于一实施例，金属加强层330是由厚度12μm的铜箔形成，其能提供足够的支撑力量，以利厚度薄且没有使用核心基材的基板结构302进行后续封装工艺。
请参照图4，其绘示根据一实施例的基板结构1202的剖面图，其与图3的基板结构302的差异在于，金属加强层1230包括导电开口377，导电开口377对应于第二接垫352的位置并露出导电凸块308。
请参照图5，其绘示根据一实施例的基板结构402的剖面图，其与图1的基板结构102的差异在于省略了图1的导电柱128。一实施例中，基板结构402可用于覆晶(flip chip)封装。
请参照图6，其绘示根据一实施例的封装结构570的剖面图。封装结构570包括基板结构102A、一焊料凸块560、一芯片562与一封装体564。散热垫532位在介电结构104的第二介电表面114上其能帮助传导出操作芯片562产生的热能。导电凸块108A实质上自第二介电表面114凹陷。
请参照图6，基板结构102A的导电凸块108A的垫表面126A包括从导电凸块108A凹进的曲表面572，以及邻接曲表面572的侧表面574，其中曲表面572与侧表面574之间具有一凸起状的邻接处576，且侧表面574与介电结构104之间具有一间隙537，这样的结构能提供封装时所配置的焊料凸块大的接触面积，因此能提高与焊料凸块的接合强度。其中，导电凸块108A的垫表面126A的形成将于后续的工艺说明进一步的详述。
请参照图6，焊料凸块560填充介电结构104的介电开口116，物性并电性接触导电凸块108A的垫表面126A，并突出于介电结构104的第二介电表面114。于此例中，垫表面126A的形态能提高与焊料凸块560的接合强度。值得一提的是，假使介电结构104具有较高的纵深比(Aspect ratio)，在进行焊料凸块560填充工艺时会有不易填入的风险，此时焊料凸块560即无法有效地电性且物理性的接触到导电结构106，因此在导电结构106上形成一导电凸块108A可解决具有高纵深比的基板在填入焊料凸块时会有上述的风险。
配置在基板结构102A的第一基板表面566(包括实质上共平面的第一介电表面112与第一导电表面122)上的芯片562可通过焊料539电性连接至导电柱128，以电性连接至导电结构106。封装体564覆盖芯片562与基板结构102A的第一基板表面566。
请参照图7，其绘示根据一实施例的封装结构670的剖面图。封装结构670包括基板结构202A、焊料凸块560、芯片562与封装体564。图7的封装结构670与图6的封装结构570的差异说明如下。导电柱228尚包括表面处理层236。散热垫232尚包括表面处理层240，因此芯片562可经由打线668与基板结构202A做电性连接。
请参照图8，其绘示根据一实施例的封装结构770的剖面图。封装结构770包括基板结构302A、焊料凸块560、芯片762与封装体564。
图8的基板结构302A与图3的基板结构302的差异说明如下。基板结构302A的导电凸块308A的垫表面326A包括从导电凸块308A凹进的曲表面772，以及邻接曲表面772的侧表面774，其中曲表面772与侧表面774之间具有一凸起状的邻接处776，且侧表面774与介电结构304之间具有一间隙737，这样的结构能提供封装时所配置的焊料凸块大的接触面积，因此能提高与焊料凸块的接合强度。其中，凹的曲表面的形成将于后续的工艺说明进一步的详述。
请参照图8，焊料凸块560填充介电结构304的第二介电层344的介电开口316，物性并电性接触导电凸块308A的垫表面326A，并突出于介电结构304的第二介电表面314。
请参照图8，芯片762的主动面上具有接垫778与导电柱780。芯片762是通过导电柱780上的焊料734物性并电性连接至基板结构302A的导电柱128。封装体564包覆芯片762、导电柱780、焊料734、导电柱128与基板结构302A的第一基板表面766(包括介电结构304的第一介电表面312与导电结构306的第一导电表面722)。于实施例中，导电柱780与导电柱128造成足够大的空间，使得封装体564能充分填入而包覆芯片762主动面上的所有元件，而不需使用成本贵的底胶(under fill)工艺，因此能降低制造成本。
图9A至图9S绘示根据一实施例的封装结构的制造方法。
请参照图9A，提供一载板982，其具有相对的一第一载板表面984与一第二载板表面986。于一实施例中，载板982包括双顺丁烯二酸酰亚胺三氮树脂(bismaleimidetriazine；BT)，然本揭露并不限于此。第一载板表面984与第二载板表面986上分别配置有导电膜988与导电膜990。配置光阻层992于导电膜990上。于一实施例中，导电膜988为厚度18μm的铜箔，导电膜990为厚度3μm的铜箔，光阻层992为层压的干膜，然本揭露并不限于此。
请参照图9B，图案化光阻层992，方法可包括曝光、显影，以在光阻层992中定义出图案开口994，其露出导电膜990。
请参照图9C，在光阻层992的图案开口994露出的导电膜990上形成第一导电迹线118。于一实施例中，是以电镀的方式形成第一导电迹线118，厚度为20μm，材质包括铜，然本揭露并不限于此。根据实施例的方法，可制得间距(pitch)微小的第一导电迹线118，例如15μm，且良率高。
请参照图9D，移除图9C所示的光阻层992。
请参照图9E，配置介电结构104在导电膜990与第一导电迹线118上。介电结构104上配置有金属加强层130。于一些实施例中，金属加强层130为厚度12μm的铜箔，介电结构104可包括层压的预浸体(prepreg；PP)、二氟化铵树脂(Ajinomoto build-up film；ABF)或防焊层(Solder Resist)，然本揭露并不限于此。
请参照图9F，配置图案化的光阻层996在金属层130上，方法可包括对光阻层996进行曝光、显影。图案化的光阻层996具有露出金属层130的一开口998于其中。于一实施例中，光阻层996为干膜，然本揭露并不限于此。
请参照图9G，可以光阻层996作为蚀刻遮罩，进行蚀刻步骤，以将图9F的开口998向下转移至金属加强层130中而形成开口901。
请参照图9H，移除图9G的光阻层996。
请参照图9I，移除介电结构104被金属加强层130的开口901露出的部分，以在介电结构104中形成露出第一导电迹线118的介电开口116。可利用激光或蚀刻方法移除介电结构104。
请参照图9J，将导电膜990移离导电膜988，以将上、下结构分离自载板982，此时金属加强130用以加强基板的强度而不会有翘曲的情形。
请参照图9K，配置光阻层903在金属加强层130上。配置光阻层905在导电膜990上。于一实施例中，光阻层903与光阻层905为层压的干膜，然本揭露并不限于此。
请参照图9L，图案化光阻层903，以在光阻层903中定义出开口907与开口909。图案化光阻层905，以在光阻层905中定义出开口911。
请参照图9M，可以电镀的方式，在光阻层903的开口909露出的第一导电迹线118上形成导电凸块108，在光阻层903的开口907露出的金属加强层130上形成散热垫132，并在光阻层905的开口911露出的导电膜990上形成导电柱128。于一实施例中，导电凸块108、散热垫132与导电柱128包括厚度为18μm的铜材料，然本揭露并不限于此。
请参照图9N，移除图9M所示的光阻层903与光阻层905。
请参照图9O，可移除图9N所示的导电膜990。于一实施例中，可以微量蚀刻(flashetching)的方式移除导电膜990。于一实施例中，此步骤亦会转移导电柱128至接触第一导电迹线118的第一接垫131(第一导电表面122)，且缩减金属加强层130的厚度，此外，也转移散热垫132更靠近介电结构104的第二介电表面114。在此步骤之后，完成了基板结构102。值得一提的是，上述的工艺亦可不包括导电柱128的形成。
请参照图9P，由于基板结构102包括了金属加强层130，其可增强后续封装工艺中的基板强度以提高良率。此时，可通过焊料539将芯片562电性连接至导电柱128。
请参照图9Q，以封装体564封装芯片562与基板结构102的第一基板表面566。
请参照图9R，在完成覆晶与封装工艺后，进而移除图9Q所示的金属加强层130，例如是以微量蚀刻的方式移除金属加强层130，此时导电凸块108(图9Q)亦会同时被微量蚀刻，因此原本为凸的曲表面的垫表面126将会被部分蚀刻以形成垫表面126A，而形成导电凸块108A。垫表面126A的形态可参阅图6的说明。导电凸块108A保护导电结构106(第一导电迹线118)不受到此蚀刻作用，维持导电结构106的厚度。此微量蚀刻也会将散热垫132(图9Q)向金属加强层130转移而形成散热垫532。在此步骤之后，基板结构102转变成基板结构102A。
请参照图9S，配置焊料凸块560填充介电结构104的介电开口116，物性并电性接触导电凸块108A的垫表面126A，并突出于介电结构104的第二介电表面114。于此例中，导电凸块108A能提供与焊料凸块560的接合强度。在此步骤之后，完成了封装结构570。
图10A至图10G绘示根据一实施例的封装结构的制造方法。之前可进行如图9A至图9L所述的步骤，于此不再赘述。
请参照图10A，可以电镀的方式，在光阻层903的开口909露出的第一导电迹线118上形成导电凸块108，在光阻层903的开口907露出的金属加强层130上形成散热垫232与表面处理层240，并在光阻层905的开口911露出的导电膜990上形成导电柱228与表面处理层236。于一实施例中，导电凸块108、导电柱228与散热垫232包括厚度为18μm的铜材料，表面处理层236与表面处理层240包括金、银、及/或镍，然本揭露并不限于此。
请参照图10B，移除图10A所示的光阻层903与光阻层905。
请参照图10C，可移除图10B所示的导电膜990。于一实施例中，可以微量蚀刻的方式移除导电膜990。于一实施例中，此步骤亦会转移导电柱228至接触第一导电迹线118的第一接垫131(第一导电表面122)，且缩减金属加强层130的厚度，此外，也转移散热垫232更靠近介电结构104。在此步骤之后，完成了基板结构202。
请参照图10D，由于基板结构202包括了金属加强层130，其可增强后续封装工艺中的基板强度以提高良率。此时可利用黏着层954将芯片562贴附至基板结构202的第一基板表面566上。
请参照图10E，可利用打线668电性连接芯片562与导电柱228上的表面处理层236。以封装体564封装芯片562、打线668与基板结构202的第一基板表面566。
请参照图10F，在完成打线与封装工艺后，进而可移除图10E所示的金属加强层130例如是以微量蚀刻的方式移除金属加强层130，此时导电凸块108亦会同时被微量蚀刻，因此原本为凸的曲表面的垫表面126(图10E)将会被部分蚀刻以形成垫表面126A，并形成导电凸块108A。此微量蚀刻也会将散热垫232向金属加强层130的方向转移。于此步骤之后，基板结构202(图10E)转变成基板结构202A。
请参照图10G，配置焊料凸块560填充介电结构104的介电开口116，物性并电性接触导电凸块108A的垫表面126A，并突出于介电结构104的第二介电表面114。于此例中，导电凸块108A能提供与焊料凸块560的接合强度。在此步骤之后，完成了封装结构670。
图11A至图11M绘示根据一实施例的封装结构的制造方法。
请参照图11A，提供载板982，其第一载板表面984与第二载板表面986上分别配置有导电膜988与导电膜990。配置第一介电层342于导电膜990上。包括第一导电迹线318埋于第一介电层342中。导电通孔346穿过第一介电层342并电性连接至第一导电迹线318与第一介电层342的第三介电表面350上的第二导电迹线348。
请参照图11B，配置第二介电层344在第一介电层342的第三介电表面350与第二导电迹线348上。于一实施例中，第二介电层344为涂布形成的绿漆，然本揭露并不限于此。
请参照图11C，图案化第二介电层344，以在第二介电层344中形成介电开口316，其露出第二导电迹线348部分的第二导电表面324而形成第二接垫352。
请参照图11D，可以电镀的方式，在第二介电层344的介电开口316所露出的第二接垫352上形成导电凸块308。
请参照图11E，配置金属加强层330在第二介电层344的第二介电表面314上，并遮盖导电凸块308。
请参照图11F，将导电膜990移离导电膜988，以将上、下结构分离自载板982。
请参照图11G，由于基板结构包括了金属加强层330，其可增强后续封装工艺中的基板强度以提高良率。此时，再配置光阻层1117在金属加强层330上。配置光阻层1119在导电膜990上。于一实施例中，光阻层1117与光阻层1119为层压的干膜，然本揭露并不限于此。
请参照图11H，图案化光阻层1119，以在光阻层1119中定义出开口1121，其露出导电膜990。
请参照图11I，可以电镀的方式，从光阻层1119的开口1121露出的导电膜990形成导电柱128。
请参照图11J，移除图11M的光阻层1117与光阻层1119。
请参照图11K，移除图11J的导电膜990。方法可包括蚀刻或其他合适的方法。在此步骤之后，完成了基板结构302。值得一提的是，上述的工艺亦可不包括导电柱128的形成；此外，由于是于一载板的两侧同时制造基板，因此可同时进行两侧导电凸块的电镀，以增加效率。
请参照图11L，提供芯片762，其主动面上配置有接垫778，接垫778上配置有导电柱780。利用导电柱780上的焊料734，将芯片762连接至基板结构302(图11K)的导电柱128。利用封装体564封装芯片762、接垫778、导电柱780、焊料734、导电柱128与基板结构302(图11K)的第一基板表面766。于实施例中，导电柱780与导电柱128造成足够大的空间，使得封装体564能充分填入而包覆芯片762主动面上的所有元件，而不需使用成本贵的底胶工艺，因此能降低制造成本。
请参照图11L，在完成封装工艺后，进而移除图11K的金属加强层330。于一实施例中，是利用蚀刻的方式移除，然本揭露并不限于此。例如是以微量蚀刻的方式移除图11K的金属加强层330，此时导电凸块308亦会同时被微量蚀刻，因此原本为凸的曲表面的垫表面326将会被部分蚀刻而形成垫表面326A，并形成导电凸块308A。导电凸块308A保护导电结构306的第二导电迹线348不受到此蚀刻作用，维持第二导电迹线348的厚度。其中导电凸块308A的垫表面326A包括从导电凸块308A凹进的曲表面772，以及邻接曲表面772的侧表面774，曲表面772与侧表面774之间具有凸起状的邻接处776。在此步骤之后，基板结构302(图11K)转变成基板结构302A。
请参照图11M，将焊料凸块560填充第二介电层344的介电开口316，其物性并电性接触导电凸块308A的垫表面326A，并突出于第二介电层344的第二介电表面314。在此步骤之后，完成了封装结构770。
图12A至图12N绘示根据另一实施例的封装结构的制造方法。之前可进行如图11A至图11C所述的步骤，于此不再赘述。
请参照图12A，配置金属加强层1230在第二介电层344的第二介电表面314上。
请参照图12B，配置光阻层1113在金属加强层1230上。于一实施例中，光阻层1113为层压的干膜，然本揭露并不限于此。
请参照图12C，图案化光阻层1113，以在光阻层1113中定义出开口1115。
请参照图12D，移除光阻层1113的开口1115露出的金属加强层1230，以在金属加强层1230中形成与介电开口316连通的导电开口377，并露出第二介电层344。
请参照图12E，可以电镀的方式，在第二介电层344的介电开口316所露出的第二接垫352上形成导电凸块308。
请参照图12F，移除图12E的光阻层1113。
请参照图12G，将导电膜990移离导电膜988，以将上、下结构分离自载板982。
请参照图12H，由于基板结构包括了金属加强层1230，其可增强后续封装工艺中的基板强度以提高良率。此时，再配置光阻层1117在金属加强层1230上。配置光阻层1119在导电膜990上。于一实施例中，光阻层1117与光阻层1119为层压的干膜，然本揭露并不限于此。
请参照图12I，图案化光阻层1119，以在光阻层1119中定义出开口1121，其露出导电膜990。
请参照图12J，可以电镀的方式，从光阻层1119的开口1121露出的导电膜990形成导电柱128。
请参照图12K，移除图12J的光阻层1117与光阻层1119。
请参照图12L，移除图12K的导电膜990。方法可包括蚀刻或其他合适的方法。在此步骤之后，完成了基板结构1202。值得一提的是，上述的工艺亦可不包括导电柱128的形成；此外，由于是于一载板的两侧同时制造基板，因此可同时进行两侧导电凸块的电镀，以增加效率。
请参照图12M，提供芯片762，其主动面上配置有接垫778，接垫778上配置有导电柱780。利用导电柱780上的焊料734，将芯片762连接至基板结构1202(图12L)的导电柱128。利用封装体564封装芯片762、接垫778、导电柱780、焊料734、导电柱128与基板结构1202(图12L)的第一基板表面766。于实施例中，导电柱780与导电柱128造成足够大的空间，使得封装体564能充分填入而包覆芯片762主动面上的所有元件，而不需使用成本贵的底胶工艺，因此能降低制造成本。
请参照图12M，在完成封装工艺后，进而移除图12L的金属加强层1230。于一实施例中，是利用蚀刻的方式移除，然本揭露并不限于此。例如是以微量蚀刻的方式移除图12L的金属加强层1230，此时导电凸块308亦会同时被微量蚀刻，因此原本为凸的曲表面的垫表面326将会被部分蚀刻而形成垫表面326A，并形成导电凸块308A。导电凸块308A保护导电结构306的第二导电迹线348不受到此蚀刻作用，维持第二导电迹线348的厚度。其中导电凸块308A的垫表面326A包括从导电凸块308A凹进的曲表面772，以及邻接曲表面772的侧表面774，曲表面772与侧表面774之间具有凸起状的邻接处776。在此步骤之后，基板结构1202(图12L)转变成基板结构302A。
请参照图12N，将焊料凸块560填充第二介电层344的介电开口316，其物性并电性接触导电凸块308A的垫表面326A，并突出于第二介电层344的第二介电表面314。在此步骤之后，完成了封装结构770。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (10)

1.一种基板结构，其特征在于，包括：
一介电结构，具有相对的一第一介电表面与一第二介电表面，以及一介电开口；
一导电结构，内埋于该介电结构，并具有相对的一第一导电表面与一第二导电表面，该第一导电表面自该第一介电表面露出的部分形成一第一接垫，该第二导电表面从该介电开口露出以形成一第二接垫；
一金属加强层，配置在该介电结构的该第二介电表面上；以及
一导电凸块，配置在该些介电开口中，并物性且电性连接该第二导电表面，其中该导电凸块具有一凸的曲表面，该金属加强层与该导电凸块皆为铜。
2.如权利要求1所述的基板结构，其特征在于，该导电凸块实质上自该第二介电表面凹陷。
3.如权利要求1所述的基板结构，其特征在于，该导电凸块的该曲表面与该介电结构之间具有一间隙。
4.如权利要求1所述的基板结构，其特征在于，该导电结构包括一第一导电迹线及一第二导电迹线，该第一导电迹线具有自该第一介电表面露出的该第一导电表面，且该第二导电迹线具有从该些介电开口露出的该第二导电表面。
5.如权利要求4所述的基板结构，其特征在于，该导电结构更包括一导电通孔，穿过该介电结构，并电性连接该第一导电迹线及该第二导电迹线。
6.如权利要求1所述的基板结构，其特征在于，更包括一导电柱，该导电柱自该第一导电表面突出。
7.如权利要求1所述的基板结构，其特征在于，该金属加强层更包括一导电开口，该导电开口对应于该第二接垫的位置。
8.一种基板结构的制造方法，其特征在于，包括：
提供一介电结构，具有相对的一第一介电表面与一第二介电表面，以及位于该第二介电表面的一介电开口；
配置一导电结构，具有相对的一第一导电表面与一第二导电表面，该第二导电表面从该介电开口露出以形成一接垫；
形成一金属加强层于该第二介电表面上；以及
形成一导电凸块于该介电开口中，并物性且电性连接从该介电开口露出的该第二导电表面，其中该金属加强层与该导电凸块皆为铜。
9.如权利要求8所述的基板结构的制造方法，其特征在于，配置该导电结构的步骤包括：
于一载板上配置该导电结构，该载板接触该第一介电表面；以及
配置该介电结构以包覆该导电结构。
10.如权利要求8所述的基板结构的制造方法，其特征在于，更包括：
移除部份该金属加强层及该介电结构以形成该介电开口并曝露出该第二导电表面；以及
形成该导电凸块于该介电开口中。
CN201310394695.1A 2013-09-03 2013-09-03 基板结构、封装结构及其制造方法 Active CN104425431B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310394695.1A CN104425431B (zh) 2013-09-03 2013-09-03 基板结构、封装结构及其制造方法
CN201811422675.XA CN109637995B (zh) 2013-09-03 2013-09-03 基板结构、封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310394695.1A CN104425431B (zh) 2013-09-03 2013-09-03 基板结构、封装结构及其制造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201811422675.XA Division CN109637995B (zh) 2013-09-03 2013-09-03 基板结构、封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN104425431A CN104425431A (zh) 2015-03-18
CN104425431B true CN104425431B (zh) 2018-12-21

Family

ID=52974033

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811422675.XA Active CN109637995B (zh) 2013-09-03 2013-09-03 基板结构、封装结构及其制造方法
CN201310394695.1A Active CN104425431B (zh) 2013-09-03 2013-09-03 基板结构、封装结构及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201811422675.XA Active CN109637995B (zh) 2013-09-03 2013-09-03 基板结构、封装结构及其制造方法

Country Status (1)

Country Link
CN (2) CN109637995B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170023310A (ko) * 2015-08-20 2017-03-03 에스케이하이닉스 주식회사 임베디드 회로 패턴을 가지는 패키지 기판, 제조 방법 및 이를 포함하는 반도체 패키지
TWI628062B (zh) * 2016-03-17 2018-07-01 欣興電子股份有限公司 線路板的製作方法與感壓印模
TWI830388B (zh) * 2022-09-19 2024-01-21 大陸商芯愛科技（南京）有限公司 電子封裝件之製法及其承載結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101106121A (zh) * 2006-07-14 2008-01-16 恩益禧电子股份有限公司 布线基板、半导体器件及其制造方法
CN101179062A (zh) * 2002-05-27 2008-05-14 日本电气株式会社 半导体器件安装板及半导体封装
CN101996902A (zh) * 2009-08-12 2011-03-30 瑞萨电子株式会社 半导体器件的制造方法
CN102157476A (zh) * 2010-03-04 2011-08-17 日月光半导体制造股份有限公司 具有单侧基板设计的半导体封装及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7670962B2 (en) * 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
TWI227557B (en) * 2003-07-25 2005-02-01 Advanced Semiconductor Eng Bumping process
JP4601365B2 (ja) * 2004-09-21 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置
US7456479B2 (en) * 2005-12-15 2008-11-25 United Microelectronics Corp. Method for fabricating a probing pad of an integrated circuit chip
TW200727430A (en) * 2006-01-02 2007-07-16 Advanced Semiconductor Eng Bumping process and etching apparatus
CN101247714A (zh) * 2007-02-16 2008-08-20 泰商泰达电子公司 散热模块
JP4331769B2 (ja) * 2007-02-28 2009-09-16 Ｔｄｋ株式会社 配線構造及びその形成方法並びにプリント配線板
JP2008235555A (ja) * 2007-03-20 2008-10-02 Shinko Electric Ind Co Ltd 電子装置の製造方法及び基板及び半導体装置
CN101677066B (zh) * 2008-09-19 2011-10-12 钰桥半导体股份有限公司 增层线路板的制作方法
CN201434352Y (zh) * 2009-05-08 2010-03-31 琉明斯光电科技股份有限公司 发光二极管封装结构及应用该结构的灯条
CN101924037B (zh) * 2009-06-16 2012-08-22 日月光半导体制造股份有限公司 无核心封装基板的制造方法
TWI442530B (zh) * 2009-10-14 2014-06-21 Advanced Semiconductor Eng 封裝載板、封裝結構以及封裝載板製程
US8786062B2 (en) * 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
CN102237482A (zh) * 2010-05-07 2011-11-09 陈一璋 高散热led非金属基板与高散热led元件及其制法
TWI427716B (zh) * 2010-06-04 2014-02-21 矽品精密工業股份有限公司 無載具之半導體封裝件及其製法
TWI496258B (zh) * 2010-10-26 2015-08-11 Unimicron Technology Corp 封裝基板之製法
CN102270730A (zh) * 2011-07-27 2011-12-07 晶科电子（广州）有限公司 一种无金线的led器件
CN103094264B (zh) * 2011-10-31 2016-03-02 光宝电子(广州)有限公司 高功率发光二极管
US9414484B2 (en) * 2011-11-09 2016-08-09 Intel Corporation Thermal expansion compensators for controlling microelectronic package warpage
CN102497726A (zh) * 2011-11-27 2012-06-13 葛豫卿 一种带液/汽相变传热基板的印刷电路板及其制备方法
CN202384323U (zh) * 2011-12-14 2012-08-15 日月光半导体制造股份有限公司 半导体封装构造
CN202443957U (zh) * 2012-02-17 2012-09-19 华为终端有限公司 芯片封装模块及母板
CN102610735B (zh) * 2012-04-01 2014-08-13 广州大学 一种具有电热分离结构的发光器件及其制造方法
CN102915981B (zh) * 2012-11-08 2016-02-03 南通富士通微电子股份有限公司 半导体器件及其封装方法
CN106229270A (zh) * 2013-03-29 2016-12-14 日月光半导体制造股份有限公司 堆迭式封装及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179062A (zh) * 2002-05-27 2008-05-14 日本电气株式会社 半导体器件安装板及半导体封装
CN101106121A (zh) * 2006-07-14 2008-01-16 恩益禧电子股份有限公司 布线基板、半导体器件及其制造方法
CN101996902A (zh) * 2009-08-12 2011-03-30 瑞萨电子株式会社 半导体器件的制造方法
CN102157476A (zh) * 2010-03-04 2011-08-17 日月光半导体制造股份有限公司 具有单侧基板设计的半导体封装及其制造方法

Also Published As

Publication number Publication date
CN109637995A (zh) 2019-04-16
CN104425431A (zh) 2015-03-18
CN109637995B (zh) 2022-11-22

Similar Documents

Publication Publication Date Title
CN101887874B (zh) 单层金属层基板结构及其制造方法、和应用之封装件结构
US8994193B2 (en) Semiconductor package including a metal plate, semiconductor chip, and wiring structure, semiconductor apparatus and method for manufacturing semiconductor package
US10515884B2 (en) Substrate having a conductive structure within photo-sensitive resin
JP5048005B2 (ja) 金属バンプを持つプリント基板及びその製造方法
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
TW201601247A (zh) 封裝裝置及其製作方法
TW201417196A (zh) 晶片封裝基板和結構及其製作方法
TW200913192A (en) Method of forming flip-chip bump carrier type package
CN101567355B (zh) 半导体封装基板及其制法
CN109003959B (zh) 一种焊线预成型的高导热封装结构及其制造方法
CN104425431B (zh) 基板结构、封装结构及其制造方法
CN104465575A (zh) 半导体封装及其制造方法
KR100734403B1 (ko) 전자소자 패키지 및 그 제조방법
KR100732385B1 (ko) 패키지 기판 제조 방법
CN106298692B (zh) 芯片封装结构的制作方法
KR20160001827A (ko) 인쇄회로기판 제조방법
JP2018195600A (ja) 配線基板、配線基板の製造方法
KR101044154B1 (ko) 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
TW201919178A (zh) 基底條與具有其之電子部件封裝
CN104576402A (zh) 封装载板及其制作方法
CN101290890A (zh) 具有内埋式导电线路的电路板及其制造方法
KR100438612B1 (ko) 유기물질 마스킹을 이용한 다층 인쇄회로기판의제조방법과 그 기판을 이용한 반도체 패키지의 제조방법
KR20040098170A (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
TWI610414B (zh) Ic載板、具有該ic載板的封裝結構及其製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant