KR100438612B1 - 유기물질 마스킹을 이용한 다층 인쇄회로기판의제조방법과 그 기판을 이용한 반도체 패키지의 제조방법 - Google Patents
유기물질 마스킹을 이용한 다층 인쇄회로기판의제조방법과 그 기판을 이용한 반도체 패키지의 제조방법 Download PDFInfo
- Publication number
- KR100438612B1 KR100438612B1 KR10-2001-0077476A KR20010077476A KR100438612B1 KR 100438612 B1 KR100438612 B1 KR 100438612B1 KR 20010077476 A KR20010077476 A KR 20010077476A KR 100438612 B1 KR100438612 B1 KR 100438612B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- organic material
- manufacturing
- polymer organic
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 125
- 239000011368 organic material Substances 0.000 claims abstract description 54
- 229920000642 polymer Polymers 0.000 claims abstract description 54
- 238000007747 plating Methods 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 230000000873 masking effect Effects 0.000 claims abstract description 21
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 73
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 71
- 239000011889 copper foil Substances 0.000 claims description 39
- 229910052802 copper Inorganic materials 0.000 claims description 32
- 239000010949 copper Substances 0.000 claims description 32
- 239000000853 adhesive Substances 0.000 claims description 16
- 230000001070 adhesive effect Effects 0.000 claims description 16
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 12
- 239000010931 gold Substances 0.000 claims description 11
- 229910052737 gold Inorganic materials 0.000 claims description 11
- 239000005416 organic matter Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 6
- 238000007650 screen-printing Methods 0.000 claims description 5
- 239000012670 alkaline solution Substances 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 4
- 235000011121 sodium hydroxide Nutrition 0.000 claims description 4
- 239000004593 Epoxy Substances 0.000 claims description 3
- 239000004642 Polyimide Substances 0.000 claims description 3
- 239000003365 glass fiber Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 229920000620 organic polymer Polymers 0.000 claims 2
- 230000001376 precipitating effect Effects 0.000 claims 1
- 238000001556 precipitation Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 28
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000011805 ball Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000004382 potting Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 239000000945 filler Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 229920001606 poly(lactic acid-co-glycolic acid) Polymers 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명의 유기물질 마스킹을 이용한 다층 인쇄회로기판의 제조방법과 그 기판을 이용한 반도체 패키지의 제조방법은 통공을 가지는 적층체를 제작하고, 그 통공의 내측면에 형성된 내부배선의 본딩부를 고분자유기물을 이용하여 마스킹을 한 후, 도금을 하여 관통공에 내부배선을 전기적으로 연결하는 스루홀을 형성함과 아울러 패터닝을 하여 외부배선을 형성하며, 그런 후 다시 고분자유기물을 간단한 방법으로 제거한 후 후속공정을 진행하여 다층기판을 제작함으로써, 간단한 방법으로 반도체 BGA패키지를 제조하기 위한 다층기판이 제작되어 진다.
Description
본 발명은 기판과 패지지를 제조하는 방법에 관한 것으로, 보다 상세하게는 고집적화된 패키지의 제조시 기판을 다층으로 형성하되, 그 적층체에 도금을 하기 전에 본딩부를 유기물질로 마스킹을 한 후 도금을 실시하여 본딩패드부가 보호되도록 한 유기물질 마스킹을 이용한 다층 인쇄회로기판의 제조방법과 그 기판을 이용한 반도체 패키지의 제조방법에 관한 것이다.
PPGA PKG(PLASTIC PIN GRID ARRAY PACKAGE), PBGA PKG(PLASTIC BALL GRID ARRAY PACKAGE), PLGA PKG(PLASTIC PIN LAND GRID ARRAY PACKAGE) 등의 반도체 패키지에 이용되는 다층 기판은 회로 패턴이 형성된 기판이 절연된 상태로 다층으로 적층하여 이루어지고, 그 적층 기판은 스루홀을 통하여 각 기판의 회로 패턴들의 전기적인 연결이 이루어져 있다.
일예로, PPGA PKG를 제조하기 위한 적층기판을 제조하는 일반적인 방법은, 적층체를 형성한 다음, 그 적층체에 내부회로패턴과 외부회로패턴을 전기적으로 연결하기 위한 관통공을 형성하고, 그 관통공의 내측면에 무전해/전기분해 동도금을 실시한 후, 그 표면에 니켈도금/금도금을 실시하여 각 기판의 회로 패턴들을 전기적으로 연결하는 스루홀을 형성하게 된다.
그러나, 그와 같은 방법으로 스루홀을 형성하는 경우에 열충격에 의하여 쉽게 파손이 되는 문제점이 발생되어서, 이러한 문제점을 해결하기 위하여 스루홀에핀을 삽입하거나, 납을 충진할 수도 있으나, 이 방법 역시 작업공정이 복잡하고, 납사용에 따른 환경문제가 뒤따르는 문제점이 있었으며, 다른 방법으로 스루홀에 2층으로 니켈도금을 행할 수도 있으나 이 방법은 미세패턴을 형성하는데 불리한 문제점이 있었다.
상기와 같은 문제점들을 해결하기 위한 한 방법으로 소개되는 다른 한 방법은, 중앙부에 개구부를 가지는 내층기판을 제조하고, 그 내층기판을 접착하여 적층한 후, 그 적층체의 개구부가 막히도록 최외층에 외층기판을 접착하여 적층한다.
그런후, 상기와 같은 방법으로 제조된 적층체에 관통공을 형성하고, 그 관통공의 내측면에 무전해 동도금피막과 전기분해동도금막을 형성한 후, 제1니켈도금막을 차례로 형성하는데, 이때 내층기판의 본딩부에는 외층기판으로 덮여 있어서 도금이 이루어지지 않는다.
상기와 같은 상태에서, 에칭으로 배선패턴형성공정을 시행하고, S/R을 도포하며, 상기 내층기판의 개구부에 대응하는 위치의 외층기판의 일정부분을 제거한 후, 제2니켈도금을 실시하는 순서로 스루홀을 형성한다.
그러나, 상기와 같은 적층기판의 제조방법은 공정중에 외층기판을 기계적으로 가공하여야 하기 때문에 공정이 어렵고, 그 가공과정에서 발생되는 충격이나 기타 영향으로 미리 형성되어 있는 회로패턴들이 손상되는 문제점이 있었다.
상기와 같은 문제점을 감안하여 안출한 본 발명의 목적은 본딩부 및 회로패턴에 영향을 주지 않고 간단하게 다층기판을 제조할 수 있도록 하는데 적합한 유기물질 마스킹을 이용한 다층 인쇄회로기판의 제조방법과 그 기판을 이용한 반도체 패키지의 제조방법을 제공함에 있다.
도 1 내지 도 10은 본 발명의 일실시예를 보인 단면도.
도 11 내지 도 16은 본 발명의 다른실시예를 보인 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1,101 : 절연기판 1a,7,33,103,113 : 개구부
2 : 동박패턴 3 : 동도금패턴
4,105 : 내부배선 5,106 : 내측기판
6,102,112 : 동박 8 : 상부기판
9 : 하부기판 10,111 : 접착시트
11 : 캐비티 12,110 : 적층체
16,121 : 고분자유기물 17,122 : 관통공
18,104,131 : 동도금막 20,133 : 외부배선
21 : 충진재 26,141 : 본딩부
27,142 : 금도금막 28,143 : 내측패드부
31,151 : 외측패드부 32,152 : 피 에스 알
114 : 통공 132,19 : 스루홀
상기와 같은 본 발명의 목적을 달성하기 위하여 반도체 칩이 안착되는 캐비티를 가지는 반도체 패키지 제조용 다층인쇄회로기판을 제조하는 방법에 있어서,
표면에 동박이 피착된 절연기판에 개구부를 형성함과 아울러 그 동박의 표면에 동도금막을 형성한 후 패터닝하여 내부배선을 형성하여 내측기판을 제작하는 내측기판제작공정과,
상면에 동박이 피착되고 개구부를 가지는 상부기판과 개구부를 가지지 않고 하면에 동박이 피착된 하부기판의 사이에 내측기판을 삽입하고 접착시트로 접착하여 상측이 개방되는 캐비티가 형성되도록 적층체를 제작하는 적층체제작공정과,
상기 적층체의 캐비티 내부에 고분자유기물을 충진하여 본딩부가 고분자유기물에 의하여 보호되도록 하는 마스킹공정과,
상기 적층체에 수직방향으로 관통되는 관통공을 형성하는 관통공형성공정과,
상기 적층체에 형성된 관통공과 상,하부기판 및 고분자유기물의 표면에 동도금막을 형성하여 스루홀이 형성되도록하고 그 동도금막을 패터닝하여 상기 상,하부기판의 표면에 외부배선을 형성함과 아울러 고분자유기물의 표면이 노출되도록 하는 외부배선형성공정과,
상기 캐비티의 내부에 충진되어 있는 고분자유기물을 제거하는 마스크제거공정과,
상기 고분자유기물을 제거하여 노출된 본딩부에 금도금을 하여 내측패드부를 형성함과 아울러 상측 외부배선의 표면에 외측패드부가 형성되어지도록 피 에스 알(PSR)을 도포하는 패드형성공정과,
상기 하부기판의 중앙부를 제거하여 개구부를 형성하는 라우팅공정을 순차적으로 실시하는 것을 특징으로 하는 유기물질 마스킹을 이용한 다층 인쇄회로기판의 제조방법이 제공된다.
또한, 반도체 칩이 안착되는 캐비티를 가지는 반도체 패키지 제조용 다층 이쇄회로기판을 제조하는 방법에 있어서,
표면에 동박이 피착된 절연기판에 개구부를 형성함과 아울러 그 동박의 표면에 동도금막을 형성한 후 패터닝하여 내부배선을 형성하여 내측기판을 제작하는 내측기판제작공정과,
상면에 동박이 피착되고 개구부를 가지는 상부기판과 내측기판을 접착시트로 접착하여 상,하측이 개방되도록 통공을 가지는 적층체를 제작하는 적층체제작공정과,
상기 적층체의 통공 내측면에 일정두께로 고분자유기물을 도포하여 캐비티 내측에 위치하는 내측기판의 본딩부가 고분자유기물에 의하여 보호되도록 하는 마스킹공정과,
상기 적층체에 수직방향으로 관통되는 관통공을 형성하는 관통공형성공정과,
상기 적층체에 형성된 관통공과 상부기판 및 고분자유기물의 표면에 동도금막을 형성하고 그 동도금막을 패터닝하여 상기 상부기판의 표면에 외부배선을 형성함과 아울러 고분자유기물의 표면이 노출되도록 하는 외부배선형성공정과,
상기 통공의 내측면에 도포되어 있는 고분자유기물을 제거하는 마스크제거공정과,
상기 고분자유기물을 제거하여 노출된 본딩부에 금도금을 하여 내측패드부를 형성함과 아울러 상측 외부배선의 표면에 외측패드부가 형성되어지도록 피 에스 알(PSR)을 도포하는 패드형성공정을 순차적으로 실시하는 것을 특징으로 하는 유기물질 마스킹을 이용한 다층기판의 제조방법이 제공된다.
또한, 반도체 칩이 안착되는 캐비티를 가지는 반도체 패키지 제조용 다층 인쇄회로기판을 제조하는 방법에 있어서,
내부 배선과 중앙에 개구부가 형성된 다수개의 기판을 적층하여 반도체 칩 안착용 캐비티와 상기 캐비티의 내부에는 상기 반도체 칩과 연결되는 패드부가 형성되는 다층 기판을 제조하는 공정과;
상기 캐비티의 내부에 고분자 유기물을 충진하는 공정과;
상기 다층기판에 관통홀을 형성하고, 상기 관통홀에 도금을 실시하여 상기 내부 배선을 전기적으로 연결하는 스루홀 형성 공정과;
상기 고분자 유기물을 제거하는 마스크 제거공정과;상기 패드부에 금도금을 실시하는 공정을 포함하여 진행되는 유기물질 마스킹을 이용한 다층 인쇄회로기판의 제조방법이 제공된다.
또한, 반도체 칩이 안착되는 캐비티를 가지는 다층 인쇄회로기판을 이용한 반도체 패키지 제조방법에 있어서,
내부 배선과 중앙에 개구부가 형성된 다수개의 기판을 적층하여 반도체 칩안착용 캐비티와 상기 캐비티의 내부에는 상기 반도체 칩과 연결되는 패드부가 형성되는 다층 기판을 제조하는 공정과;
상기 캐비티의 내부에 고분자 유기물을 충진하는 공정과;
상기 다층기판에 관통홀을 형성하고, 상기 관통홀에 도금을 실시하여 상기 내부 배선을 전기적으로 연결하는 스루홀 형성 공정과;
상기 고분자 유기물을 제거하는 마스크 제거공정과;
상기 패드부에 금도금을 실시하는 본딩패드부 형성공정과;
상기 반도체 칩과 상기 본딩 패드부를 와이어를 이용하여 전기적으로 연결하는 와이어 연결공정과;
상기 캐비티에 보호재를 충진하는 충진공정을 포함하는 반도체 패키지 제조방법이 제공된다.
이하, 상기와 같이 제조되는 본 발명의 유기물질 마스킹을 이용한 다층기판의 제조방법을 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
도 1 내지 도 10을 참조하여 본 발명의 일실시예를 설명한다.
본 발명에서 맨 먼저 실시하는 공정은 내측기판제작공정으로, 이 공정을 도 1을 참고로 설명하면, 절연기판(1)의 상하 표면에 동박(2)을 피착형성한다. 그런후 후술하는 캐비티를 형성하기 위하여 절연기판의 중앙부를 가공하여 개구부(1a)를 형성하고, 상하 표면에 형성된 동박(2)을 전기적으로 연결하기 위해 상기 동박(2)의 외측면과 개구부(1a)의 내주면에 도금막(3)을 형성한 후, 패터닝을 실시하여 동박패턴(2)과 동도금패턴(3)이 차례로 형성된 내부배선(4)이 형성되도록 내측기판(5)이 제작된다.
상기 절연기판(1)은 유리.에폭시, 유리.폴리이미드, BT수지 등의 전기적인 절연성을 가지는 수지재이다.
상기 내부배선(4)을 형성하는 것은 동박(2)과 도금막(3)의 패터닝은 도금막의 표면에 포토레지스트를 도포하고, 노광/현상을 하며, 포토레지스트가 피복된 부분을 제외한 부분의 동박과 도금막을 에칭하여 제거한후, 잔류하는 포토레지스트를 제거하는 것에 의하여 이루어진다.
다음의 공정은 별도의 제작공정을 이용하여 상면에 동박(6)이 피착되고, 개구부(7)를 가지는 상부기판(8)과 개구부를 가지지 않고 하면에 동박(6)이 피착된 하부기판(9)의 사이에 개구부(1a)를 가지는 2장의 내측기판(5)을 삽입하고 접착시트(10)로 접착하여 상측이 개방되는 캐비티(11)가 형성되도록 적층체(12)를 제작하는 적층체제작공정으로, 그와 같이 제작된 적층체(12)가 도 2에 도시되어 있다.
상기 2장의 내측기판(5)의 개구부(1a)와 상부기판(8)의 개구부(7)의 직격은 상측으로 갈수록 커지도록 하여 캐비티(11)는 다단으로 형성된다.
상기 캐비티(11)내에 위치하는 패드동박부(13)는 후에 설명될 반도체 칩과 연결하기 위한 와이어가 연결될 부분이다.
상기 내측기판(5)과 상,하부기판(8)(9)를 접착하는 접착시트(10)는 프리프레그라고 불리는 시트재를 사용했다. 프리프레그는 유리섬유를 접착제로 시트상에 굳혔던 것으로, 프리프레그를 상측의 내측기판(5)과 하측의 내측기판(5)의 사이 및상,하부기판(8)(9)과의 사이에 삽입하고, 진공중에 가압하면서 일정시간 가열하면 완전하게 접착제가 경화되어 일체화된 적층체(12)를 얻을 수 있다.
그런후, 다음공정으로 상기 적층체(12)의 캐비티(11) 내부에 고분자유기물(16)을 충진하여 본딩부가 고분자유기물(16)에 의하여 보호되도록 하는 마스킹공정을 실시하는데, 그와 같은 고분자유기물(16)의 캐비티(11)의 내부에 충진된 상태가 도 3에 도시되어 있다.
상기 고분자유기물(16)로는 S/R 잉크, 에폭시 수지 등이 이용될 수 있는데, 스크린 프린팅법을 이용하여 수회에 걸쳐서 반복적으로 도포하여 상부기판(8)의 표면과 동일하게 충진될때까지 도포한다.
그런 다음에는 상기 적층체(12)에 수직방향으로 관통공(17)을 형성하는 관통공형성공정을 실시하는데, 그와 같이 관통공형성공정을 실시하여 관통공(17)이 형성된 상태가 도 4에 도시되어 있다.
상기 관통공(17)는 후공정에서 배선들을 전기적으로 연결하기 위한 것으로 내부배선(4)들이 관통되도록 형성되어 진다.
상기와 같은 상태에서 동도금을 실시하면 관통공(17)의 내측면에 동도금막(18)이 형성되어 내측기판의 내부배선(4)이 전기적으로 연결되는 스루홀(19)을 형성됨과 아울러 연속하여 상,하부기판(8)(9)의 표면에 피착된 동박(6) 외측면에 동도금막(18)이 도금되어 상,하부기판(8)(9)의 동박(6)과 내측기판(5)의 내부배선(4)은 전기적으로 연결되어지는데, 이와 같이 동도금막(18)이 형성된 상태가 도 5에 도시되어 있다.
즉, 상기 캐비티(11)의 내부에 고분자유기물(16)이 충진되어 있는 상태에서 동도금막(18)이 형성되기 때문에 캐비티(11) 내부의 패드동박부(13)에는 동도금막(18)이 형성되지 않게 된다.
그와 같이된 상태에서 하부기판(9)의 하면에 형성된 동박(6)과 동도금막(18)의 2중막을 패터닝하여 도 6에 도시된 바와 같이 하부기판(9)의 하면에 하측의 외부배선(20)을 형성되도록 한다.
그런 다음, 스루홀(19)의 내부에 충진재(21)로 충진을 하고, 하부기판(9)의 하면에 접착시트(10')를 부착하는데, 이와 같이된 상태가 도 7에 도시되어 있으며, 상기 충진재(21)로는 도전성 페이스트나 수지재료등을 사용하는 것이 가능하고, 접착시트(10')를 부착하는 것은 후공정에서 히트싱크를 부착하기 위해서이다.
그후, 통상의 에칭방법을 이용하여 상기 캐비티(11)에 채워진 고분자유기물(16)의 상면에 도금된 동도금막(18)을 제거함과 아울러 상부기판(8)의 상면에 도금된 동도금막(18)을 패터닝하여 상측의 외부배선(22)을 형성하는데, 그와 같이된 상태가 도 8에 도시되어 있다.
상기와 같은 상태에서, 상기 캐비티(11)의 내부에 충진되어 있는 고분자유기물(16)을 제거하는 마스크제거공정을 실시하는데, 상부가 노출된 고분자유기물(16)은 가성소다와 같은 알카리용액에 침전시켜서 제거하게 된다.
상기 용액은 구리박막에는 영향을 미치지 않는다.
상기 고분자유기물(16)을 제거하여 노출된 패드동박부(13)에 금도금막(27)을 형성하여 내측패드부(28)를 형성함과 아울러 상측 외부배선(22)의 표면에 외측패드부(31)가 형성되어지도록 피 에스 알(PSR)(32)을 상부기판(8)의 상면에 도포하는 패드형성공정을 실시하는데, 그와 같이 내,외측패드부(28)(31)가 형성된 상태가 도 9에 도시되어 있다.
상기와 같은 패드형성공정을 마친 다음에는, 상기 하부기판(9)의 중앙부를 제거하여 개구부(33)를 형성하는 라우팅공정을 실시하는데, 그 라우팅공정을 실시하여 하부기판(9)의 중앙부에 개구부(33)를 형성하면 본 발명의 다층기판(100)이 완성되는데, 그와 같이 완성된 다층기판(100)이 도 10에 도시되어 있다.
여기서, 상부기판(8)의 개구부(7)에서 내측기판(1) 및 하부기판(9)의 개구부(33)는 점차로 작게 형성되어야 하는 것은 당연하다.
그리고, 상기와 같이 완성된 다층기판(100)은 후공정에서 하면에 히트싱크가 부착되고, 그 히트싱크의 캐비티(11) 내측 상면에 반도체 칩을 부착하는 다이본딩, 상기 내측패드부(28)와 반도체 칩을 금속와이어로 연결하는 와이어본딩, 캐비티(11) 내부를 보호재로 포팅하는 포팅 및 외측패드부(31)에 솔더볼을 부착하는 볼본딩을 실시하여 BGA패키지가 제작된다.
도 11 내지 도 16은 본 발명의 다른 실시예를 보인 단면도로서, 본 발명의 다른실시예는 일실시예와 거의 동일하다. 단지, 개구부가 형성된 3개의 기판을 적층하고, 그 적층된 기판들의 개구부 내측면의 일부에 고분자유기물을 일정두께로 도포한 후, 패턴작업을 실시하는 것이 일실시예와는 다르다. 따라서 일실시예와 차이점이 있는 부분을 중심으로 자세히 설명한다.
먼저, 내측기판(106)을 제작하는데, 도 11에서와 같이 절연기판(101)의 상부표면에 동박(102)을 피착하고, 그 동박(102)이 피착된 절연기판(101)의 중앙부를 가공하여 개구부(103)를 형성한다. 그런후, 그 동박(102)의 표면에 동도금막(104)을 형성한 후 패터닝하여 내부배선(105)을 형성하여 내측기판(106)을 제작한다.
그런 다음, 적층체(110)을 제작하는데, 적층체(110)의 제작은 개구부(103)의 크기가 다른 2장의 내측기판(106)을 개구부(103)가 큰쪽이 상측에 오도록 접착시트(111)를 이용하여 접착하고, 그 상면에 동박(112)이 상면에 피착되고 개구부(113)를 가지는 상부기판(114)을 접착시트(111)로 부착하여 캐비티(107)를 가지는 적층체(110)를 구성하는데, 그와 같이 구성된 적층체(110)가 도 12에 도시되어 있다. 도면부호 108은 후에 금도금되어 반도체 칩과 금 와이어로 연결된 패드동박부이다.
상기의 적층체(110)는 최하위의 내측기판(106)에서 상부기판(114)으로 갈수록 개구부(113)(103)가 점점 크게 형성한다.
상기와 같은 상태에서 마스킹공정을 실시하는데, 마스킹은 상기 적층체(110)의 캐비티(107) 내측면의 패드동박부(108)에 일정두께로 고분자유기물(121)을 도포하여 내측기판(106)의 패드동박부(108)가 고분자유기물(121)에 의하여 보호되도록 하고, 내부배선(105)을 전기적으로 연결하기 위한 관통공(122)을 드릴가공으로 형성하는 관통공형성공정을 실시하는데, 그와 같이 관통공(122)이 형성된 상태가 도 13에 도시되어 있다.
상기와 같은 고분자유기물(121)은 S/R잉크나 수지재료등이 사용될 수 있는데, 그와 같은 고분자유기물(121)을 스크린 프린팅법을 이용하여 반복적으로 도포하여 소정의 두께로 도포되도록 한다.
그후, 외부배선형성공정을 실시하는데, 적층체(110)를 동도금하여 도 14에 도시된 바와 같이, 적층체(110)에 형성된 관통공(122)과 상부기판(114) 및 고분자유기물(121)의 표면에 동도금막(131)이 형성되도록 하여 내부배선(105)들이 전기적으로 연결되는 스루홀(132)이 형성되도록 한다. 그런후, 적층체(110)의 상면과 하면을 패터닝하여 도 15에 도시된 바와 같이 상기 상부기판(114)의 표면에 통상의 에칭방법으로 외부배선(133)을 형성한다. 이때, 상기 고분자유기물(121) 상에 형성된 동도금막은 에칭시에 제거되게 된다.
상기와 같이 외부배선(133)을 형성한 다음에는 적층체(110)의 캐비티(107) 내측면에 형성되어 있는 고분자유기물(121)을 제거하는 마스크제거공정을 수행하는데, 그와 같은 고분자유기물(121)을 제거하는 방법은 가성소다와 같은 알카리용액을 이용하여 제거되어 진다.
상기와 같은 마스크제거공정을 실시한 뒤에는 노출된 본딩부(141)에 금도금막(142)을 형성하여 내측패드부(143)를 형성하고, 외부배선(133)의 표면에 외측패드부(151)이 형성되도록 피 에스 알(PSR)(152)를 도포하는 패드형성공정을 순차적으로 실시하여 다층기판(200)을 완성하는데, 그와 같이 완성된 다층기판(200)이 도 16에 도시되어 있다.
그리고, 상기와 같이 완성된 다층기판(200)은 후공정에서 하면에 히트싱크가 부착되고, 그 히트싱크의 캐비티(107) 내측 상면에 반도체 칩을 부착하는 다이본딩, 상기 내측패드부와 반도체 칩을 금속와이어로 연결하는 와이어본딩,캐비티(107) 내부를 보호재로 포팅하는 포팅 및 외측패드부에 솔더볼을 부착하는 볼본딩을 실시하여 BGA패키지가 제작된다.
그리고, 상기 다층기판(200)의 스루홀(132)에는 경우에 따라서 도전성 페이스트나 수지재료 중 어느 하나가 충진재로 충진되어질수 있다.
이상에서 상세히 설명한 바와 같이, 본 발명의 유기물질 마스킹을 이용한 다층기판의 제조방법은 본딩부를 가지는 내부배선이 노출된 적층체의 통공 내측면에 고분자유기물을 이용하여 마스킹을 한 후, 도금을 하여 관통공에 내부배선을 전기적으로 연결하는 스루홀을 형성함과 아울러 패터닝을 하여 외부배선을 형성하고, 그런 후 다시 고분자유기물을 간단한 방법으로 제거한 후 후속공정을 진행하여 다층기판을 제작함으로써, 종래와 같이 복잡한 과정을 거치지 않고도 간단한 방법으로 다층기판을 제작하는 효과가 있다.
Claims (16)
- 반도체 칩이 안착되는 캐비티를 가지는 반도체 패키지 제조용 다층인쇄회로기판을 제조하는 방법에 있어서,표면에 동박이 피착된 절연기판에 개구부를 형성함과 아울러 그 동박의 표면에 동도금막을 형성한 후 패터닝하여 내부배선을 형성하여 내측기판을 제작하는 내측기판제작공정과,상면에 동박이 피착되고 개구부를 가지는 상부기판과 개구부를 가지지 않고 하면에 동박이 피착된 하부기판의 사이에 내측기판을 삽입하고 접착시트로 접착하여 상측이 개방되는 캐비티가 형성되도록 적층체를 제작하는 적층체제작공정과,상기 적층체의 캐비티 내부에 고분자유기물을 충진하여 패드동박부가 고분자유기물에 의하여 보호되도록 하는 마스킹공정과,상기 적층체에 수직방향으로 관통되는 관통공을 형성하는 관통공형성공정과,상기 적층체에 형성된 관통공과 상,하부기판 및 고분자유기물의 표면에 동도금막을 형성하여 스루홀이 형성되도록 하고 그 동도금막을 패터닝하여 상기 상,하부기판의 표면에 외부배선을 형성함과 아울러 고분자유기물의 표면이 노출되도록 하는 외부배선형성공정과,상기 캐비티의 내부에 충진되어 있는 고분자유기물을 제거하는 마스크제거공정과,상기 고분자유기물을 제거하여 노출된 패드동박부에 금도금을 하여 내측패드부를 형성함과 아울러 상측 외부배선의 표면에 외측패드부가 형성되어지도록 피 에스 알(PSR)을 도포하는 패드형성공정과,상기 하부기판의 중앙부를 제거하여 개구부를 형성하는 라우팅공정을 순차적으로 실시하는 것을 특징으로 하는 유기물질 마스킹을 이용한 다층인쇄회로기판의 제조방법.
- 제 1항에 있어서, 상기 절연기판은 유리 에폭시, 유리 폴리이미드, BT수지 중의 어느 하나인 것을 특징으로 하는 유기물질 마스킹을 이용한 다층 인쇄회로기판의 제조방법.
- 제 1항에 있어서, 상기 접착시트는 유리섬유를 접착제로 시트상에 굳혀서 이루어진 프리프레그인 것을 특징으로 하는 유기물질 마스킹을 이용한 다층 인쇄회로기판의 제조방법.
- 제 1항에 있어서, 상기 고분자유기물은 S/R 잉크, 에폭시 수지 중 어느하나로 스크린 프린팅법에 의하여 채워지는 것을 특징으로 하는 유기물질 마스킹을 이용한 다층 인쇄회로기판의 제조방법.
- 제 1항에 있어서, 상기 유기고분자물의 제거는 가성소다와 같은 알카리용액에 침전시켜서 제거하는 것을 특징으로 하는 유기물질 마스킹을 이용한 다층 인쇄회로기판의 제조방법.
- 제 1항에 있어서, 상기 개구부는 하부기판에서 상부기판쪽으로 갈수록 점차로 크게 형성되는 것을 특징으로 하는 유기물질 마스킹을 이용한 다층 인쇄회로기판의 제조방법.
- 반도체 칩이 안착되는 캐비티를 가지는 반도체 패키지 제조용 다층 인쇄회로기판을 제조하는 방법에 있어서,표면에 동박이 피착된 절연기판에 개구부를 형성함과 아울러 그 동박의 표면에 동도금막을 형성한 후 패터닝하여 내부배선을 형성하여 내측기판을 제작하는 내측기판제작공정과,상면에 동박이 피착되고 개구부를 가지는 상부기판과 내측기판을 접착시트로 접착하여 상,하측이 개방되도록 통공을 가지는 적층체를 제작하는 적층체제작공정과,상기 적층체의 통공 내측면에 일정두께로 고분자유기물을 도포하여 캐비티 내측에 위치하는 내측기판의 패드동박부가 고분자유기물에 의하여 보호되도록 하는 마스킹공정과,상기 적층체에 수직방향으로 관통되는 관통공을 형성하는 관통공형성공정과,상기 적층체에 형성된 관통공과 상부기판 및 고분자유기물의 표면에 동도금막을 형성하고 그 동도금막을 패터닝하여 상기 상부기판의 표면에 외부배선을 형성함과 아울러 고분자유기물의 표면이 노출되도록 하는 외부배선형성공정과,상기 통공의 내측면에 도포되어 있는 고분자유기물을 제거하는 마스크제거공정과,상기 고분자유기물을 제거하여 노출된 패드동박부에 금도금을 하여 내측패드부를 형성함과 아울러 상측 외부배선의 표면에 외측패드부가 형성되어지도록 피 에스 알(PSR)을 도포하는 패드형성공정을 순차적으로 실시하는 것을 특징으로 하는 유기물질 마스킹을 이용한 다층 인쇄회로기판의 제조방법.
- 제 7항에 있어서, 상기 절연기판은 유리 에폭시, 유리 폴리이미드, BT수지 중의 어느 하나인 것을 특징으로 하는 유기물질 마스킹을 이용한 다층 인쇄회로기판의 제조방법.
- 제 7항에 있어서, 상기 접착시트는 유리섬유를 접착제로 시트상에 굳혀서 이루어진 프리프레그인 것을 특징으로 하는 유기물질 마스킹을 이용한 다층 인쇄회로기판의 제조방법.
- 제 7항에 있어서, 상기 고분자유기물은 S/R 잉크, 에폭시 수지 중 어느하나로 스크린 프린팅법에 의하여 채워지는 것을 특징으로 하는 유기물질 마스킹을 이용한 다층 인쇄회로기판의 제조방법.
- 제 7항에 있어서, 상기 유기고분자물의 제거는 가성소다와 같은 알카리용액에 침전시켜서 제거하는 것을 특징으로 하는 유기물질 마스킹을 이용한 다층 인쇄회로기판의 제조방법.
- 제 7항에 있어서, 상기 개구부는 하부기판에서 상측의 내측기판 쪽으로 갈수록 점차로 크게 형성되는 것을 특징으로 하는 유기물질 마스킹을 이용한 다층 인쇄회로기판의 제조방법.
- 반도체 칩이 안착되는 캐비티를 가지는 반도체 패키지 제조용 다층 인쇄회로기판을 제조하는 방법에 있어서,내부 배선과 중앙에 개구부가 형성된 다수개의 기판을 적층하여 반도체 칩 안착용 캐비티와 상기 캐비티의 내부에는 상기 반도체 칩과 연결되는 패드부가 형성되는 다층 기판을 제조하는 공정과;상기 캐비티의 내부에 고분자 유기물을 충진하는 공정과;상기 다층기판에 관통홀을 형성하고, 상기 관통홀에 도금을 실시하여 상기 내부 배선을 전기적으로 연결하는 스루홀 형성 공정과;상기 고분자 유기물을 제거하는 마스크 제거공정과;상기 패드부에 금도금을 실시하는 공정을 포함하여 진행되는 유기물질 마스킹을 이용한 다층 인쇄회로기판의 제조방법.
- 삭제
- 제 13항에 있어서, 상기 고분자유기물은 S/R 잉크, 에폭시 수지 중 어느하나로 스크린 프린팅법에 의하여 채워지는 것을 특징으로 하는 유기물질 마스킹을 이용한 다층 인쇄회로기판의 제조방법.
- 반도체 칩이 안착되는 캐비티를 가지는 다층 인쇄회로기판을 이용한 반도체 패키지 제조방법에 있어서,내부 배선과 중앙에 개구부가 형성된 다수개의 기판을 적층하여 반도체 칩 안착용 캐비티와 상기 캐비티의 내부에는 상기 반도체 칩과 연결되는 패드부가 형성되는 다층 기판을 제조하는 공정과;상기 캐비티의 내부에 고분자 유기물을 충진하는 공정과;상기 다층기판에 관통홀을 형성하고, 상기 관통홀에 도금을 실시하여 상기 내부 배선을 전기적으로 연결하는 스루홀 형성 공정과;상기 고분자 유기물을 제거하는 마스크 제거공정과;상기 패드부에 금도금을 실시하는 본딩패드부 형성공정과;상기 반도체 칩과 상기 본딩 패드부를 와이어를 이용하여 전기적으로 연결하는 와이어 연결공정과;상기 캐비티에 보호재를 충진하는 충진공정을 포함하는 반도체 패키지 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0077476A KR100438612B1 (ko) | 2001-12-07 | 2001-12-07 | 유기물질 마스킹을 이용한 다층 인쇄회로기판의제조방법과 그 기판을 이용한 반도체 패키지의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0077476A KR100438612B1 (ko) | 2001-12-07 | 2001-12-07 | 유기물질 마스킹을 이용한 다층 인쇄회로기판의제조방법과 그 기판을 이용한 반도체 패키지의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030047087A KR20030047087A (ko) | 2003-06-18 |
| KR100438612B1 true KR100438612B1 (ko) | 2004-07-02 |
Family
ID=29573732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0077476A Expired - Fee Related KR100438612B1 (ko) | 2001-12-07 | 2001-12-07 | 유기물질 마스킹을 이용한 다층 인쇄회로기판의제조방법과 그 기판을 이용한 반도체 패키지의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100438612B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100954488B1 (ko) * | 2003-06-26 | 2010-04-22 | 엘지디스플레이 주식회사 | 다층 인쇄회로기판 및 그 제조방법 |
| KR100716827B1 (ko) * | 2005-06-29 | 2007-05-09 | 삼성전기주식회사 | 칩 실장형 인쇄회로기판의 제조방법 |
| US11393774B2 (en) * | 2019-08-21 | 2022-07-19 | Stmicroelectronics, Inc. | Semiconductor device having cavities at an interface of an encapsulant and a die pad or leads |
| CN113938101B (zh) * | 2021-10-14 | 2025-06-06 | 航天科工通信技术研究院有限责任公司 | 一种w波段微封装倍频器模块 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05167218A (ja) * | 1991-12-17 | 1993-07-02 | Oki Electric Ind Co Ltd | 電力増幅器の実装構造 |
| JPH0897560A (ja) * | 1994-09-27 | 1996-04-12 | Matsushita Electric Works Ltd | 多層プリント配線板の製造方法 |
| KR20000041683A (ko) * | 1998-12-23 | 2000-07-15 | 이형도 | 인쇄회로기판 제조방법 |
| US6270879B1 (en) * | 1999-07-13 | 2001-08-07 | Nitto Denko Corporation | Release member for use in producing a multi-layer printed wiring board |
-
2001
- 2001-12-07 KR KR10-2001-0077476A patent/KR100438612B1/ko not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05167218A (ja) * | 1991-12-17 | 1993-07-02 | Oki Electric Ind Co Ltd | 電力増幅器の実装構造 |
| JPH0897560A (ja) * | 1994-09-27 | 1996-04-12 | Matsushita Electric Works Ltd | 多層プリント配線板の製造方法 |
| KR20000041683A (ko) * | 1998-12-23 | 2000-07-15 | 이형도 | 인쇄회로기판 제조방법 |
| US6270879B1 (en) * | 1999-07-13 | 2001-08-07 | Nitto Denko Corporation | Release member for use in producing a multi-layer printed wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030047087A (ko) | 2003-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100430001B1 (ko) | 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법 | |
| CN100524724C (zh) | 线焊焊盘和球形焊盘之间厚度不同的半导体封装基片的制造方法 | |
| KR100499003B1 (ko) | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 | |
| CN104428892B (zh) | 用于基板核心层的方法和装置 | |
| US7208349B2 (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
| JP2016208007A (ja) | プリント回路基板、半導体パッケージ及びその製造方法 | |
| JP5048005B2 (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
| JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
| KR100257926B1 (ko) | 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지 | |
| EP0843357B1 (en) | Method of manufacturing a grid array semiconductor package | |
| JP5989329B2 (ja) | プリント回路基板の製造方法 | |
| KR20060026683A (ko) | 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법 | |
| US6432748B1 (en) | Substrate structure for semiconductor package and manufacturing method thereof | |
| WO2018219220A1 (zh) | 一种半埋入线路基板结构及其制造方法 | |
| KR100438612B1 (ko) | 유기물질 마스킹을 이용한 다층 인쇄회로기판의제조방법과 그 기판을 이용한 반도체 패키지의 제조방법 | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
| KR101582547B1 (ko) | 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법 | |
| KR100704911B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
| TWI759095B (zh) | 封裝結構及其製作方法 | |
| KR100343228B1 (ko) | 볼 그리드 어레이 기판의 제조 방법 | |
| KR100694668B1 (ko) | 도금 인입선 없는 패키지 기판 제조방법 | |
| KR101119306B1 (ko) | 회로기판의 제조방법 | |
| KR20100107936A (ko) | 박형 패키지 기판 제조 방법 | |
| KR20160097799A (ko) | 인쇄회로기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20011207 |
|
| PA0201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20020813 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20030830 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20040417 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20040623 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20040624 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20070522 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080422 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090323 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20101213 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20110318 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110318 Start annual number: 8 End annual number: 8 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20130509 |