CN104393004A - 一种液晶显示器及其阵列基板 - Google Patents

Abstract

本发明公开了一种液晶显示器及其阵列基板，属于显示技术领域，有效地解决了在制造阵列基板的过程中，由于漏极和源极对位不准，使得子像素的寄生电容C_gs发生变化的问题。该阵列基板包括多个阵列排布的子像素单元，每一子像素单元包括薄膜晶体管和像素电极，所述薄膜晶体管包括栅极和连接像素电极的漏极；其中，所述栅极形成有镂空区域，所述镂空区域对应漏极远离所述像素电极的一端设置，且所述漏极的端部位于所述镂空区域中。本发明可用于液晶电视、液晶显示器、手机、平板电脑等显示装置。

Description

一种液晶显示器及其阵列基板

技术领域

本发明涉及显示技术领域，具体地说，涉及一种液晶显示器及其阵列基板。

背景技术

薄膜晶体管液晶显示器(Thin Film Transistor-Liquid Crystal Display，简称TFT-LCD)是目前的主流显示装置，其显示区一般由上百万个重复的像素单元组成，而一个像素单元一般由红、绿、蓝三个子像素单元组成。子像素单元的结构如图1所示，主要由栅线1、数据线2、TFT、像素电极3、公共电极线4等组成，其中，TFT由下至上依次包括栅极5(与栅线1连接)、有源层6、源极7(与数据线2连接)和漏极8(通过导电孔9与像素电极3连接)。

具体的，该子像素单元可等效为图2所示的等效电路图。如图2所示，该子像素单元的结构的主要组成电容包括存储电容C_st、液晶电容C_lc和寄生电容C_gs等。其中，存储电容C_st由像素电极3和位于阵列基板上的公共电极线4组成，液晶电容C_lc则由像素电极3和彩膜基板上的公共电极组成。

TFT-LCD工作的时候，栅线1为栅极5供电，栅极5施加电压使得TFT导通，数据线2承载的数据信号经由源极7、有源层6和漏极8传输到像素电极3。通过往数据线2输入不同的数据信号，从而控制液晶电容C_lc两端的电压。液晶电容C_lc两端的电压不同，阵列基板和彩膜基板之间的液晶的偏转方向会不一样，子像素的光导通率也会随之而改变，最终实现控制每个子像素的显示亮度。

另外，在像素设计中不可避免地引入一些寄生电容。其中，如图2所示，TFT的漏极8和栅极5交叠导致形成寄生电容C_gs，该寄生电容C_gs对TFT-LCD的显示质量影响较大。进一步的，图3是图2所示的等效电路中、栅线1电压和像素电极3电压等信号的输出波形图。由图3中可以看出：在栅线1信号的下降沿，由于寄生电容C_gs的存在，像素电极3电压会与输入的数据信号之间电压差ΔV，其大小可以由下式计算得到：

$\mathrm{\ΔV}={\mathrm{\ΔV}}_g*\frac{C_{\mathrm{gs}}}{C_{\mathrm{gs}}+C_{\mathrm{st}}+C_{\mathrm{lc}}}$

其中，上式中的ΔV_g为栅线1信号的高电压和低电压之差。上述现象叫做Feed-through效应。

由于Feed-through效应的存在，在子像素设计的过程中，技术人员会借助一些先进的电子设计自动化(Electronic Design Automation，简称EDA)工具对子像素进行模拟设计，例如如图3所示，设定子像素最佳公共电极电压(Best V_com)。但在阵列基板的制造过程中，通常需要几道成膜工序，每道工序中都涉及到对位的问题。因此如果在制造过程中，位于上层的数据线2、源极7和漏极8等结构与位于下层的栅极5和栅线1等结构发生图1中正负x方向的对位误差，导致各层结构对位不精准，将使得该子像素原先设定好的各电容发生改变，子像素的性能也会发生改变。若是寄生电容C_gs发生了变化，原先设定的子像素最佳公共电压将不再适用，将导致制成的TFT-LCD显示画面异常，加重残影(Image Stacking，简称IS)等不良现象。

发明内容

本发明提出一种液晶显示器及其阵列基板，有效地解决了在制造阵列基板的过程中，由于漏极和栅极对位不准，使得子像素的寄生电容C_gs发生变化的问题。

本发明第一方面提供了一种阵列基板，包括多个阵列排布的子像素单元，每一子像素单元包括薄膜晶体管和像素电极，所述薄膜晶体管包括栅极和连接像素电极的漏极；

其中，所述栅极形成有镂空区域，所述镂空区域对应漏极远离所述像素电极的一端设置，且所述漏极的端部位于所述镂空区域中。

进一步的，所述镂空区域为圆形、多边形或不规则形状。

进一步的，所述镂空区域为方形。

进一步的，所述镂空区域的长度为4～6微米。

进一步的，所述镂空区域的宽度比所述漏极的宽度大2～6微米。

进一步的，所述薄膜晶体管还包括位于所述栅极和所述漏极之间的有源层。

进一步的，所述有源层包括非晶硅层和N型掺杂非晶硅层。

进一步的，所述N型掺杂非晶硅层对应所述漏极设置。

进一步的，所述阵列基板适用于24英寸以上的液晶显示器。

本发明带来了以下有益效果：本发明提供了一种阵列基板，该阵列基板包括多个阵列排布的子像素单元，每一子像素单元包括薄膜晶体管和像素电极，所述薄膜晶体管包括栅极和连接像素电极的漏极；其中，所述栅极形成有镂空区域，所述镂空区域对应漏极远离所述像素电极的一端设置，且所述漏极的端部位于所述镂空区域中。镂空区域的设置使得在制备装置的对位精度内，漏极与栅极的相对面积不会发生改变，防止漏极与栅极形成的寄生电容C_gs的电容量发生改变，保证了该阵列基板的成品与设计相符，防止设置有该阵列基板的TFT-LCD显示画面异常、残影等不良现象的发生。

本发明第二方面提供了一种液晶显示器，包括上述的阵列基板。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍：

图1是现有技术提供的子像素单元的结构的示意图；

图2是图1的等效电路图；

图3是图2的输出波形图；

图4是图1中的漏极和栅极对位精准时的配合示意图；

图5是图1中的漏极相对于栅极发生x方向的偏移时的配合示意图；

图6是图1中的漏极相对于栅极发生-x方向的偏移时的配合示意图；

图7是本发明实施例提供的子像素单元的结构的示意图；

图8是图7中的漏极和栅极对位精准时的配合示意图；

图9是图7中的漏极相对于栅极发生x方向的偏移时的配合示意图；

图10～图12是图7中的镂空区域的形状示意图；

图13是图1中的A-A截面的示意图；

图14是图7中的B-B截面的示意图。

附图标记说明：

1—栅线；             2—数据线；        3—像素电极；

4—公共电极线；       5—栅极；          6—有源层；

7—源极；             8—漏极；          9—导电孔；

10—镂空区域；        11—漏极的端部；   12—衬底基板；

13—栅极绝缘层；      14—非晶硅层；     15—N型掺杂非晶硅层；

16—钝化层。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

本发明实施例提供了一种阵列基板，该阵列基板包括多个阵列排布的子像素单元。如图7所示，每一子像素单元包括薄膜晶体管和像素电极3，薄膜晶体管包括栅极5和连接像素电极3的漏极8。

其中，栅极5形成有镂空区域10，镂空区域10对应漏极8远离像素电极3的一端设置，且漏极的端部11位于镂空区域10中。

具体的，如图1所示为现有的子像素结构。图1中可看出，TFT的栅极5和漏极8部分重叠，使得栅极5和漏极8之间形成了寄生电容C_gs。

阵列基板的制备过程中，进行栅极5和漏极8的构图工艺之间，需要将阵列基板多次移动。在制备漏极8等结构的过程中，若漏极8和栅极5之间对位精确，那么实际制造出来的子像素结构将与技术人员设计的一致，即寄生电容C_gs与技术人员设计的相差不大。如图4所示，假设此时的漏极8和栅极5的对位精确，栅极5和漏极8相互平行、相对面积为S₁。

但是受到制备装置的对位精度的影响，在制备过程中，漏极8和栅极5的对位很难精确，导致漏极8和栅极5的位置常常出现偏差。假设此时的漏极8和栅极5之间发生了图1中的x方向(如图5所示)或-x方向(如图6所示)的对位偏差，并且图5和图6的偏差值相等，均为L。则此时图4中的漏极8和栅极5的相对面积为S₁+ΔS，图5中的漏极8和栅极5的相对面积则为S₁-ΔS，其中ΔS＝L×W，W为漏极8的宽度。

而根据平行板电容计算公式可知，其中式中的S表征两平行板电极的相对面积，d表征两平行板电极之间的垂直距离，k为常数，ε表征两平行板电极之间的电介质的介电常量。显然，图4、图5和图6的栅极5的漏极8之间的垂直距离相等，栅极5和漏极8之间的电介质(均为有源层6和栅极绝缘层13)保持不变，但栅极5和漏极8之间的相对面积发生了变化，将导致寄生电容C_gs的电容量与设计的相比偏大(对于图5)或偏小(对于图6)。

因此，若是栅极5和漏极8之间发生了x方向的对位偏差，栅极5和漏极8构成的寄生电容C_gs的电容量也将发生改变，导致该寄生电容C_gs的电容量与设计人员预先模拟设计的子像素结构、最佳公共电压等不再匹配，势必将降低该TFT-LCD的显示质量。

而如图7和8所示，在本发明实施例的技术方案中，栅极5形成有镂空区域10，并且该镂空区域10与漏极8远离像素电极3的一端设置，使得漏极的端部11位于镂空区域10中。相当于漏极8未全部与栅极5相对，从而减小了漏极8和栅极5所形成的寄生电容C_gs的电容量大小。

需要说明的是，如图7所示，在本发明实施例中，漏极的端部11表示漏极8与像素电极3距离最远的那一处。

更重要的是，该漏极的端部11位于镂空区域10中，相当于该漏极的端部11与镂空区域10的各边缘均具有一定距离，并且镂空区域10的大小和形状可根据制备装置(如生产机台)的对位精度设计。此时，即使在制备漏极8的过程中，制备装置(如生产机台)发生允许范围内的对位偏差，栅极5和漏极8的相对面积仍然可以保持不变。

具体的，如图8所示，漏极8与栅极5对位精确时，漏极8与栅极5相对的区域的长度为L₁。若是漏极8与栅极5发生x方向的偏差L’，如图9所示，显然，漏极8与栅极5的相对面积保持不变。因为如图9所示，虽然漏极8相对于栅极5发生了x方向的偏差，导致漏极8与栅极5的相对面积多增加了ΔS’＝L’×W，但也使得漏极8与镂空区域10的相对面积多增加了ΔS’＝L’×W，显然漏极8与镂空区域10增加的相对面积抵消掉了漏极8与栅极5的增加的相对面积。

显然，类似的，发生-x方向的、制备装置对位精度允许范围内的偏差时，漏极8与栅极5的相对面积仍然可以保持不变。

在本发明实施例的技术方案中，提供了一种阵列基板，该阵列基板包括多个阵列排布的子像素单元，每一子像素单元包括薄膜晶体管和像素电极，薄膜晶体管包括栅极和连接像素电极的漏极；其中，栅极形成有镂空区域，镂空区域对应漏极远离像素电极的一端设置，且漏极的端部位于镂空区域中。镂空区域的设置使得在制备装置的对位精度内，漏极与栅极的相对面积不会发生改变，防止漏极与栅极形成的寄生电容C_gs的电容量发生改变，保证了该阵列基板的成品与设计相符，防止设置有该阵列基板的TFT-LCD显示画面异常、残影等不良现象的发生。

进一步的，本发明实施例中的镂空区域10可根据实际情况进行设置，例如如图10、图11和图12所示，可为圆形、多边形或不规则形状。但出于制作工艺和设计简便等因素的考虑，优选的，该镂空区域10为方形，如图8所示。

在前文中论述过，为了防止实际生产过程中，栅极5和漏极8的对位偏差导致的寄生电容C_gs与预设定的不一致，导致该TFT-LCD的显示效果不良等问题的出现。当栅极5和漏极8对位精确时，漏极的端部11与镂空区域10在x正负方向上的两边缘应具有一定距离。优选的，该镂空区域10为方形时，镂空区域10的长度为4～6微米。即栅极5和漏极8对位精确时，漏极的端部11与镂空区域10在x正负方向上的两边缘之间的距离为2～3微米。该预设值符合目前常用的生产机台等制备装置的对位精度。可保证漏极8与栅极5因制备装置出现x正负方向精度范围内的对位偏差时，漏极8与栅极5之间的相对面积不变。

除了x正负方向的偏差以外，受到生产机台等制备装置的对位精度的影响，栅极5和漏极8还有可能出现垂直于x的正负方向的偏差，即图8所示的y的正负方向的偏差。显然，若是镂空区域10的宽度过小，当出现y方向或-y方向的偏差时，将导致漏极8与镂空区域10的相对面积减小，而漏极8与镂空区域10旁的栅极5的金属区域的相对面积增大。显然，此时漏极8与栅极5形成的寄生电容C_gs的电容量的大小将与软件设计的不相符。

为了防止该问题的出现，在本发明实施例中，基于常用的制备装置的对位精度，该镂空区域10的宽度比漏极8的宽度大2～6微米。当漏极8与栅极5对位精准时，漏极8到镂空区域10的对应边缘的距离为1～3微米。可保证在制备装置的对位精度范围内，漏极8不会由于y正负方向上的偏移导致与栅极5的相对面积发生改变。

由于不同的制备装置的对位精度不一致，因此，本发明实施例中的栅极5的镂空区域10的尺寸应根据实际生产时的制备装置进行调整。但是，为了保证栅极5对薄膜晶体管的有源层6的导电沟道的开启能力，即保证薄膜晶体管的正常工作，镂空区域10的尺寸应为栅极5的尺寸的十二分之一以下，并且越小越好。

具体的，该阵列基板自下而上依次包括衬底基板12、栅极5、栅极绝缘层13、有源层6、同层设置的源极7和漏极8、以及覆盖源极7和漏极8的钝化层16。其中，有源层6实际上包括多层结构，如图13或14所示，包括厚度为0.1～0.3微米的非晶硅层14，作为工作介质；该有源层6还包括位于该非晶硅层14之上的、具有较宽带隙的N型掺杂非晶硅层15。N型掺杂非晶硅层15即为在非晶硅层14之内掺入五价介质元素，如磷、砷等。该N型掺杂非晶硅层15内具有部分自由电子，以增强非晶硅层14的导电能力，使得该薄膜晶体管更易被激发。

进一步的，有源层6的作用是为了在栅极5具有电信号时，导通源极7和漏极8。因此，在本发明实施例中，如图13或14所示，N型掺杂非晶硅层15对应漏极8和源极7设置。

其中，对比图13和图14，由于本发明实施例中的栅极5具有镂空区域10，且该镂空区域10与漏极的端部11对应。因此，如图14所示，漏极8的部分区域、以及位于该漏极8的部分区域和栅极5之间的N型掺杂非晶硅层15的部分区域、非晶硅层14的部分区域和栅极绝缘层13的部分区域相对于如图13所示的现有技术而言，具有一定程度的下降。显然，这种结构上的细微改变并不会影响该TFT-LCD的正常显示。

进一步的，本发明实施例所提供的阵列基板适用于液晶显示器，尤其适用于24英寸以上的大尺寸液晶显示器。

更进一步的，本发明实施例还提供了一种液晶显示器，该液晶显示器包括上述的阵列基板。

虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种阵列基板，其特征在于，包括多个阵列排布的子像素单元，每一子像素单元包括薄膜晶体管和像素电极，所述薄膜晶体管包括栅极和连接像素电极的漏极；

其中，所述栅极形成有镂空区域，所述镂空区域对应漏极远离所述像素电极的一端设置，且所述漏极的端部位于所述镂空区域中。

2.根据权利要求1所述的阵列基板，其特征在于，所述镂空区域为圆形、多边形或不规则形状。

3.如权利要求1所述的阵列基板，其特征在于，所述镂空区域为方形。

4.如权利要求3所述的阵列基板，其特征在于，所述镂空区域的长度为4～6微米。

5.根据权利要求4所述的阵列基板，其特征在于，所述镂空区域的宽度比所述漏极的宽度大2～6微米。

6.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管还包括位于所述栅极和所述漏极之间的有源层。

7.根据权利要求6所述的阵列基板，其特征在于，所述有源层包括非晶硅层和N型掺杂非晶硅层。

8.根据权利要求7所述的阵列基板，其特征在于，所述N型掺杂非晶硅层对应所述漏极设置。

9.根据权利要求7或8所述的阵列基板，其特征在于，所述阵列基板适用于24英寸以上的液晶显示器。

10.一种液晶显示器，其特征在于，包括如权利要求1-9任一项所述的阵列基板。