[go: up one dir, main page]

CN102446913A - 阵列基板及其制造方法和液晶显示器 - Google Patents

阵列基板及其制造方法和液晶显示器 Download PDF

Info

Publication number
CN102446913A
CN102446913A CN2011101030693A CN201110103069A CN102446913A CN 102446913 A CN102446913 A CN 102446913A CN 2011101030693 A CN2011101030693 A CN 2011101030693A CN 201110103069 A CN201110103069 A CN 201110103069A CN 102446913 A CN102446913 A CN 102446913A
Authority
CN
China
Prior art keywords
electrode
pattern
drain electrode
conductive part
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101030693A
Other languages
English (en)
Inventor
朴相镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN2011101030693A priority Critical patent/CN102446913A/zh
Publication of CN102446913A publication Critical patent/CN102446913A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种阵列基板及其制造方法和液晶显示器。该阵列基板包括衬底基板，衬底基板上形成横纵交叉的数据线和栅线，围设形成矩阵形式排列的多个像素单元，每个像素单元中设置有开关元件，每个开关元件包括栅电极、有源层、源电极和漏电极，源电极和漏电极的端部对置；源电极或漏电极至少部分图案的上方和/或下方还形成有扩展导电部，扩展导电部的图案超出自身所接触的源电极或漏电极的范围，向沟道方向延伸且与有源层接触。本发明通过独立于源漏电极而额外形成的扩展导电部来缩小开关元件的沟道。扩展导电部是独立于源漏电极而形成的，所以不会受到构图工艺的参数限制，能够进一步超出所在源漏电极的范围向沟道方向延伸，减小沟道的长度。

Description

阵列基板及其制造方法和液晶显示器
技术领域
本发明涉及液晶显示技术，尤其涉及一种阵列基板及其制造方法和液晶显示器。
背景技术
液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(ThinFilm Transistor Liquid Crystal Display，简称TFT-LCD)是液晶显示器中的主流产品。
液晶显示器中的液晶面板由阵列基板和彩膜基板对盒而成，阵列基板的典型结构是包括衬底基板，衬底基板上形成横纵交叉的数据线和栅线，围设形成矩阵形式排列的多个像素单元，每个像素单元中设置有TFT开关元件和像素电极。其中每个开关元件的结构如图1A和1B所示，具体包括栅电极3、有源层6、源电极7和漏电极8。有源层6位于栅电极3的上方，源电极7和漏电极8的端部位于有源层6的上方，且相对设置，源电极7和漏电极8之间形成沟道。当栅电极3中通入开启开关元件的高电压时，源电极7和漏电极8之间能够通过有源层6导通。
现有技术中，阵列基板上各种导电图案的构造通常采用掩膜曝光工艺进行刻蚀形成。源电极和漏电极就是采用相同的材料通过一次掩膜构图工艺制备而成的。由于掩膜构图工艺的工艺参数限制，例如受限于掩模板的图案尺寸、曝光和刻蚀的精度等因素，使得源电极和漏电极之间的沟道长度L有最小尺寸的限制。已有技术通常允许沟道长度L的最小值为4μm。然而，沟道长度决定着TFT开关元件的导通性能，沟道越长，为了确保获得相同的性能就需要相应增大TFT的尺寸，这会导致像素单元的开口率降低。因此，减小沟道长度是现有技术需要改进的问题之一。
发明内容
本发明提供一种阵列基板及其制造方法和液晶显示器，以减小开关元件的沟道长度。
本发明实施例提供了一种阵列基板，包括衬底基板，衬底基板上形成横纵交叉的数据线和栅线，围设形成矩阵形式排列的多个像素单元，每个像素单元中设置有开关元件，其中：
每个所述开关元件包括栅电极、有源层、源电极和漏电极，所述源电极和漏电极的端部对置；
所述源电极或漏电极至少部分图案的上方和/或下方还形成有扩展导电部，所述扩展导电部的图案超出自身所接触的源电极或漏电极的范围，向沟道方向延伸且与有源层接触。
本发明实施例还提供了一种阵列基板的制造方法，至少包括在衬底基板上形成开关元件图案的流程，所述开关元件包括栅电极、有源层、源电极和漏电极，其中，在形成开关元件中源电极和漏电极的图案之前或之后，还包括：
形成导电薄膜，采用构图工艺形成包括扩展导电部的图案，所述扩展导电部对应于源电极或漏电极至少部分图案的上方和/或下方，扩展导电部的图案超出自身所接触的源电极或漏电极的范围，向沟道方向延伸且与有源层接触。
本发明实施例还提供了一种液晶显示器，包括液晶面板，其中：所述液晶面板包括对盒设置的彩膜基板和本发明所提供的阵列基板。
本发明提供的阵列基板及其制造方法和液晶显示器，通过独立于源漏电极而额外形成的扩展导电部来缩小TFT开关元件的沟道。扩展导电部与源电极或漏电极接触，且与有源层接触，所以作为导电材料能够成为TFT开关元件中源电极或漏电极的一部分，起到导通的作用。由于扩展导电部是独立于源漏电极而形成的，所以不会受到构图工艺的参数限制，能够进一步超出所在源漏电极的范围向沟道方向延伸，减小沟道的长度。
附图说明
图1A为现有技术阵列基板的开关元件的俯视结构示意图；
图1B为图1A中沿A-A线的剖视结构示意图；
图2A为本发明实施例一提供的阵列基板中开关元件的俯视结构示意图；
图2B为图2A中沿A-A线的剖视结构示意图；
图3A为本发明实施例一提供的阵列基板的局部俯视结构示意图；
图3B为图2A中沿B-B线的剖视结构示意图；
图4为本发明实施例二提供的阵列基板的制造方法的流程图；
图5A为本发明实施例二中阵列基板制造过程中的局部俯视结构示意图一；
图5B为图5A中沿C-C线的剖视结构示意图；
图6A为本发明实施例二中阵列基板制造过程中的局部俯视结构示意图二；
图6B为图6A中沿C-C线的剖视结构示意图；
图7A为本发明实施例二中阵列基板制造过程中的局部俯视结构示意图三；
图7B为图7A中沿C-C线的剖视结构示意图；
图8A为本发明实施例二中阵列基板制造过程中的局部俯视结构示意图四；
图8B为图8A中沿C-C线的剖视结构示意图。
附图标记：
1-衬底基板；    2-栅线；      3-栅电极；
4-栅极绝缘层；  5-数据线；    6-有源层；
7-源电极；      8-漏电极；    9-钝化层；
10-公共电极；   11-像素电极； 12-扩展导电部。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种阵列基板，包括衬底基板，衬底基板上形成横纵交叉的数据线和栅线，围设形成矩阵形式排列的多个像素单元，每个像素单元中设置有开关元件，具体可称为TFT开关元件。每个开关元件包括栅电极、有源层、源电极和漏电极，源电极和漏电极的端部对置；源电极或漏电极至少部分图案的上方和/或下方还形成有扩展导电部，扩展导电部的图案超出自身所接触的源电极或漏电极的范围，向沟道方向延伸且与有源层接触。
本发明实施例的技术方案，通过独立于源漏电极而形成的扩展导电部来缩小TFT开关元件的沟道长度。扩展导电部材料可以利用制备阵列基板的已有材料，具体可以为透明导电材料或金属材料制成，扩展导电部与源电极或漏电极全部接触或部分接触，且与有源层接触，所以作为导电材料能够成为TFT开关元件中源电极或漏电极的一部分，起到导通的作用。由于扩展导电部是独立于源漏电极而形成的，所以不会受到构图工艺的参数限制，能够进一步超出所在源漏电极的范围向沟道方向延伸，减小沟道的长度。
具体应用中，扩展导电部可以单独形成在源电极或漏电极上来缩小沟道长度。扩展导电部可以覆盖在源漏电极之上，也可以形成在源漏电极的下方，能够与源电极或者漏电极相互导通即可。优选实施例是配合已有结构和工艺顺序来制备扩展导电部。例如，该阵列基板中，源电极、漏电极、有源层和数据线形成在栅极绝缘层上，栅极绝缘层上还形成有像素电极或公共电极，像素电极或公共电极的材料作为扩展导电部，这样扩展导电部可以与像素电极或公共电极同步形成，无需额外增加单独制备扩展导电部的步骤。下面通过具体实施例详细描述。
实施例一
图2A为本发明实施例一提供的阵列基板中开关元件的俯视结构示意图，图2B为图2A中沿A-A线的剖视结构示意图。该阵列基板包括衬底基板1，衬底基板1上形成横纵交叉的数据线和栅线，围设形成矩阵形式排列的多个像素单元，每个像素单元中设置有开关元件。每个开关元件包括栅电极3、有源层6、源电极7和漏电极8，如图2A和2B所示，源电极7和漏电极8的端部对置；漏电极8的下方还形成有扩展导电部12，扩展导电部12的图案超出自身所接触的漏电极8的范围，向沟道方向延伸且与有源层6接触。
本实施例中，扩展导电部12采用制备像素电极或公共电极所用的透明导电材料制成，且优选是与像素电极或公共电极同步制备而成，在制备像素电极的图案时制备扩展导电部12，延伸至漏电极8的下方。
上述结构的开关元件可应用于各种类型的阵列基板中，例如扭曲向列(Twisted Nematic，简称TN)型、高级超维场开关型(Advanced-SuperDimensional Switching；简称：AD-SDS)型等，AD-SDS通过同一平面内像素电极边缘所产生的平行电场以及像素电极层与公共电极层间产生的纵向电场形成多维空间复合电场，使液晶盒内像素电极间、电极正上方所有取向液晶分子都能够产生旋转转换，从而提高了平面取向系液晶工作效率并增大了透光效率。本实施例优选为高开口率高级超维场开关(High aperture ratioAD-SDS；简称：HAD-SDS)型阵列基板，如图3A和3B所示，该阵列基板中，栅线2和栅电极3形成于衬底基板1上，其上覆盖栅极绝缘层4；源电极7、漏电极8、有源层6和数据线5形成在栅极绝缘层4上，栅极绝缘层4上还形成有像素电极11，像素电极11的材料作为扩展导电部12；在源电极7、漏电极8、数据线5和像素电极11之上覆盖钝化层9，钝化层9上再形成公共电极10。本实施例中，扩展导电部12与像素电极11同步形成，且一体成型，扩展导电部12延伸至漏电极8下方，位于漏电极8和有源层6之间，既实现与漏电极8的连接，也实现了漏电极8与有源层6之间的连接。扩展导电部12超出漏电极8的范围，向源电极7方向延伸，从而实际上缩小了源电极7和漏电极8之间的沟道长度。
由于扩展导电部与源漏电极是在不同构图工艺中完成的，所以两种图案之间的最小距离不会受到一次构图工艺的参数限制。采用上述技术方案，沟道的长度优选可缩小为2.0～3.5微米。扩展导电部可以仅形成在源漏电极部分图案的上方或下方，也可以是形成在源漏电极全部图案的上方或下方，只要保证与源电极或漏电极相接触，且超出源漏电极的范围向沟道方向延伸以缩小沟道长度即可。
本发明实施例的技术方案能够缩小沟道的长度，从而改善TFT的导通性能，也无需额外增大TFT开关元件的尺寸。
本发明实施例还提供了一种阵列基板的制造方法，该阵列基板的制造方法中至少包括在衬底基板上形成开关元件图案的流程，该开关元件包括栅电极、有源层、源电极和漏电极，在形成开关元件中源电极和漏电极的图案之前或之后，还包括：形成导电薄膜，采用构图工艺形成包括扩展导电部的图案，所述扩展导电部对应于源电极或漏电极至少部分图案的上方和/或下方，扩展导电部的图案超出自身所接触的源电极或漏电极的范围，向沟道方向延伸且与有源层接触。
优选的是利用已有制备工艺和材料来制备扩展导电部，例如，扩展导电部可以与阵列基板上的像素电极或公共电极同步形成，则形成导电薄膜，采用构图工艺形成包括扩展导电部的图案的流程具体可以是：形成透明导电薄膜，采用构图工艺形成包括像素电极或公共电极的图案，且同时形成扩展导电部的图案。
上述制备开关元件的流程可适用于多种类型阵列基板的制备，下面通过实施例进行说明。
实施例二
图4为本发明实施例二提供的阵列基板的制造方法的流程图，本实施例是在HAD-SDS型阵列基板的制造方法中采用上述开关元件制备流程的例子，该衬底基板上还形成有栅线、数据线、公共电极和像素电极，择在衬底基板上形成数据线、栅线、开关元件、像素电极和公共电极图案的流程具体包括：
步骤410、在衬底基板1上形成栅金属薄膜，采用构图工艺形成包括栅线2和栅电极3的图案，如图5A和5B所示；
步骤420、在形成上述图案的衬底基板1上形成栅极绝缘层4；
步骤430、在栅极绝缘层4上形成有源层薄膜，采用构图工艺形成包括有源层6的图案，如图6A和6B所示；
步骤440、在形成上述图案的衬底基板1上形成第一透明导电薄膜，采用构图工艺形成包括像素电极11和扩展导电部12的图案，如图7A和7B所示；
步骤450、在形成上述图案的衬底基板1上形成数据金属薄膜，采用构图工艺形成包括数据线5、源电极7和漏电极8的图案，如图8A和8B所示；
步骤460、在形成上述图案的衬底基板1上形成钝化层9；
步骤470、在钝化层9上形成第二透明导电薄膜，采用构图工艺形成包括公共电极10的图案，可参见图3A和3B所示。
在制备过程中，以构图工艺中曝光设备的最小间隙(Spec)来形成源漏电极，可以将源漏电极之间的间距固定为4μm，在漏电极下方用制备像素电极的ITO材料形成扩展导电部，可以将源漏电极之间的沟道减小至3.5～2.5μm，甚至可减小至2.0μm。适当涉及扩展导电部的位置，只要保证沟道之间不发生短路即可。
本发明实施例所提供的阵列基板制造方法可用于制备本发明所提供的阵列基板，该阵列基板的开关元件中，由源漏电极与有源层直接接触改为通过扩展导电部相接触，从而能避免构图工艺限制，具备较小的沟道长度，沟道长度减小就可以改善导通性能，避免额外增大TFT开关元件的尺寸，进而可提高像素单元的开口率。
本发明实施例还提供了一种液晶显示器，包括液晶面板，该液晶面板包括对盒设置的彩膜基板和本发明任意实施例所提供的阵列基板。本发明的液晶显示器中还可以包括框架、驱动电路、背光模组等其他结构，可直接利用本发明所提供的阵列基板，无需改变其他结构。
本发明所提供的阵列基板和液晶显示器，是一种可增加离子电流(IonCurrent)的像素结构，尤其适应于液晶面板大型化、高分辨率、减少运动模糊(Motion blur)的高帧率(High Frame rate)特性的需求，提高像素充电极限(Pixel Charging Margin)。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (8)

1.一种阵列基板，包括衬底基板，衬底基板上形成横纵交叉的数据线和栅线，围设形成矩阵形式排列的多个像素单元，每个像素单元中设置有开关元件，其特征在于：
每个所述开关元件包括栅电极、有源层、源电极和漏电极，所述源电极和漏电极的端部对置；
所述源电极或漏电极至少部分图案的上方和/或下方还形成有扩展导电部，所述扩展导电部的图案超出自身所接触的源电极或漏电极的范围，向沟道方向延伸且与有源层接触。
2.根据权利要求1所述的阵列基板，其特征在于：所述扩展导电部材料为透明导电材料或金属材料制成。
3.根据权利要求1所述的阵列基板，其特征在于：所述沟道的长度为2.0～3.5微米。
4.根据权利要求1所述的阵列基板，其特征在于：所述源电极、漏电极、有源层和数据线形成在栅极绝缘层上，所述栅极绝缘层上还形成有像素电极或公共电极，所述扩展导电部与所述像素电极或公共电极采用相同材料同步形成。
5.一种阵列基板的制造方法，至少包括在衬底基板上形成开关元件图案的流程，所述开关元件包括栅电极、有源层、源电极和漏电极，其特征在于，在形成开关元件中源电极和漏电极的图案之前或之后，还包括：
形成导电薄膜，采用构图工艺形成包括扩展导电部的图案，所述扩展导电部对应于源电极或漏电极至少部分图案的上方和/或下方，扩展导电部的图案超出自身所接触的源电极或漏电极的范围，向沟道方向延伸且与有源层接触。
6.根据权利要求5所述的阵列基板的制造方法，其特征在于，所述扩展导电部与阵列基板上的像素电极或公共电极同步形成，则形成导电薄膜，采用构图工艺形成包括扩展导电部的图案具体包括：
形成透明导电薄膜，采用构图工艺形成包括像素电极或公共电极的图案，且同时形成扩展导电部的图案。
7.根据权利要求5所述的阵列基板的制造方法，其特征在于，所述衬底基板上还形成有栅线、数据线、公共电极和像素电极，则在衬底基板上形成数据线、栅线、开关元件、像素电极和公共电极图案的流程包括：
在所述衬底基板上形成栅金属薄膜，采用构图工艺形成包括栅线和栅电极的图案；
在形成上述图案的衬底基板上形成栅极绝缘层；
在所述栅极绝缘层上形成有源层薄膜，采用构图工艺形成包括有源层的图案；
在形成上述图案的衬底基板上形成第一透明导电薄膜，采用构图工艺形成包括像素电极和扩展导电部的图案；
在形成上述图案的衬底基板上形成数据金属薄膜，采用构图工艺形成包括数据线、源电极和漏电极的图案；
在形成上述图案的衬底基板上形成钝化层；
在所述钝化层上形成第二透明导电薄膜，采用构图工艺形成包括公共电极的图案。
8.一种液晶显示器，包括液晶面板，其特征在于：所述液晶面板包括对盒设置的彩膜基板和权利要求1～4任一所述的阵列基板。
CN2011101030693A 2010-09-30 2011-04-22 阵列基板及其制造方法和液晶显示器 Pending CN102446913A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101030693A CN102446913A (zh) 2010-09-30 2011-04-22 阵列基板及其制造方法和液晶显示器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201010502098 2010-09-30
CN201010502098.2 2010-09-30
CN2011101030693A CN102446913A (zh) 2010-09-30 2011-04-22 阵列基板及其制造方法和液晶显示器

Publications (1)

Publication Number Publication Date
CN102446913A true CN102446913A (zh) 2012-05-09

Family

ID=45889530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101030693A Pending CN102446913A (zh) 2010-09-30 2011-04-22 阵列基板及其制造方法和液晶显示器

Country Status (4)

Country Link
US (1) US9876085B2 (zh)
JP (1) JP5936839B2 (zh)
KR (2) KR20120034009A (zh)
CN (1) CN102446913A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723365A (zh) * 2012-06-08 2012-10-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板和显示装置
CN103901686A (zh) * 2012-12-26 2014-07-02 乐金显示有限公司 边缘场开关模式液晶显示装置的阵列基板及其制造方法
CN105719973A (zh) * 2014-08-19 2016-06-29 中华映管股份有限公司 薄膜晶体管及其制造方法
CN109870860A (zh) * 2017-12-05 2019-06-11 瀚宇彩晶股份有限公司 像素结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629059B (zh) 2012-01-31 2015-05-27 京东方科技集团股份有限公司 阵列基板及制造方法、液晶面板和液晶显示器
CN102881688B (zh) * 2012-09-19 2015-04-15 北京京东方光电科技有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN205942207U (zh) * 2016-05-17 2017-02-08 京东方科技集团股份有限公司 一种显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539219A (en) * 1995-05-19 1996-07-23 Ois Optical Imaging Systems, Inc. Thin film transistor with reduced channel length for liquid crystal displays
US5650358A (en) * 1995-08-28 1997-07-22 Ois Optical Imaging Systems, Inc. Method of making a TFT having a reduced channel length
KR20080072378A (ko) * 2007-02-02 2008-08-06 엘지디스플레이 주식회사 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법
CN101840118A (zh) * 2009-03-20 2010-09-22 北京京东方光电科技有限公司 液晶显示面板及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950012702A (ko) * 1993-10-21 1995-05-16 이헌조 박막트랜지스터 제조방법
US5796116A (en) * 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
US5834344A (en) * 1996-07-17 1998-11-10 Industrial Technology Research Institute Method for forming high performance thin film transistor structure
JP4397491B2 (ja) * 1999-11-30 2010-01-13 財団法人国際科学振興財団 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
US8514340B2 (en) * 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
JP2005084416A (ja) * 2003-09-09 2005-03-31 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置
KR100654569B1 (ko) * 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101165849B1 (ko) * 2005-06-30 2012-07-13 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5023465B2 (ja) 2005-10-20 2012-09-12 カシオ計算機株式会社 薄膜トランジスタパネル
KR101244898B1 (ko) * 2006-06-28 2013-03-19 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
KR20080049208A (ko) * 2006-11-30 2008-06-04 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
TWI330406B (en) 2006-12-29 2010-09-11 Au Optronics Corp A method for manufacturing a thin film transistor
KR100822216B1 (ko) 2007-04-09 2008-04-16 삼성에스디아이 주식회사 박막 트랜지스터 기판, 이를 포함한 유기 발광 표시장치 및유기 발광 표시장치의 제조방법
KR100858822B1 (ko) * 2007-05-11 2008-09-17 삼성에스디아이 주식회사 박막 트랜지스터, 이를 포함한 유기 발광 표시장치 및 유기발광 표시장치의 제조방법
KR100958006B1 (ko) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN101957529B (zh) * 2009-07-16 2013-02-13 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
KR101322981B1 (ko) * 2009-12-01 2013-10-29 엘지디스플레이 주식회사 터치 소자를 구비한 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539219A (en) * 1995-05-19 1996-07-23 Ois Optical Imaging Systems, Inc. Thin film transistor with reduced channel length for liquid crystal displays
US5650358A (en) * 1995-08-28 1997-07-22 Ois Optical Imaging Systems, Inc. Method of making a TFT having a reduced channel length
KR20080072378A (ko) * 2007-02-02 2008-08-06 엘지디스플레이 주식회사 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법
CN101840118A (zh) * 2009-03-20 2010-09-22 北京京东方光电科技有限公司 液晶显示面板及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723365A (zh) * 2012-06-08 2012-10-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板和显示装置
WO2013181902A1 (zh) * 2012-06-08 2013-12-12 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN103901686A (zh) * 2012-12-26 2014-07-02 乐金显示有限公司 边缘场开关模式液晶显示装置的阵列基板及其制造方法
US9316875B2 (en) 2012-12-26 2016-04-19 Lg Display Co., Ltd. Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
CN103901686B (zh) * 2012-12-26 2018-07-27 乐金显示有限公司 边缘场开关模式液晶显示装置的阵列基板及其制造方法
CN105719973A (zh) * 2014-08-19 2016-06-29 中华映管股份有限公司 薄膜晶体管及其制造方法
CN109870860A (zh) * 2017-12-05 2019-06-11 瀚宇彩晶股份有限公司 像素结构
CN109870860B (zh) * 2017-12-05 2021-10-26 瀚宇彩晶股份有限公司 像素结构

Also Published As

Publication number Publication date
KR20120034009A (ko) 2012-04-09
KR101424771B1 (ko) 2014-08-01
KR20140004267A (ko) 2014-01-10
JP5936839B2 (ja) 2016-06-22
JP2012080102A (ja) 2012-04-19
US20120081642A1 (en) 2012-04-05
US9876085B2 (en) 2018-01-23

Similar Documents

Publication Publication Date Title
CN105159001B (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN107479287B (zh) 阵列基板及其制作方法
KR101398094B1 (ko) 액정 디스플레이 및 어레이 기판
CN102998856B (zh) 一种阵列基板及其制作方法、显示装置
CN102446913A (zh) 阵列基板及其制造方法和液晶显示器
CN102967971B (zh) 阵列基板以及显示装置
US7709850B2 (en) Pixel structure and fabrication method thereof
CN102466936B (zh) 阵列基板、液晶显示器及阵列基板的制造方法
WO2017054394A1 (zh) 阵列基板及其制作方法、显示装置
CN103309105B (zh) 阵列基板及其制备方法、显示装置
CN102629606A (zh) 阵列基板及其制备方法和显示装置
CN104216183A (zh) 一种阵列基板及其制备方法、显示装置
CN102629047B (zh) 像素单元、阵列基板、液晶面板及显示设备
CN103094069B (zh) 像素结构
CN103235452A (zh) 一种阵列基板及显示装置
CN102012574A (zh) 液晶面板和液晶显示基板的制造方法
WO2017177764A1 (zh) 显示基板及液晶显示装置
CN113467145A (zh) 阵列基板及制作方法、显示面板
CN104020621B (zh) 一种阵列基板及其制备方法、显示装置
TW201727325A (zh) 陣列基板及顯示裝置
CN203232230U (zh) 一种阵列基板及显示装置
CN111656265B (zh) 阵列基板及其制作方法和电子装置
KR20070072179A (ko) 액정표시장치의 제조방법
WO2013075591A1 (zh) 阵列基板及其制作方法、显示装置
US8665405B2 (en) Thin film transistor array panel

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120509