CN106356381B - 一种阵列基板及其制备方法、显示面板 - Google Patents

Abstract

本发明提供一种阵列基板及其制备方法、显示面板，涉及显示技术领域，可减小显示装置中数据线上的负载，从而降低了显示装置的功耗。该阵列基板包括显示区和设置在所述显示区周边的虚拟显示区；所述显示区包括子像素，所述虚拟显示区包括虚拟子像素；所述子像素和所述虚拟子像素均包括薄膜晶体管、与所述薄膜晶体管的漏极电连接的第一透明电极；其中，位于所述子像素中的所述薄膜晶体管的源极与数据线连接；位于所述虚拟子像素中的所述薄膜晶体管的源极与所述数据线断开。

Description

一种阵列基板及其制备方法、显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板。

背景技术

目前，如手机或者其他的一些移动设备，由于其显示屏占有较大比例，导致待机时间过短，从而需要经常充电，带来一定的麻烦，因而降低显示屏的逻辑功耗显得尤为重要。

其中，在显示屏中，由于数据线较多，以分辨率为3840*2160的UHD显示屏为例，其共具有3840*3根数据线，当显示屏正常工作时，所述数据线一直处于扫描状态，因此，降低数据线上的负载对降低显示屏的功耗会起很大作用。

发明内容

本发明的实施例提供一种阵列基板及其制备方法、显示面板，可减小显示装置中数据线上的负载，从而降低了显示装置的功耗。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种阵列基板，包括显示区和设置在所述显示区周边的虚拟显示区；所述显示区包括子像素，所述虚拟显示区包括虚拟子像素；所述子像素和所述虚拟子像素均包括薄膜晶体管、与所述薄膜晶体管的漏极电连接的第一透明电极；其中，位于所述子像素中的所述薄膜晶体管的源极与数据线连接；位于所述虚拟子像素中的所述薄膜晶体管的源极与所述数据线断开。

优选的，位于所述子像素中的所述薄膜晶体管的栅极与栅线相连；位于所述虚拟子像素中的所述薄膜晶体管的栅极与第一公共电极线电连接；其中，位于所述虚拟子像素中的所述第一透明电极与所述第一公共电极线电连接。

进一步优选的，所述子像素和所述虚拟子像素还分别包括第二透明电极；所述第二透明电极与第二公共电极线电连接；其中，所述第二公共电极线与所述第一公共电极线电连接。

优选的，位于所述虚拟子像素中的所述第一透明电极与所述第一公共电极线通过过孔相连。

优选的，位于所述虚拟子像素中的所述第一透明电极和所述虚拟子像素中的所述第二透明电极通过过孔相连；或者，位于所述虚拟子像素中的所述第一透明电极与所述第二公共电极线通过过孔相连。

第二方面，提供一种显示面板，包括上述的阵列基板。

优选的，所述显示面板还包括对盒基板；第二透明电极设置在所述对盒基板或所述阵列基板中。

第三方面，提供一种阵列基板的制备方法，包括：同步在显示区形成子像素，在所述显示区周边的虚拟显示区形成虚拟子像素；所述子像素和所述虚拟子像素均包括薄膜晶体管、与所述薄膜晶体管的漏极电连接的第一透明电极；其中，位于所述子像素中的所述薄膜晶体管的源极与数据线连接；位于所述虚拟子像素中的所述薄膜晶体管的源极与所述数据线断开。

优选的，位于所述子像素中的所述薄膜晶体管的栅极与栅线相连；位于所述虚拟子像素中的所述薄膜晶体管的栅极与第一公共电极线电连接；其中，位于所述虚拟子像素中的所述第一透明电极与所述第一公共电极线通过过孔相连。

优选的，所述子像素和所述虚拟子像素还分别包括第二透明电极；所述第二透明电极与第二公共电极线电连接；其中，位于所述虚拟子像素中的所述第一透明电极和所述虚拟子像素中的所述第二透明电极通过过孔相连；或者，位于所述虚拟子像素中的所述第一透明电极与所述第二公共电极线通过过孔相连。

本发明实施例提供一种阵列基板及其制备方法、显示面板，通过在所述阵列基板的显示区周边设置虚拟显示区，可以改善阵列基板边缘刻蚀均一性较差的问题。在此基础上，通过将虚拟子像素中的薄膜晶体管与数据线断开，可避免数据线与虚拟子像素中的薄膜晶体管之间产生耦合电容，从而减小了数据线的负载，进而当阵列基板用于显示装置时，可降低显示装置的功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种阵列基板的俯视示意图一；

图2为本发明实施例提供的一种数据线与虚拟子像素中的薄膜晶体管连接时，数据线上的负载示意图；

图3为本发明实施例提供的一种数据线与虚拟子像素中的薄膜晶体管断开时，数据线上的负载示意图；

图4为本发明实施例提供的一种阵列基板的俯视示意图二；

图5(a)为本发明实施例提供的一种阵列基板的俯视示意图三；

图5(b)为图5(a)中AA′向剖视示意图；

图6(a)为本发明实施例提供的一种阵列基板虚拟显示区的俯视示意图一；

图6(b)为图6(a)中BB′向剖视示意图；

图7(a)为本发明实施例提供的一种阵列基板虚拟显示区的俯视示意图二；

图7(b)为图7(a)中CC′向剖视示意图。

附图说明：

01-显示区；02-虚拟显示区；10-子像素；20-虚拟子像素；30-薄膜晶体管；31-源极；32-漏极；41-第一透明电极；42-第二透明电极；50-数据线；61-栅线；62-第一公共电极线；63-第二公共电极线；70-衬底；80-栅绝缘层；90-钝化层。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种阵列基板，如图1所示，包括显示区01和设置在显示区01周边的虚拟显示区02；显示区01包括子像素10，虚拟显示区02包括虚拟子像素20；子像素10和虚拟子像素20均包括薄膜晶体管30、与薄膜晶体管30的漏极32电连接的第一透明电极41；其中，位于子像素10中的薄膜晶体管30的源极31与数据线50连接；位于虚拟子像素20中的薄膜晶体管30的源极31与数据线50断开。

若将虚拟子像素20中薄膜晶体管30的源极31与数据线50连接，则对于任一根数据线50，该数据线50上的负载如图2所示。本发明实施例将虚拟子像素20中薄膜晶体管30的源极31与数据线50断开，该数据线50上的负载如图3所示。对比图2和图3可以看出，将虚拟子像素20中薄膜晶体管30的源极31与数据线50断开，使得在虚拟子像素20中，数据线50与薄膜晶体管30之间不存在耦合电容Cdc，从而降低了数据线50上的负载。

需要说明的是，第一，虚拟显示区02可至少位于显示区01的其中一个边的一侧，具体可根据实际情况进行设置。

第二，薄膜晶体管30的源极31、漏极32是对称的，所以其源极31、漏极32是没有区别的。在本发明实施例中，为区分薄膜晶体管30除栅极之外的两极，将其中一极称为源极31，另一极称为漏极32。

其中，本发明实例中不对薄膜晶体管的类型进行限定，可以是非晶硅薄膜晶体管、多晶硅薄膜晶体管、氧化物半导体薄膜晶体管、有机薄膜晶体管等。

第三，当所述阵列基板为液晶显示器中的阵列基板时，第一透明电极41为像素电极。进一步的，阵列基板还可以包括公共电极。当然，公共电极可以设置在阵列基板上，也可设置在液晶显示器的对盒基板上。

当所述阵列基板为有机电致发光二极管显示器中的阵列基板时，第一透明电极41为阳极，基于此，该阵列基板还包括阴极、位于阳极和阴极之间的有机材料功能层。

本发明实施例提供一种阵列基板，通过在所述阵列基板的显示区01周边设置虚拟显示区02，可以改善阵列基板边缘刻蚀均一性较差的问题。在此基础上，通过将虚拟子像素20中的薄膜晶体管30与数据线50断开，可避免数据线50与虚拟子像素20中的薄膜晶体管30之间产生耦合电容，从而减小了数据线50的负载，进而当阵列基板用于显示装置时，可降低显示装置的功耗。

优选的，虚拟子像素20的结构与子像素10的结构完全相同，仅将虚拟子像素20中薄膜晶体管30的源极31与数据线50断开。这样，可在形成子像素10中的每层结构时，都能对阵列基板边缘刻蚀均一性较差的问题进行改善。

优选的，如图4所示，位于子像素10中的薄膜晶体管30的栅极与栅线61相连；位于虚拟子像素20中的薄膜晶体管30的栅极与第一公共电极线62电连接；其中，位于虚拟子像素20中的第一透明电极41与第一公共电极线62电连接。

此处，位于子像素10中的薄膜晶体管30的栅极与栅线61相连，当栅线61上施加驱动信号时，可控制子像素10中的薄膜晶体管30打开，使阵列基板正常工作。

第一公共电极线62相当于驱动虚拟子像素20中薄膜晶体管30的栅线。即，当第一公共电极线62上的电压大于薄膜晶体管30的开启电压时，位于虚拟子像素20中的薄膜晶体管30一直处于打开状态。

需要说明的是，第一，如图4所示，位于子像素10中的薄膜晶体管30的栅极可采用栅线61的部分充当；位于虚拟子像素20中的薄膜晶体管30的栅极可采用第一公共电极线62的部分充当。

当然，薄膜晶体管30也可单独设置栅极，位于子像素10中的薄膜晶体管30的栅极与栅线61相连，位于虚拟子像素20中的薄膜晶体管30的栅极与第一公共电极线62相连。

第二，不对第一透明电极41与第一公共电极线62电连接的连接方式做具体限定，只要能使第一透明电极41与第一公共电极线62等电位即可。

本发明实施例将位于虚拟子像素20中的薄膜晶体管30的栅极和第一透明电极41均与第一公共电极线62电连接，使栅极和第一透明电极41等电位，进而使虚拟子像素20中的薄膜晶体管30的源极31、漏极32和栅极等电位，从而可以避免静电的产生。

进一步优选的，如图5(a)所示，子像素10和虚拟子像素20还分别包括第二透明电极42；第二透明电极42与第二公共电极线63电连接；其中，第二公共电极线63与第一公共电极线62电连接。当所述阵列基板为液晶显示器中的阵列基板时，所述子像素10和所述虚拟子像素20中的第二透明电极42为公共电极，第一透明电极41为像素电极。其中，与第二透明电极42连接的第二公共电极线63可以减小第二透明电极42的电阻。

本发明实施例，将第二公共电极线63(即，公共电极)设置在阵列基板上，可以增大液晶显示器中显示面板的视角，降低功耗。其中，将第二公共电极线63与第一公共电极线62电连接，使得虚拟子像素20中第一透明电极41和第二透明电极42等电位，避免造成虚拟子像素20的漏光。

进一步优选的，第一公共电极线62、第二公共电极线63、栅线61、第二公共电极线63通过一次构图工艺形成。

基于上述，位于虚拟子像素20中的第一透明电极41与第一公共电极线62可通过如下几种方式实现电连接：

方式一，如图4和图5(a)-图5(b)所示，位于虚拟子像素20中的第一透明电极41与第一公共电极线62通过过孔相连。

即，将虚拟子像素20中的第一透明电极41延长至第一公共电极线62上方，以使虚拟子像素20中的第一透明电极41与第一公共电极线62通过过孔相连。

其中，如图5(b)所示，第一透明电极41可通过设置在钝化层90和栅绝缘层80上的过孔与第一公共电极线62相连。

方式二，如图6(a)和图6(b)所示，位于虚拟子像素20中的第一透明电极41和虚拟子像素20中的第二透明电极42通过过孔相连。

由于第二透明电极42与第二公共电极线63电连接，而第二公共电极线63与第一公共电极线62电连接，因此，在将虚拟子像素20中的第一透明电极41和虚拟子像素20中的第二透明电极42通过过孔相连后，可实现虚拟子像素20中的第一透明电极41与第一公共电极线62的电连接。

其中，如图6(b)所示，当第二透明电极42与第一公共电极线62、第二公共电极线63、栅线61等同步形成，且靠近衬底70设置时，第一透明电极41可通过设置在钝化层90和栅绝缘层80上的过孔与第二透明电极42相连。

方式三，如图7(a)和图7(b)所示，位于虚拟子像素20中的第一透明电极41与第二公共电极线63通过过孔相连。

由于第二公共电极线63与第一公共电极线62电连接，因此，将虚拟子像素20中的第一透明电极41延长至第二公共电极线63上方，以使虚拟子像素20中的第一透明电极41与第二公共电极线63通过过孔相连，便可实现虚拟子像素20中的第一透明电极41与第一公共电极线62的电连接。

其中，如图6(b)所示，当第二透明电极42与第一公共电极线62、第二公共电极线63、栅线61等同步形成，且靠近衬底70设置时，第一透明电极41可通过设置在钝化层90和栅绝缘层80上的过孔与第二公共电极线63相连。

基于上述优选的，虚拟显示区02设置在显示区01的沿数据线50方向的两侧；数据线50由显示区01延伸至虚拟显示区02。

为了使显示区01每个边缘刻蚀均一性较差的问题都得到改善，虚拟显示区02还设置在显示区01的沿栅线61方向的两侧，此时可将虚拟子像素20中源极31与第二公共电极线63电连接，以避免引起数据线50负载的增加。

本发明实施例提供一种显示面板，包括上述的阵列基板。

本发明实施例提供一种显示面板，通过在所述阵列基板的显示区01周边设置虚拟显示区02，可以改善阵列基板边缘刻蚀均一性较差的问题。在此基础上，通过将虚拟子像素20中的薄膜晶体管30与数据线50断开，可避免数据线50与虚拟子像素20中的薄膜晶体管30之间产生耦合电容，从而减小了数据线50的负载，进而当阵列基板用于显示装置时，可降低显示装置的功耗。

优选的，所述显示面板还包括对盒基板；第二透明电极42设置在所述对盒基板或所述阵列基板中。

其中，所述对盒基板还可以包括黑矩阵；彩色滤光层可设置在对盒基板中，也可设置在阵列基板中。

本发明实施例提供一种阵列基板的制备方法，如图1所示，包括：同步在显示区01形成子像素10，在显示区01周边的虚拟显示区02形成虚拟子像素20；子像素10和虚拟子像素20均包括薄膜晶体管30、与薄膜晶体管30的漏极32电连接的第一透明电极41；其中，位于子像素10中的薄膜晶体管30的源极31与数据线50连接；位于虚拟子像素20中的薄膜晶体管30的源极31与数据线50断开。

优选的，虚拟子像素20的结构与子像素10的结构完全相同，仅将虚拟子像素20中薄膜晶体管30的源极31与数据线50断开。

本发明实施例提供一种阵列基板的制备方法，通过在显示区01形成子像素10的同时，在虚拟显示区02形成虚拟子像素，可以改善阵列基板边缘刻蚀均一性较差的问题，而且可避免构图工艺的增加。在此基础上，通过将虚拟子像素20中的薄膜晶体管30与数据线50断开，可避免数据线50与虚拟子像素20中的薄膜晶体管30之间产生耦合电容，从而减小了数据线50的负载，进而当阵列基板用于显示装置时，可降低显示装置的功耗。

可选的，如图4和图5(a)-图5(b)所示，位于所述子像素中的薄膜晶体管30的栅极与栅线61相连；位于虚拟子像素20中的薄膜晶体管30的栅极与第一公共电极线62电连接；其中，位于虚拟子像素20中的第一透明电极41与第一公共电极线62通过过孔相连。

可选的，子像素10和虚拟子像素20还分别包括第二透明电极42；第二透明电极42与第二公共电极线63电连接；其中，如图6(a)和图6(b)所示，位于虚拟子像素20中的第一透明电极41和虚拟子像素20中的第二透明电极42通过过孔相连。或者，如图7(a)和图7(b)所示，位于虚拟子像素20中的第一透明电极41与第二公共电极线63通过过孔相连。

以上，通过将位于虚拟子像素20中的薄膜晶体管30的栅极和第一透明电极41均与第一公共电极线62电连接，使栅极和第一透明电极41等电位，进而使虚拟子像素20中的薄膜晶体管30的源极31、漏极32和栅极等电位，从而可以避免静电的产生。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种阵列基板，其特征在于，包括显示区和设置在所述显示区周边的虚拟显示区；所述显示区包括子像素，所述虚拟显示区包括虚拟子像素；

所述子像素和所述虚拟子像素均包括薄膜晶体管、与所述薄膜晶体管的漏极电连接的第一透明电极；

其中，位于所述子像素中的所述薄膜晶体管的源极与数据线连接；位于所述虚拟子像素中的所述薄膜晶体管的源极与所述数据线断开；

位于所述子像素中的所述薄膜晶体管的栅极与栅线相连；

位于所述虚拟子像素中的所述薄膜晶体管的栅极与第一公共电极线电连接；

其中，位于所述虚拟子像素中的所述第一透明电极与所述第一公共电极线电连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述子像素和所述虚拟子像素还分别包括第二透明电极；

所述第二透明电极与第二公共电极线电连接；

其中，所述第二公共电极线与所述第一公共电极线电连接。

3.根据权利要求1所述的阵列基板，其特征在于，位于所述虚拟子像素中的所述第一透明电极与所述第一公共电极线通过过孔相连。

4.根据权利要求2所述的阵列基板，其特征在于，位于所述虚拟子像素中的所述第一透明电极和所述虚拟子像素中的所述第二透明电极通过过孔相连；或者，

位于所述虚拟子像素中的所述第一透明电极与所述第二公共电极线通过过孔相连。

5.一种显示面板，其特征在于，包括权利要求1-4任一项所述的阵列基板。

6.一种显示面板，其特征在于，

包括显示区和设置在所述显示区周边的虚拟显示区；所述显示区包括子像素，所述虚拟显示区包括虚拟子像素；

所述子像素和所述虚拟子像素均包括薄膜晶体管、与所述薄膜晶体管的漏极电连接的第一透明电极；

其中，位于所述子像素中的所述薄膜晶体管的源极与数据线连接；位于所述虚拟子像素中的所述薄膜晶体管的源极与所述数据线断开；

位于所述子像素中的所述薄膜晶体管的栅极与栅线相连；

位于所述虚拟子像素中的所述薄膜晶体管的栅极与第一公共电极线电连接；

其中，位于所述虚拟子像素中的所述第一透明电极与所述第一公共电极线电连接；所述子像素和所述虚拟子像素还分别包括第二透明电极；

所述第二透明电极与第二公共电极线电连接；

其中，所述第二公共电极线与所述第一公共电极线电连接；

还包括对盒基板；

第二透明电极设置在所述对盒基板中。

7.一种阵列基板的制备方法，其特征在于，包括：同步在显示区形成子像素，在所述显示区周边的虚拟显示区形成虚拟子像素；

所述子像素和所述虚拟子像素均包括薄膜晶体管、与所述薄膜晶体管的漏极电连接的第一透明电极；

其中，位于所述子像素中的所述薄膜晶体管的源极与数据线连接；位于所述虚拟子像素中的所述薄膜晶体管的源极与所述数据线断开；

位于所述子像素中的所述薄膜晶体管的栅极与栅线相连；

位于所述虚拟子像素中的所述薄膜晶体管的栅极与第一公共电极线电连接；

其中，位于所述虚拟子像素中的所述第一透明电极与所述第一公共电极线通过过孔相连。

8.根据权利要求7所述的制备方法，其特征在于，所述子像素和所述虚拟子像素还分别包括第二透明电极；

所述第二透明电极与第二公共电极线电连接；

其中，位于所述虚拟子像素中的所述第一透明电极和所述虚拟子像素中的所述第二透明电极通过过孔相连；或者，

位于所述虚拟子像素中的所述第一透明电极与所述第二公共电极线通过过孔相连。