CN104282667A - 一种mos 静电保护结构及保护方法 - Google Patents
一种mos 静电保护结构及保护方法 Download PDFInfo
- Publication number
- CN104282667A CN104282667A CN201410520449.0A CN201410520449A CN104282667A CN 104282667 A CN104282667 A CN 104282667A CN 201410520449 A CN201410520449 A CN 201410520449A CN 104282667 A CN104282667 A CN 104282667A
- Authority
- CN
- China
- Prior art keywords
- drain region
- mos
- conduction type
- preventing structure
- electrostatic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 30
- 230000004224 protection Effects 0.000 title claims description 20
- 238000002955 isolation Methods 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种MOS静电保护结构及保护方法，所述MOS静电保护结构至少包括在漏极区中制作的浅沟道隔离结构，所述浅沟道隔离结构包括沟槽和填充于所述沟槽内的介质层。本发明通过在所述漏极区中制作浅沟道隔离结构，漏极区的电阻绕过浅沟道隔离结构，使漏极区电阻长度增加，从而增大漏极区电阻值，减小电流，改善静电冲击电流部分的均匀性，提高静电保护能力。本发明与正常的浅沟道隔离结构工艺兼容，可以满足更高的器件使用场合要求，而且结构简单，适用于各种集成电路的静电保护应用领域。
Description
技术领域
本发明涉及集成电路技术领域，特别是涉及一种MOS静电保护结构及保护方法。
背景技术
在制造工艺和最终系统应用过程中，集成电路可能出现静电放电(Electrostatics Discharge，ESD)现象。ESD现象通常会引起高电压电位的放电(一般几千伏)而导致短期(一般100ns)的高电流(几安培)脉冲，这将破坏在当前集成电路中存在的脆弱器件，造成系统的功能失效。因而，对集成电路来说进行静电保护是必不可少的，各大芯片生产厂商也越来越重视芯片集成电路抗静电放电能力的设计。
MOS器件是一种重要的静电保护器件，被广泛应用于集成电路的静电保护。目前在基于浅沟道隔离结构(STI)的MOS工艺下，对静电保护能力的需求越来越高。
现有技术中，采用的MOS静电保护结构如图1和图2所示，图1为NMOS静电保护结构，图2为PMOS静电保护结构，具体结构包括：第一导电类型衬底101；结合于所述第一导电类型衬底101表面的栅极结构，所述栅极结构包括栅介质层102和形成于所述栅介质层102表面的栅极103；所述栅极结构两侧的衬底101中分别形成有第二导电类型的源极区104和漏极区，由所述源极区104和漏极区分别引出源电极107和漏电极108。所述漏极区包括第二导电类型轻掺杂漏极区105和形成于所述第二导电类型轻掺杂漏极区105中一端的第二导电类型重掺杂漏极区106。
而在采用MOS管静电的保护电路上，HBM(人体放电模式)静电测试，目前业界已经达到6KV，如果进一步增大，现有的这种结构就不能起到保护作用，达不到使用要求。因为现有技术的这种结构，其漏极区的电阻为横向电阻，当发生静电放电时，该电阻阻值不够大，经过该电阻产生的电压降也不高，因此，静电电流减小不够多，不能很好的起到静电保护作用。
因此，提供一种具有更强保护能力的MOS静电保护结构及保护方法是本领域技术人员需要解决的课题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种MOS静电保护结构及保护方法，用于解决现有技术中漏极区电阻小导致静电保护能力不够强的问题。
为实现上述目的及其他相关目的，本发明提供一种MOS静电保护结构，所述MOS静电保护结构至少包括在漏极区中制作的浅沟道隔离结构，所述浅沟道隔离结构包括沟槽和填充于所述沟槽内的介质层。
作为本发明的MOS静电保护结构的一种优选方案，所述沟槽为倒梯形或长方形沟槽，所述介质层为二氧化硅。
作为本发明的MOS静电保护结构的一种优选方案，所述浅沟道隔离结构的深度小于漏极区的深度。
作为本发明的MOS静电保护结构的一种优选方案，所述浅沟道隔离结构的深度范围为0.3～0.8μm，所述漏极区的深度范围为0.4～3μm。
作为本发明的MOS静电保护结构的一种优选方案，所述MOS静电保护结构包括：第一导电类型衬底；结合于所述第一导电类型衬底表面的栅极结构，所述栅极结构包括栅介质层和形成于所述栅介质层表面的栅极；
所述栅极结构两侧的衬底中分别形成有第二导电类型的源极区和漏极区，由所述源极区和漏极区分别引出源电极和漏电极。
作为本发明的MOS静电保护结构的一种优选方案，所述衬底为第一导电类型轻掺杂，所述源极区为第二导电类型的重掺杂。
作为本发明的MOS静电保护结构的一种优选方案，所述漏极区包括第二导电类型轻掺杂漏极区和形成于所述第二导电类型轻掺杂漏极区中一端的第二导电类型重掺杂漏极区，所述浅沟道隔离结构形成于栅极结构和第二导电类型重掺杂漏极区之间的第二导电类型轻掺杂漏极区中。
作为本发明的MOS静电保护结构的一种优选方案，所述第一导电类型为P型，第二导电类型为N型，或者第一导电类型为N型，第二导电类型为P型。
本发明还提供一种利用MOS静电保护结构进行静电保护的方法，该方法通过漏极区中的浅沟道隔离结构，使漏极区电阻长度增加，从而增大漏极区电阻值，提高静电保护能力。
作为本发明的MOS静电保护方法的一种优选方案，所述静电保护结构为NMOS，所述栅极、源电极、衬底均接地，所述漏电极为静电信号输入端。
作为本发明的MOS静电保护方法的一种优选方案，所述静电保护结构为PMOS，所述栅极、源电极、衬底均接高电平，所述漏电极为静电信号输入端。
如上所述，本发明的MOS静电保护结构及保护方法，所述MOS静电保护结构至少包括在漏极区中制作的浅沟道隔离结构，所述浅沟道隔离结构包括沟槽和填充于所述沟槽内的介质层。本发明通过在所述漏极区中制作浅沟道隔离结构，漏极区的电阻绕过浅沟道隔离结构， 使漏极区电阻长度增加，从而增大漏极区电阻值，减小电流，改善静电冲击电流部分的均匀性，提高静电保护能力。本发明与正常的浅沟道隔离结构工艺兼容，可以满足更高的器件使用场合要求，而且结构简单，适用于各种集成电路的静电保护应用领域。
附图说明
图1为现有技术的NMOS静电保护结构示意图。
图2为现有技术的PMOS静电保护结构示意图。
图3为本发明的NMOS静电保护结构示意图。
图4为本发明的PMOS静电保护结构示意图。
图5为本发明的NMOS静电保护结构在使用时的电路示意图。
图6为本发明的PMOS静电保护结构在使用时的电路示意图。
元件标号说明
101 衬底
102 栅介质层
103 栅极
104 源极区
01 漏极区
105 轻掺杂漏极区
106 重掺杂漏极区
107 源电极
108 漏电极
109 浅沟道隔离结构
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸 绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本实施例提供一种MOS静电保护结构，如图3和4所示，所述MOS静电保护结构至少包括在漏极区01中制作的浅沟道隔离结构109，所述浅沟道隔离结构109包括沟槽和填充于所述沟槽内的介质层。
作为示例，所述沟槽为倒梯形或长方形沟槽。当然，所述沟槽的形状也可以是其他合适的形状，如U型沟槽等，且并不限定于此处所列举的几种。其可以通过半导体刻蚀工艺形成。
作为实例，所述介质层为二氧化硅层，其可以通过物理气相沉积或化学气相沉积工艺填充于所述沟槽中，然后可以增加化学机械抛光工艺使介质层与衬底101表面齐平。
作为示例，所述浅沟道隔离结构109的深度小于漏极区01的深度。其中，所述浅沟道隔离结构109的深度范围为0.3～0.8μm，所述漏极区01的深度范围为0.4～3μm。本实施例中，所述浅沟道隔离结构109的深度暂选为0.4μm，所述漏极区01的深度暂选为0.6μm。
如图3和图4所示，作为示例，所述MOS静电保护结构包括：
第一导电类型衬底101；结合于所述第一导电类型衬底101表面的栅极结构，所述栅极结构包括栅介质层102和形成于所述栅介质层102表面的栅极103；
所述栅极结构两侧的衬底101中分别形成有第二导电类型的源极区104和漏极区01，由所述源极区104和漏极区01分别引出源电极107和漏电极108，其中，所述漏极区01包括第二导电类型轻掺杂漏极区105和形成于所述第二导电类型轻掺杂漏极区105中一端的第二导电类型重掺杂漏极区106，所述浅沟道隔离结构109形成于栅极结构和第二导电类型重掺杂漏极区105之间的第二导电类型轻掺杂漏极区105中。所述第二导电类型重掺杂漏极区106用于引出漏电极108。
作为示例，所述第一导电类型衬底101材料为硅。当然，在其他的实施例中，所述第一导电类型衬底101的材料可以为如锗硅、碳化硅等材料，且并不限于此处所列举的几种。所述栅介质层102的材料为二氧化硅，可以通过热氧化法等方法制备。所述栅介质层102的厚度为100nm～2000nm，在本实施例中，所述栅介质层102的厚度为200nm。当然，此处所列举的仅为一种优选的范围，在其他的实施例中，其厚度可以依据实际需求确定。所述栅极103材料为多晶硅，可以通过常规的外延方法及常规的刻蚀工艺形成。
需要说明的是，所述MOS静电保护结构可以是NMOS也可以是PMOS，本实施例中，图3为NMOS静电保护结构，该结构中的第一导电类型为P型，第二导电类型为N型，即衬底101为P型轻掺杂衬底，源极区104为N型重掺杂，漏极区01包括N型轻掺杂漏极区105和N型重掺杂漏极区106；图4为PMOS静电保护结构，该结构中的第一导电类型为N 型，第二导电类型为P型，即衬底101为N型轻掺杂衬底，源极区104为P型重掺杂，漏极区01包括P型轻掺杂漏极区和P型重掺杂区漏极区。
再需要说明的是，该结构是基于静电保护结构与其他电路之间用浅沟道隔离结构作为隔离的工艺下，因此，在轻掺杂漏极区105制作浅沟道隔离结构109时与正常用浅沟道隔离结构的MOS工艺完全一样，不需要改变工艺流程和增加任何成本，也无须特别的流程说明。
本发明还提供一种MOS静电保护结构的保护方法，如图5和图6所示，该方法在传统MOS静电保护结构的基础上，于漏极区01中制作浅沟道隔离结构109。若静电保护结构为NMOS，如图5所示，使用时，将栅极103、源电极107、衬底101接地，静电信号由漏电极108输入；若静电保护结构为PMOS，如图6所示，使用时，将栅极101、源电极107、衬底101接高电平Vdd，静电信号由漏电极108输入。由于漏极区中制作有浅沟道隔离结构，漏极电阻需要绕过浅沟道隔离结构，这样相比于传统MOS静电保护结构中的漏极电阻，其漏极电阻的长度加长，电阻增大，可以产生更大的静电压降，从而提高静电保护能力。
综上所述，本发明提供一种MOS静电保护结构及保护方法，所述MOS静电保护结构至少包括在漏极区中制作的浅沟道隔离结构，所述浅沟道隔离结构包括沟槽和填充于所述沟槽内的介质层。本发明通过在所述漏极区中制作浅沟道隔离结构，漏极区的电阻绕过浅沟道隔离结构，使漏极区电阻长度增加，从而增大漏极区电阻值，减小电流，改善静电冲击电流部分的均匀性，提高静电保护能力。本发明与正常的浅沟道隔离结构工艺兼容，可以满足更高的器件使用场合要求，而且结构简单，适用于各种集成电路的静电保护应用领域。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (11)
1.一种MOS静电保护结构，其特征在于，所述MOS静电保护结构至少包括在漏极区中制作的浅沟道隔离结构，所述浅沟道隔离结构包括沟槽和填充于所述沟槽内的介质层。
2.根据权利要求1所述的MOS静电保护结构，其特征在于：所述沟槽为倒梯形或长方形沟槽，所述介质层为二氧化硅。
3.根据权利要求1所述的MOS静电保护结构，其特征在于：所述浅沟道隔离结构的深度小于漏极区的深度。
4.根据权利要求3所述的MOS静电保护结构，其特征在于：所述浅沟道隔离结构的深度范围为0.3～0.8μm，所述漏极区的深度范围为0.4～3μm。
5.根据权利要求1所述的MOS静电保护结构，其特征在于：所述MOS静电保护结构包括：
第一导电类型衬底；结合于所述第一导电类型衬底表面的栅极结构，所述栅极结构包括栅介质层和形成于所述栅介质层表面的栅极；
所述栅极结构两侧的衬底中分别形成有第二导电类型的源极区和漏极区，由所述源极区和漏极区分别引出源电极和漏电极。
6.根据权利要求5所述的MOS静电保护结构，其特征在于：所述衬底为第一导电类型轻掺杂，所述源极区为第二导电类型的重掺杂。
7.根据权利要求1或5所述的MOS静电保护结构，其特征在于：所述漏极区包括第二导电类型轻掺杂漏极区和形成于所述第二导电类型轻掺杂漏极区中一端的第二导电类型重掺杂漏极区，所述浅沟道隔离结构形成于栅极结构和第二导电类型重掺杂漏极区之间的第二导电类型轻掺杂漏极区中。
8.根据权利要求5所述的MOS静电保护结构，其特征在于：所述第一导电类型为P型，第二导电类型为N型，或者第一导电类型为N型，第二导电类型为P型。
9.一种利用如权利要求1～8任一项所述的MOS静电保护结构进行静电保护的方法，其特征在于，通过漏极区中的浅沟道隔离结构，使漏极区电阻长度增加，从而增大漏极区电阻值，提高静电保护能力。
10.根据权利要求9所述的MOS静电保护的方法，其特征在于：所述静电保护结构为NMOS，所述栅极、源电极、衬底均接地，所述漏电极为静电信号输入端。
11.根据权利要求9所述的MOS静电保护的方法，其特征在于：所述静电保护结构为PMOS，所述栅极、源电极、衬底均接高电平，所述漏电极为静电信号输入端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410520449.0A CN104282667B (zh) | 2014-09-30 | 2014-09-30 | 一种mos静电保护结构及保护方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410520449.0A CN104282667B (zh) | 2014-09-30 | 2014-09-30 | 一种mos静电保护结构及保护方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104282667A true CN104282667A (zh) | 2015-01-14 |
| CN104282667B CN104282667B (zh) | 2017-11-10 |
Family
ID=52257418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410520449.0A Active CN104282667B (zh) | 2014-09-30 | 2014-09-30 | 一种mos静电保护结构及保护方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104282667B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111370405A (zh) * | 2020-04-21 | 2020-07-03 | 伟芯科技(绍兴)有限公司 | 一种全压esd结构和实现方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101452851A (zh) * | 2007-12-06 | 2009-06-10 | 上海华虹Nec电子有限公司 | Esd栅接地nmos晶体管制造方法 |
| CN101740392A (zh) * | 2008-11-27 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管、半导体器件及其制造方法 |
| CN101789444A (zh) * | 2010-01-28 | 2010-07-28 | 上海宏力半导体制造有限公司 | 一种可提高mos管击穿电压的第一层金属 |
| CN101819997A (zh) * | 2010-04-22 | 2010-09-01 | 上海宏力半导体制造有限公司 | 一种可改善回跳性能的ldmos器件及其制造方法 |
| CN102054865A (zh) * | 2009-11-05 | 2011-05-11 | 上海华虹Nec电子有限公司 | 用作静电保护结构的mos晶体管及其制造方法 |
| CN102569392A (zh) * | 2010-12-27 | 2012-07-11 | 中芯国际集成电路制造(北京)有限公司 | Ldmos晶体管、布局方法和制作方法 |
| CN103050528A (zh) * | 2011-10-17 | 2013-04-17 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其制作方法 |
-
2014
- 2014-09-30 CN CN201410520449.0A patent/CN104282667B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101452851A (zh) * | 2007-12-06 | 2009-06-10 | 上海华虹Nec电子有限公司 | Esd栅接地nmos晶体管制造方法 |
| CN101740392A (zh) * | 2008-11-27 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管、半导体器件及其制造方法 |
| CN102054865A (zh) * | 2009-11-05 | 2011-05-11 | 上海华虹Nec电子有限公司 | 用作静电保护结构的mos晶体管及其制造方法 |
| CN101789444A (zh) * | 2010-01-28 | 2010-07-28 | 上海宏力半导体制造有限公司 | 一种可提高mos管击穿电压的第一层金属 |
| CN101819997A (zh) * | 2010-04-22 | 2010-09-01 | 上海宏力半导体制造有限公司 | 一种可改善回跳性能的ldmos器件及其制造方法 |
| CN102569392A (zh) * | 2010-12-27 | 2012-07-11 | 中芯国际集成电路制造(北京)有限公司 | Ldmos晶体管、布局方法和制作方法 |
| CN103050528A (zh) * | 2011-10-17 | 2013-04-17 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111370405A (zh) * | 2020-04-21 | 2020-07-03 | 伟芯科技(绍兴)有限公司 | 一种全压esd结构和实现方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104282667B (zh) | 2017-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9455246B2 (en) | Fin diode structure | |
| CN106449634B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN103219363B (zh) | Esd保护电路 | |
| KR101464885B1 (ko) | 정전기 방전 보호를 위한 장치 | |
| KR102056094B1 (ko) | Ｊｆｅｔ 부분을 포함하는 다이오드 소자에 관련된 방법 및 장치 | |
| US20200227440A1 (en) | Integrated Circuit With Resurf Region Biasing Under Buried Insulator Layers | |
| CN108336082A (zh) | Scr静电保护器件及静电保护电路 | |
| CN103855156B (zh) | 与finfet工艺相兼容的二极管结构 | |
| EP3252814A1 (en) | Esd protection device and method | |
| TWI477018B (zh) | 暫態電壓抑制器電路與用於其中之二極體元件及其製造方法 | |
| US8686515B2 (en) | Double-groove bidirectional vertical component | |
| TWI708398B (zh) | 半導體裝置 | |
| CN103915433A (zh) | 一种嵌有环形栅mosfet的抗辐射scr静电防护器件 | |
| CN104282667A (zh) | 一种mos 静电保护结构及保护方法 | |
| CN104681542A (zh) | 半导体静电放电保护装置 | |
| TW201503377A (zh) | 鰭式二極體結構 | |
| CN104299963A (zh) | 一种mos静电保护结构及保护方法 | |
| CN106449636B (zh) | Esd保护器件及其制造方法 | |
| US8575647B2 (en) | Bidirectional shockley diode with extended mesa | |
| CN107240584A (zh) | 静电放电esd保护器件和半导体装置 | |
| CN104392982A (zh) | 一种mos静电保护结构及保护方法 | |
| CN110444585A (zh) | 一种栅控P-i-N二极管及其制造方法 | |
| CN203883004U (zh) | 嵌有环形栅mosfet的抗辐射scr静电防护器件 | |
| TWI791325B (zh) | 靜電放電保護裝置及其操作方法 | |
| EP2947691B1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing Patentee after: Huarun Microelectronics (Chongqing) Co., Ltd. Address before: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing Patentee before: China Aviation (Chongqing) Microelectronics Co., Ltd. |