CN104181733A - 显示装置及其晶体管阵列基板 - Google Patents

Abstract

一种显示装置及其晶体管阵列基板，晶体管阵列基板包括基板、多条信号线、多个晶体管、绝缘层、多个像素电极以及共用电极。这些信号线配置在基板上，其中这些信号线彼此交错。这些晶体管配置在基板上并电性连接这些信号线。绝缘层覆盖这些信号线与这些晶体管。这些像素电极形成在绝缘层上并电性连接这些晶体管。各个像素电极具有多个彼此相对的像素边缘。共用电极配置在绝缘层下并具有多个沟槽。沟槽位于其中一条像素边缘的正下方并具有一第一边缘。第一边缘沿着与其邻近的像素边缘而延伸，且这些第一边缘未被这些像素电极遮盖。

Description

显示装置及其晶体管阵列基板

技术领域

本发明涉及一种显示装置，特别是指一种液晶显示装置及其晶体管阵列基板。

背景技术

目前的广视角（wider viewing angle）显示技术已发展出利用水平电场（horizontal electric field）来驱动液晶分子的显示器，其例如是边缘电场切换（Fringe Field Switching，FFS）显示器以及横向电场效应（In-Plane-Switching，IPS）显示器。

详细而言，这种类型的显示器具有多个像素电极，而这些像素电极能产生上述水平电场。利用对水平电场强度的改变可以控制液晶分子在平行于基板的平面上的偏转幅度，以使显示器的像素显示出不同的灰阶。对此，许多液晶显示器的制造厂研究如何提高上述水平电场的强度，以加大液晶分子能够偏转的幅度，从而提高显示器的液晶效率。

发明内容

本发明提供一种晶体管阵列基板，其共用电极具有多条沟槽，而这些沟槽能提高水平电场的强度。

本发明提供一种显示装置，其包括上述晶体管阵列基板。

本发明的一实施例提供一种晶体管阵列基板，包括基板、多条信号线、多个晶体管、绝缘层、多个像素电极以及共用电极。基板具有表面。多条信号线配置在表面上。各条信号线在表面上具有一信号线投影区域。多个晶体管配置在表面上，并电性连接这些信号线。绝缘层配置在这些信号线与这些晶体管上。多个像素电极形成在绝缘层上，并电性连接这些晶体管。各个像素电极的外围具有多个彼此相对的像素边缘。各个像素电极在表面上具有一像素投影区域。共用电极配置在绝缘层下，并具有多个沟槽。这些沟槽其中之一位于其中一个像素边缘的正下方，且沟槽具有一第一边缘。第一边缘沿着与其邻近的像素边缘而延伸，并在表面上具有一个投影区段。投影区段位于与其相邻的像素投影区域与信号线投影区域之间。

本发明的另一实施例提供一种显示装置，其包括液晶显示面板、背光模块以及电路板组件。液晶显示面板包括上述晶体管阵列基板、对向基板以及液晶层，其中液晶层配置在晶体管阵列基板与对向基板之间。背光模块电性连接液晶显示面板，而电路板组件驱动液晶显示面板显示图像画面。

基于上述，由于沟槽位在像素电极的其中一条像素边缘的正下方，且第一边缘沿着与其邻近的像素边缘而延伸，加上第一边缘在基板表面上的投影区段是位于与其相邻的像素投影区域与信号线投影区域之间，因此上述沟槽能提高像素电极所产生的水平电场的强度，以增加液晶分子能够偏转的幅度。

为了能更进一步了解本发明为达成既定目的所采取的技术、方法及功效，请参阅以下有关本发明的详细说明、图式，相信本发明的目的、特征与特点，当可由此得以深入且具体的了解，然而所附图式与附件仅提供参考与说明用，并非用来对本发明加以限制者。

附图说明

图1A是本发明一实施例的晶体管阵列基板的布线示意图。

图1B是图1A中沿线I-I剖面所绘示的剖面示意图。

图1C是图1A中沿线II-II剖面所绘示的剖面示意图。

图2A是本发明另一实施例的晶体管阵列基板的布线示意图。

图2B是图2A中沿线III-III剖面所绘示的剖面示意图。

图3是本发明另一实施例的晶体管阵列基板的布线示意图。

图4A是本发明一实施例的显示装置的立体示意图。

图4B是图4A中的显示装置的分解示意图。

图4C是图4B中液晶显示面板的剖面示意图。

【符号说明】

100、200、300、422：晶体管阵列基板

110：基板

120d、120s：信号线

130：晶体管

130c：通道层

130d：漏极

130g：栅极

130s：源极

140、240、340：共用电极

151、152：绝缘层

160、360：像素电极

160e、360e：像素边缘

160s、360s：狭槽

170：栅极绝缘层

242：电极条

400：显示装置

410：组装壳体

412、414：壳体组件

420：液晶显示面板

426：液晶层

430：电路板组件

432：硬式线路板

434：可挠式线路板

440：背光模块

424：对向基板

E11、E21、E31：第一边缘

E22、E22、E32：第二边缘

H：接触窗

H1：开口

L1、L2：距离

P1：像素区

S1、S2、S3：沟槽

具体实施方式

图1A是本发明一实施例的晶体管阵列基板的布线示意图，而图1B是图1A中沿线I-I剖面所绘示的剖面示意图。请参阅图1A与图1B，本实施例的晶体管阵列基板100包括基板110、多条信号线120d与120s、多个晶体管130、共用电极140、绝缘层151以及多个像素电极160。基板110为透明板，其例如是玻璃板或透明塑料板（例如压克力板），并且具有表面112，而这些信号线120d与120s以及这些晶体管130皆配置在表面112上。因此，各条信号线120d与120s在表面112上具有信号线投影区域，其形状与范围如图1A所示的信号线120d与120s。

这些信号线120d与120s电性连接这些晶体管130。具体而言，这些信号线120d可为多条彼此并列的数据线（data line），而这些信号线120s可为多条彼此并列的扫描线（scan line）。这些信号线120d与120s彼此交错，以形成多个像素区P1。这些晶体管130分别形成在这些像素区P1内，而各个晶体管130可皆为场效晶体管（Field-Effect Transistor，FET）。所以，各个晶体管130具有通道层（channel）130c、栅极（gate）130g、源极（source）130s以及漏极（drain）130d，其中这些信号线120s（即扫描线）分别连接这些栅极130g，而这些信号线120d（即数据线）分别连接这些源极。如此，信号线120d与120s能电性连接晶体管130。

绝缘层151配置在这些信号线120d、120s与这些晶体管130上。晶体管阵列基板100可还包括另一层绝缘层152，其中绝缘层152覆盖这些信号线120d、120s与这些晶体管130，并位在绝缘层151与基板110之间。绝缘层152覆盖信号线120d、120s与晶体管130，而绝缘层151覆盖绝缘层152，如图1B所示。此外，晶体管阵列基板100可还包括栅极绝缘层170（请参阅图1B）。栅极绝缘层170形成在基板110上，并覆盖基板110、信号线120s以与门极130g。栅极绝缘层170能将栅极130g与通道层130C分开，以产生栅极电容效应（gate capacitive effect），使晶体管130得以具有开关的功能。

这些像素电极160形成在绝缘层151上，并电性连接这些晶体管130。详细而言，多个接触窗（contact window）H（仅显示在图1B中，且图1B仅示出一个）形成于绝缘层151与152内。接触窗H是贯穿绝缘层151与绝缘层152而形成，并且位在这些漏极130d的正上方。像素电极160从绝缘层151的上表面分别延伸至接触窗H内，从而连接晶体管130的漏极130d。

由于信号线120s（即扫描线）连接栅极130g，信号线120d（即数据线）连接源极，且像素电极160连接漏极130d，因此这些信号线120s能开启及关闭这些晶体管130，从而控制信号线120d输入像素电压至像素电极160，以使像素电极160能驱动液晶分子偏转。此外，各个像素电极160具有多个彼此并列的狭槽160s，而这些狭槽160s的延伸方向彼此相同。

共用电极140能提供共用电压（common voltage），并配置在绝缘层151下，其中共用电极140可夹置在绝缘层151与152之间。像素电极160从接触窗H穿过共用电极140，但不与共用电极140接触，所以像素电极160与共用电极140电性绝缘。此外，共用电极140与这些像素电极160重叠，且共用电极140的分布范围涵盖这些狭槽160s，即共用电极140在基板110上所占据的区域涵盖这些狭槽160s在基板110上所占据的区域。

当像素电压输入至像素电极160时，利用这些狭槽160s以及共用电极140提供的共用电压，像素电极160能产生水平电场，以使液晶分子可以在平行于基板110的平面上偏转。如此，晶体管阵列基板100可用来制造边缘电场切换显示器或横向电场效应显示器。另外，须说明的是，在图1A所示的实施例中，狭槽160s可沿着信号线120d而延伸，但在其他实施例中，狭槽160s也可沿着信号线120s而延伸。

图1C是图1A中沿线II-II剖面所绘示的剖面示意图。请参阅图1A与图1C，各个像素电极160在表面112上具有像素投影区域，其形状与范围如图1A所示的像素电极160，而各个像素电极160的外围具有多个彼此相对的像素边缘160e。这些像素边缘160e皆朝着同一方向而延伸，其中狭槽160s沿着像素边缘160e而延伸，即像素边缘160e与狭槽160s二者的走向相同。此外，在图1A的实施例中，这些像素边缘160e还可以沿着这些信号线120d而延伸。不过，在其他实施例中，当狭槽160s沿着信号线120s而延伸时，像素边缘160e也可以沿着信号线120s而延伸。

共用电极140具有多个沟槽S1，而这些沟槽S1其中之一位于其中一条像素边缘160e的正下方，并被像素电极160局部遮盖，即沟槽S1与像素电极160部份重叠。详细而言，沟槽S1具有第一边缘E11与第二边缘E12，其中第二边缘E12位在第一边缘E11的对面。从图1A与图1C来看，第一边缘E11沿着与其邻近的像素边缘160e而延伸，并平行于此邻近的像素边缘160e，其中这些第一边缘E11未被这些像素电极160遮盖，但这些第二边缘E12则被这些像素电极160遮盖。

具体而言，第一边缘E11与第二边缘E12在表面112上各自具有投影区段，其中第一边缘E11的投影区段位于与其相邻的像素投影区域（如图1A所示的像素电极160）以及信号线120d的投影区域（如图1A所示的信号线120d）之间，其中第一边缘E11的投影区段位于与其相邻的像素投影区域之外，而第二边缘E12的投影区段则与其相邻的像素投影区域重叠。

承上述，在同一个沟槽S1中，像素边缘160e会位在第一边缘E11与第二边缘E12之间，即第一边缘E11与像素边缘160e之间的距离L2以及第二边缘E12与像素边缘160e之间的距离L1二者皆不会等于零。此外，一个像素区P1内可存有一条或两条沟槽S1，而这些沟槽S1未与这些信号线120d、120s交错，即沟槽S1完全位在像素区P1内。另外，在同一像素区P1内，狭槽160s与沟槽S1不重叠，即沟槽S1不会位在狭槽160s的正下方。

由于共用电极140具有这些位于像素边缘160e正下方的沟槽S1，而各条沟槽S1具有沿着像素边缘160e而延伸，且未被像素电极160遮盖的第一边缘E11，因此在同一条沟槽S1中，在像素边缘160e与第一边缘E11之间会产生具有较强水平分量的电场。如此，这些沟槽S1能提高像素电极160所产生的水平电场的强度，以增加液晶分子能够偏转的幅度，从而提高显示器的液晶效率。

值得一提的是，在本实施例中，共用电极140可以与这些信号线120d、120s以及晶体管130重叠，而且共用电极140还可以全面性地覆盖这些信号线120d。如此，当晶体管阵列基板100运作时，共用电极140可作为电磁屏蔽层，以降低信号线120d及120s对像素电极160的干扰。

图2A是本发明另一实施例的晶体管阵列基板的布线示意图，而图2B是图2A中沿线III-III剖面所绘示的剖面示意图。请参阅图2A与图2B，本实施例的晶体管阵列基板200与前述晶体管阵列基板100二者结构相似，功效大致上相同，因此以下主要介绍晶体管阵列基板200不同于晶体管阵列基板100的差异特征。至于二者相同的特征则不再作详细描述。

晶体管阵列基板200包括共用电极240，且共用电极240也具有多条彼此并列的沟槽S2。不过，不同于前述实施例中的共用电极140，这些沟槽S2与这些信号线120s交错。也就是说，沟槽S2会从其中一个像素区P1延伸至另一个像素区P1，并且通过至少两个像素区P1，如图2A所示。此外，在本实施例中，沟槽S2与狭槽160s二者的走向可相同于信号线120d（即数据线）的走向，但在其他实施例中，沟槽S2与狭槽160s二者的走向也可以相同于信号线120s（即扫描线）的走向。

一些像素电极160可沿着其中一条沟槽S2而呈直线排列，而像素电极160的部分边缘会与其邻近的沟槽S2边缘切齐。详细而言，各条沟槽S2具有第一边缘E21与第二边缘E22，且第二边缘E22位在第一边缘E21的对面。第一边缘E21未被像素电极160遮盖，并沿着与其邻近的像素边缘160e而延伸，而第二边缘E22与像素电极160的像素边缘160e切齐，如图2A及图2B所示。利用第一边缘E11，这些沟槽S2也能提高像素电极160所产生的水平电场的强度，进而提高显示器的液晶效率。

须说明的是，虽然沟槽S2与这些信号线120s交错，且沟槽S2通过至少两个像素区P1，但这些沟槽S2并不会将共用电极240分裂成两个以上的部件。所以，沟槽S2的整体边缘是连续的，而非彼此分离。也就是说，沟槽S2的第一边缘E21与第二边缘E22二者会经由其他边缘而相连。

另外，在图2A所示的实施例中，共用电极240只具有沟槽S2，而不具有前述实施例中的沟槽S1，但在其他实施例中，共用电极240也可以具有两种不同长度的沟槽，即共用电极240不仅具有沟槽S2，而且也可以具有沟槽S1。此外，依据多种不同的产品需求及规格，沟槽S1与S2在数量及排列方式上可以有多种不同的设计。例如，图2A中的其中至少一条沟槽S2可以更换成沟槽S1。或者，共用电极240可具有相同数量的沟槽S1与S2，且这些沟槽S1与S2彼此交错地并列。因此，图1A与图2A所示的这些沟槽S1与S2仅供举例说明，并非限定本发明。

共用电极240可还具有多个开口H1与多条电极条242。详细而言，各个开口H1形成在其中一条信号线120d（即数据线）的正上方，并沿着此信号线120d而延伸。这些开口H1皆没有与任何沟槽S2相连，所以部分共用电极240会形成在其中一个开口H1以及与其相邻的沟槽S2之间，而此部分共用电极240为电极条242，其中部分第一边缘E21会成为电极条242的边缘，而各条电极条242会沿着像素边缘160e而延伸。这些电极条242不会被像素电极160遮盖，且电极条242与像素电极160之间会产生较强的水平电场，从而增加液晶分子能够偏转的幅度。

此外，由于各个开口H1形成在其中一条信号线120d的正上方，因此这些开口H1会缩小共用电极240与信号线120d之间的重叠区域，以削弱在共用电极240与信号线120d之间所造成的电容耦合效应，进而减轻信号线120d内的信号延迟情形。此外，在本实施例中，多个开口H1是沿着信号线120d而排列，但是在其他实施例中，位于同一条信号线120d的正上方的这些信号线120d可以彼此相连，以形成一条狭长沟槽。

另外，依据多种不同的产品需求及规格，图2A中的其中至少一个开口H1可以被共用电极240填满，甚至可以如同图1A所示的实施例，共用电极240也可以全面性地覆盖这些信号线120d。所以图2A所示的这些开口H1仅供举例说明，并非限定本发明。

图3是本发明另一实施例的晶体管阵列基板的布线示意图。请参阅图3，本实施例的晶体管阵列基板300与前述晶体管阵列基板100二者结构相似，功效大致上相同，而二者相同的特征以下不再作详细描述。不过，晶体管阵列基板300与100二者之间仍存有差异，其在于晶体管阵列基板300的像素电极360的外形不同于像素电极160的外形，且晶体管阵列基板300的共用电极340具有形状不同于沟槽S1的沟槽S3。

具体而言，在晶体管阵列基板300中，像素电极360具有多个狭槽360s。狭槽360s的形状为V形，且这些狭槽360s彼此并列，其中同一个像素电极360内的这些狭槽360s的走向彼此相同，如图3所示。在本实施例中，同一个像素电极360的这些狭槽360s可沿着信号线120d而排列，但在其他实施例中，同一个像素电极360的这些狭槽360s也可沿着信号线120s而排列。因此，单一个像素电极360内的这些狭槽360s的排列方向不受图3的披露而被限制。此外，各个像素电极360还具有一对彼此相对的像素边缘360e，而像素边缘360e会沿着与其相邻的狭槽360s而延伸，所以像素边缘360e的形状也为V形，如图3所示。

共用电极340具有多条彼此并列的沟槽S3，而沟槽S3位于其中一条像素边缘360e的正下方。沟槽S3具有第一边缘E31与第二边缘E32，其中第二边缘E32位在第一边缘E31的对面。第一边缘E31是沿着与其邻近的像素边缘360e而延伸，且不被像素电极360遮盖。由于像素边缘360e的形状为V形，所以沿着像素边缘360e而延伸的第一边缘E31的形状也为V形。

在本实施例中，第二边缘E32被像素电极360遮盖，但是在其他实施例中，第二边缘E32也可以与像素电极360的像素边缘360e切齐。此外，在图3所示的实施例中，共用电极340可以与这些信号线120d、120s以及晶体管130重叠，而且共用电极340还可以全面性地覆盖这些信号线120d。如此，当晶体管阵列基板300运作时，共用电极340可作为电磁屏蔽层，以降低信号线120d及120s对像素电极360的干扰。

不过，在其他实施例中，共用电极340也可以具有多个如图2A所示的开口H1与多条电极条242，其中这些开口H1可沿着信号线120d或120s而排列。如此，可缩小共用电极340与信号线120d或120s之间的重叠区域，从而削弱在共用电极340与信号线120d或120s之间所造成的电容耦合效应。此外，上述共用电极340所具有的这些开口H1可彼此相连，以形成一条狭长沟槽。

图4A是本发明一实施例的显示装置的立体示意图，而图4B是图4A中的显示装置的分解示意图。请参阅图4A与图4B，本实施例的显示装置400可以是电脑屏幕（如图4A与图4B所示）或电视机等显示器。或者，显示装置400可以是手持电子设备（portable electronic device）的屏幕，其中此手持电子设备例如是手机、智慧手机、平板电脑、笔记型电脑、数码相机、数字摄影机或掌上型游戏机等。

显示装置400包括组装壳体410、液晶显示面板420、背光模块440及电路板组件430，其中组装壳体410可包括两个壳体组件412与414。利用壳体组件412与414二者的结合，液晶显示面板420、背光模块440以及电路板组件430得以装设在组装壳体410内。液晶显示面板420电性连接电路板组件430。背光模块440与液晶显示面板420相对而设，而且背光模块440可作为液晶显示面板420的背光源。

电路板组件430可以是一种装设（mount）有多个电子元件的软硬电路板（flex-rigid circuit board），并且包括硬式线路板（rigid circuit board）432与可挠式线路板（flexible circuit board）434，其中上述电子元件包括多个被动元件以及多个主动元件，而这些被动元件以及这些主动元件可以构成驱动电路以及供电电路，其中驱动电路能驱动液晶显示面板420显示图像画面，而供电电路能控制外界电能输入至背光模块440与液晶显示面板420。

此外，可挠式线路板434连接于硬式线路板432与液晶显示面板420之间。利用可挠式线路板434，电路板组件430能电性连接液晶显示面板420。另外，电路板组件430也可利用多条导线来电性连接液晶显示面板420，所以电路板组件430不限定仅为软硬电路板。

图4C是图4B中液晶显示面板的剖面示意图。请参阅图4C，液晶显示面板420包括晶体管阵列基板422、对向基板424以及液晶层426，其中液晶层426配置在晶体管阵列基板422与对向基板424之间，而晶体管阵列基板422与对向基板424可经由框胶（图未示出）而彼此结合，其中此框胶会围绕及密封液晶层426。

晶体管阵列基板422可为前述实施例中的晶体管阵列基板100、200或300，而液晶显示面板420可以是边缘电场切换（FFS）显示器或横向电场效应（IPS）专用的面板。因此，液晶层426可以包含水平配向的液晶材料。此外，对向基板424可以是彩色滤光基板（color filter arraysubstrate）。

综上所述，本发明实施例中的共用电极具有多个沟槽，而沟槽位在像素电极的其中一个像素边缘的正下方，并且具有未被像素电极遮盖的部分边缘（例如第一边缘），其中此部分边缘是沿着像素电极的像素边缘而延伸。因此，这些沟槽能提高像素电极所产生的水平电场的强度，以增加液晶分子能够偏转的幅度，从而提高显示器的液晶效率。

以上所述仅为本发明的优选可行实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (10)

1.一种晶体管阵列基板，其特征在于，所述晶体管阵列基板包括：

一基板，具有一表面；

多条信号线，配置在所述表面上，各条所述信号线在所述表面上具有一信号线投影区域；

多个晶体管，配置在所述表面上并电性连接所述信号线；

一绝缘层，配置在所述信号线与所述晶体管上；

多个像素电极，形成在所述绝缘层上并电性连接所述晶体管，各个所述像素电极的外围具有多个彼此相对的像素边缘，各个所述像素电极在所述表面上具有一像素投影区域；以及

一共用电极，配置在所述绝缘层下并具有多个沟槽，所述沟槽的其中之一位于其中一个所述像素边缘的正下方，且所述沟槽具有一第一边缘，所述第一边缘沿着与所述第一边缘邻近的所述像素边缘而延伸并在所述表面上具有一个投影区段，所述投影区段位于与所述投影区段相邻的所述像素投影区域与所述信号线投影区域之间。

2.根据权利要求1所述的晶体管阵列基板，其特征在于，所述投影区段位于与所述投影区段相邻的所述像素投影区域之外。

3.根据权利要求1所述的晶体管阵列基板，其特征在于，所述第一边缘平行于与所述第一边缘邻近的所述像素边缘。

4.根据权利要求1所述的晶体管阵列基板，其特征在于，所述沟槽还具有一第二边缘，所述第二边缘位于所述第一边缘的对面，并和与所述第二边缘邻近的所述像素边缘切齐。

5.根据权利要求1所述的晶体管阵列基板，其特征在于，各个所述像素电极具有多个狭槽，所述狭槽彼此并列并沿着所述像素边缘而延伸，所述狭槽与所述沟槽不重叠。

6.根据权利要求1所述的晶体管阵列基板，其特征在于，所述信号线的其中一部分彼此并列，并且彼此并列的该部分所述信号线与所述沟槽交错。

7.根据权利要求1所述的晶体管阵列基板，其特征在于，所述信号线包括多条数据线与多条扫描线，所述数据线彼此并列，而所述扫描线彼此并列，其中所述数据线与所述扫描线彼此交错。

8.根据权利要求7所述的晶体管阵列基板，其特征在于，所述共用电极还具有多个开口与多个电极条，各个所述开口形成在其中一条所述数据线的正上方，而各个所述电极条形成在其中一个所述开口以及与所述电极条相邻的所述沟槽之间，并沿着所述像素边缘而延伸。

9.根据权利要求7项所述的晶体管阵列基板，其特征在于，所述共用电极与所述数据线重叠。

10.一种显示装置，其特征在于，所述显示装置包括：

一液晶显示面板，包括；

一根据权利要求1所述的晶体管阵列基板；

一对向基板；

一液晶层，配置在所述晶体管阵列基板与所述对向基板之间；以及

一背光模块；以及

一电路板组件，驱动所述液晶显示面板显示一图像画面。