[go: up one dir, main page]

CN104167418B - 一种阵列基板、制造方法及液晶显示面板 - Google Patents

一种阵列基板、制造方法及液晶显示面板 Download PDF

Info

Publication number
CN104167418B
CN104167418B CN201410309051.2A CN201410309051A CN104167418B CN 104167418 B CN104167418 B CN 104167418B CN 201410309051 A CN201410309051 A CN 201410309051A CN 104167418 B CN104167418 B CN 104167418B
Authority
CN
China
Prior art keywords
layer
electrostatic dispersion
film
transparent electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410309051.2A
Other languages
English (en)
Other versions
CN104167418A (zh
Inventor
文亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Xiamen Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201410309051.2A priority Critical patent/CN104167418B/zh
Priority to US14/542,512 priority patent/US9766519B2/en
Publication of CN104167418A publication Critical patent/CN104167418A/zh
Priority to DE102014118443.2A priority patent/DE102014118443A1/de
Priority to US15/677,410 priority patent/US10012879B2/en
Application granted granted Critical
Publication of CN104167418B publication Critical patent/CN104167418B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/911—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using passive elements as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本发明描述了一种阵列基板，包含该阵列基板的液晶显示面板以及阵列基板的制造方法。本发明提供的阵列基板包括：基板，依次设置于所述基板一侧表面上的第一膜层、绝缘层、静电分散层和第二膜层；所述绝缘层和静电分散层具有过孔，所述第二膜层通过所述过孔与所述第一膜层电性连接；所述静电分散层与所述第二膜层的轮廓相同。本发明的阵列基板包含静电分散层，可降低阵列基板制程中基板上静电的积累，降低静电对半导体层的损伤，改善TFT器件的稳定性、均一性，避免了TFT器件被静电击打或者击伤以致电性漂移，消除各种静电Mura，提升了产品良率，提高显示品质。

Description

一种阵列基板、制造方法及液晶显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制造方法。
背景技术
随着显示器制造技术的发展，薄膜场效应晶体管液晶显示器(Thin FilmTransistor-Liquid Crystal Display,TFT-LCD)因其具有体积小、功耗低、分辨率高等优点，在平板显示器市场中占据了主导地位。
TFT-LCD按照其液晶的工作模式，主要包括如下两种：一种是纵电场方式，在该方式中，利用与基板面大致垂直的方向的电场驱动液晶层，对入射到液晶层的光进行调制从而实现显示，该种显示模式主要有扭曲向列(Twisted Nematic，TN)模式、多畴垂直取向(Multi-domain Vertical Alignment，MVA)模式等；另一种是横电场方式，在该方式中，利用与基板面大致平行的方向的电场驱动液晶层，对入射到液晶层的光进行调制从而实现显示，该种显示模式主要有平面转换(In-plane Switching，IPS)型、边缘场转换(FringeField Switching，FFS)型等。
阵列基板是TFT-LCD的主要构成部件之一，现有技术中制备阵列基板的工艺过程一般包括形成TFT器件，根据半导体材料的不同，TFT器件的制造工艺也稍有不同。当采用非晶硅为半导体材料时，一般采用底栅结构TFT，形成TFT器件的步骤为在基板上依次形成栅极、栅极绝缘层、半导体层、源漏极金属层。当采用低温多晶硅为半导体材料时，一般采用顶栅结构TFT，形成TFT器件的步骤为在基板上依次形成半导体层、栅极绝缘层、栅极金属层、内介质层、源漏极金属层。在形成TFT器件后，根据液晶工作模式不同，工艺略有不同。当采用纵电场方式时，通常在形成TFT器件后，在基板上再依次形成层间绝缘层、透明电极层。当采用横电场方式时，通常在形成TFT器件后，在基板上再依次形成钝化层、第一透明电极层、层间绝缘层和第二透明电极层。
不管采用纵电场方式或者横电场方式，通常需要在像素区域或者边缘区域通过在绝缘层上形成过孔以连接绝缘层两侧的导电层，形成过孔的工艺一般包括，在需要过孔的绝缘层上形成光刻胶层，图案化该光刻胶层，以使该光刻胶层具有待形成的过孔的图案，刻蚀绝缘层，以形成具有该过孔的绝缘层，去除剩余的光刻胶层。在阵列基板的制程中，由于摩擦起电、接触分离起电与感应起电等原因，基板上积累了较多的电荷，在绝缘层形成过孔至绝缘层上部导电层形成过程中，绝缘层下部的导电层裸露在外，在光刻胶剥离、清洗等制程中，容易导致静电释放，引起TFT器件被静电击打或者击伤以致电性漂移，从而导致像素电极充电过程比正常情况充电缓慢或者快速，以至于低于或者高于正常像素电位，从而出现明暗Mura(不均)区域。
发明内容
有鉴于此，本发明提供一种阵列基板、包含该阵列基板的液晶显示面板以及阵列基板的制造方法。
本发明提供一种阵列基板，包括：基板，依次设置于所述基板一侧表面上的第一膜层、绝缘层、静电分散层和第二膜层；所述绝缘层和静电分散层具有过孔，所述第二膜层通过所述过孔与所述第一膜层电性连接；所述静电分散层与所述第二膜层的轮廓相同。
本发明还提供了一种液晶显示面板，包括对向基板和阵列基板，以及夹持于所述阵列基板与所述对向基板之间的液晶层，所述阵列基板包括：基板，依次设置于所述基板一侧表面上的第一膜层、绝缘层、静电分散层和第二膜层；所述绝缘层和静电分散层具有过孔，所述第二膜层通过所述过孔与所述第一膜层电性连接；所述静电分散层与所述第二膜层的轮廓相同。
本发明还提供了一种阵列基板的制造方法，包括：提供基板，在所述基板一侧的表面上形成第一膜层；在所述第一膜层上形成绝缘层，所述绝缘层覆盖所述第一膜层以及所述基板；在所述绝缘层上形成静电分散层；在所述绝缘层和所述静电分散层中形成过孔，使所述静电分散层覆盖除所述过孔区域外的所述绝缘层；在所述静电分散层上形成第二膜层，所述第二膜层通过所述过孔与所述第一膜层电性连接；图案化所述第二膜层与所述静电分散层，使所述静电分散层与所述第二膜层轮廓相同。
与现有技术相比，本发明至少具有如下突出的优点之一：
本发明的阵列基板包含静电分散层，可以降低阵列基板制程中基板上静电的积累，降低静电对TFT器件的损伤，改善TFT器件的稳定性、均一性。避免了TFT器件被静电击打或者击伤而导致的电性漂移，消除各种静电Mura。改善了因静电释放而引起的膜层腐蚀等导致的显示不良，提升了产品的品质。降低了与静电分散层直接接触的第二膜层的电阻率，改善显示器信号在第二膜层构成的导线上的延迟衰减的情况，提高显示品质。
附图说明
图1为本发明实施例提供的一种阵列基板的剖视结构示意图；
图2为图1中A区域的放大示意图；
图3为图1中提供的阵列基板的制造流程的剖视结构示意图；
图4为本发明实施例提供的另一种阵列基板的剖视结构示意图；
图5为图4中B区域的放大示意图；
图6为图4中提供的阵列基板的制造流程的剖视结构示意图；
图7为本发明实施例提供的又一种阵列基板的剖视结构示意图；
图8为图7中C区域的放大示意图；
图9为图7中提供的阵列基板的制造流程的剖视结构示意图；
图10为本发明实施例提供的又一种阵列基板的剖视结构示意图；
图11为图10中D区域的放大示意图；
图12为图10中提供的阵列基板的制造流程的剖视结构示意图；
图13为本发明实施例提供的又一种阵列基板的剖视结构示意图；
图14为图13中E区域的放大示意图；
图15为图13中提供的阵列基板的制造流程的剖视结构示意图；
图16为本发明实施例提供的一种液晶显示面板的剖视结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。
需要说明的是，在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
图1为本发明实施例提供的一种阵列基板的剖视结构示意图，Pa为该阵列基板显示区域，Pb为该阵列基板周边区域。
参考图1，该阵列基板包括：基板100，依次设置于该基板100一侧表面上的第一膜层、绝缘层、静电分散层120和第二膜层；绝缘层和静电分散层具有过孔130，第二膜层通过该过孔130与第一膜层电性连接；静电分散层120与第二膜层的轮廓相同。在本实施例中，第一膜层为半导体层103，绝缘层为栅极绝缘层104和内介质层106组成的多层绝缘层，第二膜层为源漏极金属层107。即，在本实施例中，在基板100上，依次形成有半导体层103、栅极绝缘层104、栅极金属层105、内介质层106、静电分散层120和源漏极金属层107；在由栅极绝缘层104合内介质层106组成的多层绝缘层和静电分散层120上具有过孔130，源漏极金属层107通过该过孔130与半导体层103电性连接；静电分散层120与源漏极金属层107的轮廓相同。
更具体地，请继续参考图1，在本实施例中，基板100可以是玻璃基板、石英基板等基于无机材料的衬底基板，也可以是采用有机材料的衬底基板。
在基板100上，为了防止基板100中的金属离子如铝离子、钡离子、钠离子等在热工艺中扩散到半导体层103的有源区，并且降低热传导，一般形成有缓冲层102。缓冲层102通常由氮化硅、氧化硅或者两者的混合材料构成。通常，为了防止背光对半导体有源区的影响，还可以在基板上与半导体有源区相对应的位置形成遮光层(图中未示出)，遮光层通常由一层很薄的金属材料构成。
在缓冲层102上，形成有半导体层103，半导体材料可以为非晶硅、氧化物半导体或者低温多晶硅，由于低温多晶硅电子迁移率高，因此本实施例中采用低温多晶硅作为半导体材料。半导体层103中进一步包含有源区和源漏极连接区(图中未示出)。
在半导体层103上，形成有栅极绝缘层104，栅极绝缘层104通常由氮化硅、氧化硅或者两者的混合材料构成。
在栅极绝缘层104上，形成有栅极金属层105。在显示区域Pa中，栅极金属层105构成TFT器件的栅极，在周边区域Pb中，栅极金属层105可构成周边电路如栅极驱动器等，栅极金属层通常采用钼、钼合金、铝、铝合金材料制成。
在栅极金属层105上，形成有内介质层106，内介质层可以是由氧化硅、氮化硅或者两者的混合材料构成的单层膜，也可以是由氧化硅、氮化硅多层膜层叠而成。
在内介质层106之上，形成有静电分散层120，该静电分散层120的材料为钼、钛、铁、锌、铝、镁中的至少一种或其组合，这一类材料的导电性较好，并且这些材料的氢标准电极比通常用作栅极材料的钼合金更低，在形成静电分散层120后至形成源漏极金属层107前，可以对位于静电分散层120下层的栅极金属层105和半导体层103起到静电保护作用，并且可以起到阴极保护作用，防止下层栅极金属层105的电化学腐蚀。并且该静电分散层120的膜厚d满足5nm<d<500nm，可以在控制成本的同时对静电起到较好的防护作用，并保持较低的电阻率。
在静电分散层120上形成有源漏极金属层107。在显示区域Pa中，源漏极金属层107通过静电分散层120、内介质层106与栅极绝缘层104的过孔130，与半导体层103的源漏极接触区实现电连接；在周边区域Pb中，源漏极金属层107通过静电分散层120、内介质层106的过孔131，与栅极金属层105实现电连接。并且，静电分散层120与源漏极金属层107的轮廓相同，在制备过程中可以在同一道工序中形成静电分散层120与源漏极金属层107的轮廓，不增加工序。
在源漏极金属层107上形成有钝化层108，钝化层108可以是有机钝化层或者无机钝化层的单层膜，也可以是由一层氮化硅或者氧化硅膜与一层有机钝化层膜或者无机钝化层膜组成的多层膜。在本实施例中，在显示区域Pa中在钝化层108之上，还形成有第一透明电极层109、层间绝缘层110、第二透明电极层111，并且第二透明电极层111通过过孔132与源漏极金属层107电连接，作为像素电极，并且第二透明电极层111上可以形成有多个狭缝(图中未示出)。在实际实施过程中，也可以是第一透明电极与源漏极金属层电连接，作为像素电极。在实际实施过程中，还可以是钝化层108上只形成第一透明电极并与源漏极金属层电连接，在与阵列基板相对的对向基板上形成第二透明电极。
更具体地，请参考图2，图2为图1中A区域的放大示意图。结合图1与图2，在内介质层106上依次形成有静电分散层120、源漏极金属层107、钝化层108，并且静电分散层120与内介质层106具有过孔130。该静电分散层120在该过孔130处的倾斜角θ满足0°<θ<90°，优选30°<θ<60°，此时由于静电分散层120存在倾斜角，积累在基板上的静电更容易通过表面漏电等方式在静电分散层120上进行静电释放，对静电保护效果更好。
本实施例的阵列基板包含静电分散层，可以降低阵列基板制程中基板上静电的积累，在显示区域中，可以降低静电对半导体层的损伤，改善TFT器件的稳定性、均一性。避免了TFT器件被静电击打或者击伤以致电性漂移，消除各种静电Mura。在周边区域中，改善了因静电释放而引起的膜层腐蚀等导致的显示不良，提升了产品良率。并且静电分散层与源漏极金属层直接接触，可以降低源漏极金属层的电阻，改善显示器信号在源漏极金属层构成的导线上的延迟衰减的情况，提高显示品质。
图3为图1中提供的阵列基板的制造流程的剖视结构示意图。
参考图3，进行步骤：提供基板，在所述基板一侧的表面上形成第一膜层。
具体地，请参考图3a，该步骤包括：在基板100上形成缓冲层102，在缓冲层102上形成半导体层103并图形化，该半导体层103为本实施例中所述的第一膜层。
本实施例中，采用等离子体增强化学气相沉积法沉积缓冲层102。在实际实施过程中，为了防止背光对半导体的影响，在形成缓冲层102前，还可以在基板100上与半导体有源区相对应的位置形成遮光层(图中未示出)，遮光层通常由一层很薄的金属材料构成，采用物理沉积法如溅射法来制备。
在缓冲层102上形成半导体层103，并图案化。需要说明的是，缓冲层102对于本发明来说并不是必须的，在实际实施过程中，也可在基板100上直接形成半导体层103。半导体材料可以为非晶硅、氧化物半导体或者多晶硅，由于多晶硅电子迁移率高，因此本实施例中采用多晶硅作为半导体材料。
更具体地，本实施例中形成多晶硅半导体层包括以下步骤：在基板100一侧的表面沉积非晶硅材料，对该非晶硅材料进行晶化，将该非晶硅材料转化为多晶硅材料。其中，沉积非晶硅材料通过等离子体增强化学气相沉积进行，沉积厚度为在沉积完成后，加热使其去氢，加热温度500℃。完成去氢后，可对非晶硅材料进行晶化，晶化可以采用准分子激光晶化工艺、固相晶化工艺或快速热退火工艺。由于准分子激光晶化工艺过程中非晶硅薄膜的熔化结晶过程非常短，对衬底的热冲击很小，可以使用不耐高温的廉价玻璃基板，可以降低制造成本，因此在本实施例中，采用准分子激光晶化工艺对非晶硅材料进行晶化。
在完成上述非晶硅材料的晶化后，图案化该多晶硅材料，使多晶硅材料在显示区区域Pa处形成半导体层103，而在周边区域Pb处，在需要保留多晶硅材料的区域如栅极驱动器电路晶体管区域(图中未示出)形成半导体层，其他区域的多晶硅材料均需要刻蚀去除。具体图案化过程包括：在多晶硅材料层上涂布光刻胶层并烘干该光刻胶层；曝光显影，具体包括使用紫外线透过具有预定图案的掩膜板照射光刻胶层，曝光处理后用碱性显影液除去光照部分的光刻胶图案，从而形成预定图案的光刻胶图案；多晶硅材料刻蚀，具体为采用干刻法，使等离子体中的离子基吸附在多晶硅材料表面后，产生挥发性的反应物；光刻胶剥离，即采用剥离液除去剩余的光刻胶。至此，半导体层103形成。在实际操作过程中，在涂布光刻胶、曝光显影、刻蚀、剥离等每一个步骤前后，需要对基板进行清洗干燥过程，以除去基板表面的杂质。
在半导体层形成后，进一步地还包括沟道掺杂，使半导体层103形成有源区和源漏极连接区(图中未示出)。
请继续参考图3，进行步骤：在所述第一膜层上形成绝缘层，所述绝缘层覆盖所述第一膜层以及所述基板。
具体地，请参考图3b～3d，该步骤包括：在半导体层103上形成栅极绝缘层104；在栅极绝缘层104上形成栅极金属层105并使之图案化；在栅极金属层105上形成内介质层106。该栅极绝缘层104和内介质层106为本实施例中所述的绝缘层，栅极绝缘层104和内介质层106覆盖半导体层103以及基板100。
更具体地，如图3b所示，在半导体层103上形成栅极绝缘层104，栅极绝缘层104通过等离子体增强化学气相沉积完成，栅极绝缘层104可以为单层的氧化硅膜或者单层的氮化硅膜，也可以是氧化硅/氮化硅双层结构。如图3b所示，在半导体层103区域，栅极绝缘层104覆盖该半导体层103，在其他区域，栅极绝缘层104覆盖缓冲层102。
如图3c所示，在栅极绝缘层104上形成栅极金属层105并使之图案化。具体包括：采用溅射法在栅极绝缘层105上形成栅极金属层材料；在栅极金属层材料上涂布光刻胶层并烘干该光刻胶层；曝光显影，具体包括使用紫外线透过具有预定图案的掩膜板照射光刻胶层，曝光处理后用碱性显影液除去光照部分的光刻胶图案，从而形成具有预定图案的光刻胶图案；栅极金属材料刻蚀，具体为采用湿刻法，使栅极金属材料与栅极金属材料表面的刻蚀液发生化学反应，随着化学反应的不断进行，逐步消耗掉栅极金属材料物质，直至没有被光刻胶覆盖区域的栅极金属材料被全部消耗；光刻胶剥离，即采用剥离液除去剩余的光刻胶。至此，栅极金属层105形成，在显示区域Pa处，栅极金属层可作为TFT开关元件的栅极、公共电极(图中未示出)等，在周边区域Pb处，栅极金属层105可作为金属走线等。
如图3d所示，在栅极金属层105上形成内介质层106，内介质层106可以为单层的氧化硅膜或者单层的氮化硅膜，也可以是氧化硅/氮化硅双层结构，其形成方法与形成栅极绝缘层104的方法一致，即采用等离子体增强化学气相沉积，具体请参考栅极绝缘层104的形成步骤，在此不再赘述。在栅极金属层105区域，内介质层106覆盖该栅极金属层105，在其他区域，内介质106覆盖栅极绝缘层104。
本实施例所述的绝缘层即为该栅极绝缘层104和内介质层106组成的多层绝缘膜，在半导体层103区域，该绝缘层覆盖该半导体层103，在其他区域，该绝缘层覆盖基板100。
请继续参考图3，进行步骤：在所述绝缘层上形成静电分散层。
如图3e所示，在内介质层106上形成静电分散层120，使静电分散层120整面覆盖基板100。静电分散层110采用物理沉积方法形成，具体采用溅射成膜，通过对靶材的轰击使成膜材料从靶材转移到基板上。该静电分散层120的材料为钼、钛、铁、锌、铝、镁中的至少一种或其组合，这一类材料的导电性较好，并且这些材料的氢标准电极比通常用作栅极材料的钼合金更低，在后续制程中，可以对位于静电分散层120下层的金属层和半导体层起到静电保护作用，并且可以起到阴极保护作用，防止下层金属的电化学腐蚀。本实施例中采用钛金属制备静电分散层120。静电分散层120的成膜厚度d满足5nm<d<500nm，可以在控制成本的同时对静电起到较好的防护作用，并保持较低的电阻率。
请继续参考图3，进行步骤：在所述绝缘层和所述静电分散层中形成过孔，使所述静电分散层覆盖除所述过孔区域外的所述绝缘层。
请参考图3f，在显示区域Pa处，在静电分散层120、内介质层106、栅极绝缘层104中形成过孔130，使静电分散层120覆盖该过孔区域外的内介质层106；在周边区域Pb处，在静电分散层120、内介质层106中形成过孔131，使静电分散层120覆盖除过孔区域外的内介质层106。
具体地，在静电分散层120与绝缘层中形成过孔130、131的步骤包括：在静电分散层120的表面形成光刻胶层；图案化所述光刻胶层，具体包括曝光显影过程，曝光过程为使用紫外线透过具有预定图案的掩膜板照射光刻胶层，显影过程为在曝光处理后用碱性显影液除去光照部分的光刻胶图案，从而形成具有预定图案的光刻胶图案；刻蚀静电分散层120和绝缘层，以形成具有所述过孔的所述静电分散层与所述绝缘层；去除剩余的所述光刻胶层。
更具体地，上述刻蚀静电分散层120和绝缘层的步骤包括：刻蚀静电分散层120，使所述静电分散层120在所述过孔130边缘的倾斜角θ(图中未示出)满足0°<θ<90°，优选30°<θ<60°；刻蚀所述绝缘层。其中刻蚀静电分散层120采用湿刻法，具体刻蚀方法与刻蚀栅极金属层105方法一致，请参考刻蚀栅极金属层105步骤，在此不再赘述。刻蚀绝缘层包括在显示区域Pa处，刻蚀内介质层106与栅极绝缘层104，在周边区域Pb处，刻蚀内介质层106。刻蚀过程采用干刻法，具体过程与刻蚀半导体层103相同，请参考半导体层103的刻蚀步骤，在此不再赘述。
在光刻胶的剥离后，可以进一步进行清洗烘干，以去除基板100表面的杂质。
在过孔130、131形成过程中，以及过孔形130、131成后光刻胶的剥离过程中以及清洗、烘干过程中，以及基板的运输过程中，基板容易受到静电影响。静电的来源主要来自以下三个方面：摩擦起电，包括运输过程中与空气摩擦、玻璃基板与毛刷摩擦、玻璃基板与基台的摩擦、清洗过程中纯水的冲刷摩擦、风刀的空气摩擦等；接触分离起电，包括玻璃基板与基台接触后分离、等离子体轰击、离子轰击、药液接触等；感应起电比如接近带电的物体感应出静电。当静电积累到一定程度后，容易引起静电的释放。由于在整个过孔的形成过程中，基板表面一直覆盖有静电分散层120，累积在半导体层103与栅极金属层105上的静电可以通过空气大电阻等途径经过表面漏电释放到静电分散层120表面，不会对半导体层103以及栅极金属层105造成静电损伤。并且，由于钛金属的氢标准电极比通常用作栅极材料的钼合金更低，在形成过孔的过程中，可以对位于静电分散层120下层的栅极金属层105起到起到阴极保护作用，防止下层金属的电化学腐蚀。
请继续参考图3，进行步骤：在所述静电分散层上形成第二膜层，所述第二膜层通过所述过孔与所述第一膜层电性连接。
请参考图3g，在静电分散层120上形成源漏极金属层107，使源漏极金属层107整面覆盖基板100。在显示区域Pa中，该源漏极金属层107通过前述步骤中形成的过孔130与半导体层103电性连接；在周边区域Pb中，源漏极金属层107通过前述步骤中形成的过孔131与栅极金属层103电连接。本实施例中所述的第二膜层即为该源漏极金属层107。源漏极电极层107采用物理沉积方法形成，具体采用溅射成膜，通过对靶材的轰击使成膜材料从靶材转移到基板上。
请继续参考图3，进行步骤：图案化所述第二膜层与所述静电分散层，使所述静电分散层与所述第二膜层轮廓相同。
请参考图3h，图案化该源漏极金属层107与静电分散层120，使该静电分散层120与该源漏极金属层107轮廓相同。
具体包括以下步骤：在第二膜层即源漏极金属层107的表面形成光刻胶层；图案化该光刻胶层，具体包括曝光与显影，曝光显影过程与前述步骤中光刻胶的曝光显影过程相同，在此不再赘述；刻蚀第二膜层即源漏极金属层107与静电分散层120以使该静电分散层120与源漏极金属层轮廓相同；去除剩余的所述光刻胶层。由于源漏极金属层107与静电分散层120均为金属材料层，所以源漏极金属层107与静电分散层120的刻蚀过程可以一步进行，采用湿刻法，使源漏极金属层107与静电分散层120未被光刻胶覆盖区域的材料与材料表面的刻蚀液发生化学反应，随着化学反应的不断进行，逐步消耗掉金属材料物质，直至没有被光刻胶覆盖区域的源漏极金属材料与静电分散层材料被全部消耗，使得源漏极金属层107与静电分散层120具有相同的轮廓。
静电分散层120与源漏极金属层107直接接触，可以降低源漏极金属层107的电阻，改善显示器信号在源漏极金属层构成的导线上的延迟衰减的情况，提高显示品质
进一步地，请参考图3i，在图案化源漏极金属层107与静电分散层120后，可以在源漏极金属层107上形成钝化层108，钝化层108可以是有机钝化层或者无机钝化层的单层膜，也可以是由一层氮化硅/氧化硅膜与有机钝化层膜/无机钝化层膜组成的多层膜。在形成钝化层108后，进一步形成第一透明电极层109、层间绝缘层110、第二透明电极层111，并且第二透明电极层111通过过孔132与源漏极金属层107电连接，作为像素电极，并且可以进一步在第二透明电极层111上形成多个狭缝(图中未示出)。在实际实施过程中，也可以是第一透明电极与源漏极金属层通过过孔电连接，作为像素电极，还可以是钝化层108上只形成第一透明电极并与源漏极金属层电连接，在与阵列基板相对的基板上形成第二透明电极。
本实施例的阵列基板的制造方法，在制造过程中形成静电分散层，降低阵列基板制程中基板上静电的积累，可以降低静电对半导体层的损伤，改善TFT器件的稳定性、均一性。避免了TFT器件被静电击打或者击伤以致电性漂移，消除各种静电Mura。，并可以改善因静电释放而引起的膜层腐蚀等导致的显示不良，提升了产品良率。并且静电分散层与源漏极金属层直接接触，可以降低源漏极金属层的电阻，改善显示器信号在源漏极金属层构成的导线上的延迟衰减的情况，提高显示品质。并且，在静电分散层的图案化过程中，与源漏极金属层采用同一张掩膜板，不增加制造工序。
图4为本发明实施例提供的另一种阵列基板的剖视结构示意图，其中Pa为该阵列基板显示区域，Pb为该阵列基板周边区域。
参考图4，该阵列基板包括：基板200，依次设置于该基板200一侧表面上的第一膜层、绝缘层、静电分散层220和第二膜层；绝缘层和静电分散层具有过孔，第二膜层通过该过孔与第一膜层电性连接；静电分散层220与该第二膜层的轮廓相同。在本实施例中，第一膜层为栅极金属层205，绝缘层为栅极绝缘层204，第二膜层为源漏极金属层207。即，在本实施例中，在基板200上，依次形成有栅极金属层205、栅极绝缘层204、静电分散层220和源漏极金属层207；在栅极绝缘层204和静电分散层220上具有过孔230，源漏极金属层207通过该过孔230与栅极金属层205电连接；静电分散层220与源漏极金属层207的轮廓相同。
在本实施例中，基板200可以是玻璃基板、石英基板等基于无机材料的衬底基板，也可以是采用有机材料的衬底基板。
在基板200上，形成有栅极金属层205。在显示区域Pa中，栅极金属层205构成TFT器件的栅极以及公共电极走线(图中未示出)，在周边区域Pb中，栅极金属层205可构成周边电路如栅极驱动器等，栅极金属层205通常采用钼、钼合金、铝、铝合金材料制成。
在栅极金属层205上，形成有栅极绝缘层204，栅极绝缘层204通常由氮化硅、氧化硅或者两者的混合材料构成。该栅极绝缘层204覆盖栅极金属层205与基板200。
在栅极绝缘层204上，形成有半导体层203与第一透明电极层209。其中，半导体层203的半导体材料可以为非晶硅、氧化物半导体或者多晶硅，由于非晶硅简单易得，在本实施例中，采用非晶硅作为半导体材料，半导体层形成在TFT器件区域，并且与栅极金属层205构成的栅极相对。第一透明电极层209形成在像素开口区域。栅极绝缘层204被半导体层203以及第一透明电极层209部分覆盖。
在半导体层203、第一透明电极层209及栅极绝缘层204之上，形成有静电分散层220，在显示区域Pa中，静电分散层220部分覆盖半导体层203、第一透明电极层209及栅极绝缘层204，在周边区域Pb中，静电分散层220部分覆盖栅极绝缘层204。该静电分散层220的材料为钼、钛、铁、锌、铝、镁中的至少一种或其组合，这一类材料的导电性较好，并且这些材料的氢标准电极比通常用作栅极材料的钼合金更低，在形成静电分散层220后至形成源漏极金属层207前，可以对位于周边区域Pb中静电分散层220下层的栅极金属金属205起到静电保护作用，并且可以起到阴极保护作用，防止栅极金属层205的电化学腐蚀。并且该静电分散层220的膜厚d满足5nm<d<500nm，可以在控制成本的同时对静电起到较好的防护作用，并保持较低的电阻率。
在静电分散层220上形成有源漏极金属层207。在显示区域Pa中，源漏极金属层207通过静电分散层220与半导体层203和第一透明电极层209实现电连接；在周边区域Pb中，源漏极金属层207通过静电分散层220、栅极绝缘层204的过孔230，与栅极金属层205实现电连接。并且，静电分散层220与源漏极金属层207的轮廓相同，在制备过程中可以在同一道工序中形成静电分散层220与源漏极金属层207的轮廓，不增加工序。
在源漏极金属层207上形成有钝化层208，钝化层208可以是有机钝化层或者无机钝化层的单层膜，也可以是由氮化硅或氧化硅膜与有机钝化层膜或钝化层膜组成的多层膜。在本实施例中，在显示区域Pa中在钝化层208之上，还形成有第二透明电极层211，并且第二透明电极层211上可以形成有多个狭缝(图中未示出)。
在本实施例中，第一透明电极209形成在钝化层208下层，通过静电分散层220与源漏极金属层207实现电连接，在实际实施过程中，第一透明电极层可以形成在第二透明电极层上层，并且在第一透明电极层与第二透明电极层之间进一步形成层间绝缘层以使得第一透明电极层与第二透明电极层相互绝缘，并且第一透明电极层或者第二透明电极层通过过孔与源漏极金属层实现电连接。还可以不在阵列基板上形成第一透明电极层，仅在钝化层108上形成第二透明电极并通过过孔与源漏极金属层电连接，而在与阵列基板相对的对向基板上形成第一透明电极层。
更具体地，请参考图5，图5为图4中B区域的放大示意图。结合图4与图5，在栅极绝缘层204上依次形成有静电分散层220、源漏极金属层207、钝化层208，并且静电分散层220与栅极绝缘层204具有过孔230。该静电分散层220在该过孔的倾斜角θ满足0°<θ<90°，优选30°<θ<60°，此时由于静电分散层存在倾斜角，积累在基板上的静电更容易通过表面漏电等方式在静电分散层220上进行静电释放，对静电保护效果更好。
本实施例的阵列基板包含静电分散层，可以降低阵列基板制程中基板上静电的积累，在周边区域中，改善了因静电释放而引起的膜层腐蚀等导致的显示不良，提升了产品良率。并且静电分散层与源漏极金属层直接接触，可以降低源漏极金属层的电阻，改善显示器信号在源漏极金属层构成的导线上的延迟衰减的情况，提高显示品质。
图6为图4中提供的阵列基板的制造流程的剖视结构示意图。
参考图6，进行步骤：提供基板，在所述基板一侧的表面上形成第一膜层。
具体地，请参考图6a，该步骤包括：提供基板200，在基板200上形成栅极金属层205并使之图形化，该栅极金属层205为本实施例中所述的第一膜层。
形成栅极金属层205并使之图案化，具体包括如下步骤：采用物理沉积方法形成栅极金属材料层，具体采用溅射成膜，通过对靶材的轰击使成膜材料从靶材转移到基板上；在栅极金属材料层上涂布光刻胶层并烘干该光刻胶层；曝光、显影，具体包括使用紫外线透过具有预定图案的掩膜板照射光刻胶层，曝光处理后用碱性显影液除去光照部分的光刻胶图案，从而形成预定图案的光刻胶图案；栅极金属材料刻蚀，具体为采用湿刻法，使栅极金属材料与栅极金属材料表面的刻蚀液发生化学反应，随着化学反应的不断进行，逐步消耗掉栅极金属材料物质，直至未被光刻胶覆盖区域的栅极金属材料被全部消耗；光刻胶剥离，即采用剥离液除去剩余的光刻胶。至此，栅极金属层205形成，在显示区域Pa处，栅极金属层可作为TFT开关元件的栅极、公共电极(图中未示出)等，在周边区域Pb处，栅极金属层205可作为金属走线等。
请继续参考图6，进行步骤：在所述第一膜层上形成绝缘层，所述绝缘层覆盖所述第一膜层以及所述基板。
具体地，请参考图6b，该步骤包括：在栅极金属层205上形成栅极绝缘层204，该栅极绝缘层覆盖该栅极金属层205及基板200，该栅极绝缘层204为本实施例中所述的绝缘层。
更具体地，栅极绝缘层204通过等离子体增强化学气相沉积完成，栅极绝缘层204可以为单层的氧化硅膜或者单层的氮化硅膜，也可以是氧化硅/氮化硅多层结构。如图6b所述，在栅极金属层205区域，栅极绝缘层204覆盖该栅极金属层205，在其他区域，栅极绝缘层204覆盖基板200。
请继续参考图6，进行步骤：在所述绝缘层上形成静电分散层。
如图6c所所示，在栅极绝缘层204上形成静电分散层220前，在栅极绝缘层204上形成半导体层203与第一透明电极层209。需要说明的是，本实施例中半导体层203可以形成在第一透明电极层209之前，也可以形成在第一透明电极层209之后。
更具体地，上述在栅极绝缘层204上形成半导体层203具体包括：在基板200一侧的表面沉积非晶硅材料，并图案化所述非晶硅材料。其中，沉积非晶硅材料采用等离子体增强化学气相沉积法。完成非晶硅材料沉积后，图案化所述非晶硅材料，使非晶硅材料在显示区域Pa处形成半导体层203，而在周边区域Pb处，在需要保留非晶硅材料的区域如栅极驱动器电路晶体管区域(图中未示出)形成半导体层，其他区域的非晶硅材料均需要刻蚀去除。具体图案化过程包括：在非晶硅材料层上涂布光刻胶层并烘干该光刻胶层；曝光显影，具体包括使用紫外线透过具有预定图案的掩膜板照射光刻胶层，曝光处理后用碱性显影液除去光照部分的光刻胶图案，从而形成具有预定图案的光刻胶图案；非晶硅材料刻蚀，具体为采用干刻法，使等离子体中的离子基吸附在非晶硅材料表面后，产生挥发性的反应物；光刻胶剥离，即采用剥离液除去剩余的光刻胶。至此，半导体层203形成。在实际操作过程中，在涂布光刻胶、曝光显影、刻蚀、剥离等每一个步骤前后，需要对基板进行清洗干燥过程，以除去基板表面的杂质。
第一透明电极209的形成与图案化与栅极金属层205的形成过程相同，在此不再赘述，不同之处仅在于第一透明电极层209所采用的靶材为氧化铟锡或氧化铟锡等氧化物透明导电材料。
在完成上述步骤后，在栅极绝缘层204及半导体层203、第一透明电极层209上形成静电分散层220，使静电分散层220整面覆盖基板200。静电分散层220采用物理沉积方法形成，具体采用溅射成膜，通过对靶材的轰击使成膜材料从靶材转移到基板上。该静电分散层220的材料为钼、钛、铁、锌、铝、镁中的至少一种或其组合，这一类材料的导电性较好，并且这些材料的氢标准电极比通常用作栅极材料的钼合金更低，在后续制程中，可以对位于静电分散层220下层的栅极金属层205起到静电保护作用，并且可以起到阴极保护作用，防止下层栅极金属层205的电化学腐蚀。本实施例中采用钛金属制备静电分散层220。静电分散层220的成膜厚度d满足5nm<d<500nm，可以在控制成本的同时对静电起到较好的防护作用，并保持较低的电阻率。
请继续参考图6，进行步骤：在所述绝缘层和所述静电分散层中形成过孔，使所述静电分散层覆盖除所述过孔区域外的所述绝缘层。
请参考图6d，在周边区域Pb处，在静电分散层220、栅极绝缘层204中形成过孔230，使静电分散层220覆盖除过孔230区域外的栅极绝缘层204；在显示区域Pa中，不形成过孔。
具体地，在静电分散层220与栅极绝缘层204中形成过孔230的步骤包括：在静电分散层220的表面形成光刻胶层；图案化所述光刻胶层，具体包括曝光、显影过程，曝光过程为使用紫外线透过具有预定图案的掩膜板照射光刻胶层，显影过程为在曝光处理后用碱性显影液除去光照部分的光刻胶图案，从而形成预定图案的光刻胶图案；刻蚀静电分散层220和栅极绝缘层204，以形成具有所述过孔的静电分散层220与栅极绝缘层204；去除剩余的光刻胶层。
更具体地，上述刻蚀静电分散层220和栅极绝缘层204的步骤包括：刻蚀静电分散层220，使所述静电分散层220在所述过孔边缘的倾斜角θ(图中未示出)满足0°<θ<90°，优选30°<θ<60°；刻蚀栅极绝缘层204。其中刻蚀静电分散层220采用湿刻法，具体刻蚀方法与刻蚀栅极金属层205方法一致，请参考刻蚀栅极金属层205步骤，在此不再赘述。刻蚀栅极绝缘层204采用干刻法，具体过程与刻蚀半导体层203相同，请参考半导体层203的刻蚀步骤，在此不再赘述。
在光刻胶的剥离后，可以进一步进行清洗烘干，以去除基板200表面的杂质。
在过孔230形成过程中，以及过孔形成后光刻胶的剥离过程中以及清洗、烘干过程中，以及基板的运输过程中，基板容易受到静电影响。静电的来源主要来自以下三个方面：摩擦起电，包括运输过程中与空气摩擦、玻璃基板与毛刷摩擦、玻璃基板与基台的摩擦、清洗过程中纯水的冲刷摩擦、风刀的空气摩擦等；接触分离起电，包括玻璃基板与基台接触后分离、等离子体轰击、离子轰击、药液接触等；感应起电如接近带电的物体感应出静电。当静电积累到一定程度后，容易引起静电的释放。由于在整个过孔230的形成过程中，基板表面一直覆盖有静电分散层220，累积在栅极金属层205上的静电可以通过空气大电阻等途径经过表面漏电释放到静电分散层220表面，不会对栅极金属层205造成静电损伤。并且，由于钛金属的氢标准电极比通常用作栅极材料的钼合金更低，在形成过孔的过程中，可以对位于静电分散层220下层的栅极金属层205起到阴极保护作用，防止下层金属的电化学腐蚀。
请继续参考图6，进行步骤：在所述静电分散层上形成第二膜层，所述第二膜层通过所述过孔与所述第一膜层电性连接。
请参考图6e，在静电分散层220上形成源漏极金属层207，使源漏极金属层整面覆盖基板200。在显示区域Pa中，该源漏极金属层207通过静电分散层220与半导体层203电性连接；在周边区域Pb中，该源漏极金属层207通过前述步骤中形成的过孔230与栅极金属层203电连接。本实施例中所述的第二膜层即为该源漏极金属层207。源漏极金属层207采用物理沉积法形成，具体采用溅射成膜，通过对靶材的轰击使成膜材料从靶材转移到基板上。
请继续参考图6，进行步骤：图案化所述第二膜层与所述静电分散层，使所述静电分散层与所述第二膜层轮廓相同。
请参考图6f，图案化该源漏极金属层207与静电分散层220，使该静电分散层220与该源漏极金属层207轮廓相同。
具体包括以下步骤：在第二膜层即源漏极金属层207的表面形成光刻胶层；图案化所述光刻胶层，具体包括曝光与显影，曝光显影过程与前述步骤中光刻胶的曝光显影过程相同，在此不再赘述；刻蚀第二膜层即源漏极金属层207与静电分散层220以使该静电分散层220与源漏极金属层207轮廓相同；去除剩余的所述光刻胶层。由于源漏极金属层207与静电分散层220均为金属材料层，所以源漏极金属层207与静电分散层220的刻蚀过程可以一步进行，采用湿刻法，使源漏极金属层207与静电分散层220未被光刻胶覆盖区域的材料与材料表面的刻蚀液发生化学反应，随着化学反应的不断进行，逐步消耗掉金属材料物质，直至未被光刻胶覆盖区域的源漏极金属材料与静电分散层材料被全部消耗，使得源漏极金属层207与静电分散层220具有相同的轮廓。
静电分散层220与源漏极金属层207直接接触，可以降低源漏极金属层207的电阻，改善显示器信号在源漏极金属层构成的导线上的延迟衰减的情况，提高显示品质。
进一步地，请参考图6g，在图案化源漏极金属层207与静电分散层220后，在源漏极金属层207上形成钝化层208，钝化层208可以是有机钝化层或者无机钝化层的单层膜，也可以是由氮化硅/氧化硅膜与有机钝化层膜/无机钝化层膜组成的多层膜。在形成钝化层208后，进一步形成第二透明电极层211作为公共电极，并且进一步在第二透明电极层211上可以形成多个狭缝(图中未示出)。第二透明电极层211的形成方法与前述第一透明电极层209的形成方法相同，在此不再赘述。
本实施例的阵列基板的制造方法，在制造过程中形成静电分散层，降低阵列基板制程中基板上静电的积累，改善了因静电释放而引起的膜层腐蚀等导致的显示不良，提升了产品良率。并且静电分散层与源漏极金属层直接接触，可以降低源漏极金属层的电阻，改善显示器信号在源漏极金属层构成的导线上的延迟衰减的情况，提高显示品质。并且，在静电分散层的图案化过程中，与源漏极金属层采用同一张掩膜板，不增加制造工序。
图7为本发明实施例提供的又一种阵列基板的剖视结构示意图，Pa为该阵列基板显示区，Pb为该阵列基板周边区域。
参考图7，该阵列基板包括：基板300，依次设置于该基板300一侧表面上的第一膜层、绝缘层、静电分散层320和第二膜层；绝缘层和静电分散层具有过孔，第二膜层通过该过孔与第一膜层电性连接；静电分散层320与所述第二膜层的轮廓相同。在本实施例中，第一膜层为源漏极金属层307，绝缘层为钝化层308，第二膜层为第一透明电极层309。即，在本实施例中，在基板300上，依次形成有源漏极金属层307、钝化层308、静电分散层320和第一透明电极层309；在钝化层308和静电分散层320上具有过孔332，第一透明电极层309通过该过孔332与源漏极金属层307电性连接；静电分散层320与第一透明电极层309的轮廓相同。
更具体地，请继续参考图7，本实施例中所述的阵列基板中，进一步包括基板300、缓冲层302、半导体层303、栅极绝缘层304、栅极金属层305、内介质层层306。
在本实施例中，基板300可以是玻璃基板、石英基板等基于无机材料的衬底基板，也可以是采用有机材料的衬底基板。
在基板300上，为了防止基板300中的金属离子如铝离子、钡离子、钠离子等在热工艺中扩散到半导体层303的有源区，并且为了降低热传导等，一般形成有缓冲层302。缓冲层302通常由氮化硅、氧化硅或者两者的混合材料构成。通常，为了防止背光对半导体的影响，还可以在基板上与半导体有源区相对应的位置形成遮光层(图中未示出)，遮光层通常由一层很薄的金属材料构成。
在缓冲层302上，形成有半导体层303，半导体材料可以为非晶硅、氧化物半导体或者多晶硅，由于多晶硅电子迁移率高，因此本实施例中采用多晶硅作为半导体材料。半导体层303中进一步包含有源区和源漏极连接区(图中未示出)。
在半导体层303上，形成有栅极绝缘层304，栅极绝缘层304通常由氮化硅、氧化硅或者两者的混合材料构成。
在栅极绝缘层304上，形成有栅极金属层305。在显示区域Pa中，栅极金属层305构成TFT器件的栅极、公共电极(图中未示出)等，在周边区域Pb中，栅极金属层305可构成周边电路如栅极驱动器等，栅极金属层通常采用钼、钼合金、铝、铝合金材料制成。
在栅极金属层305上，形成有内介质层306，内介质层306可以是由氧化硅、氮化硅或者两者的混合材料构成的单层膜，也可以是由氧化硅、氮化硅多层膜层叠而成。
在内介质层306上，形成有源漏极金属层307，即本实施例所述的第一膜层。在显示区域Pa中，源漏极金属307通过内介质层306中的过孔和栅极绝缘层304中的过孔330与半导体层303电连接；在周边区域Pb中，源漏极金属层307通过内介质层306的过孔331与栅极金属层305电连接。
需要说明的是，在本实施例中，是以顶栅结构的TFT器件作为说明，在实际实施过程中，也可以是底栅结构的TFT器件，即在基板上，依次形成有栅极、栅极绝缘层、半导体层以及源漏极金属层。
请继续参考图7，在源漏极金属层307上形成有钝化层308，钝化层308可以是有机钝化层或者无机钝化层的单层膜，也可以是由氮化硅/氧化硅膜和有机钝化层膜/无机钝化层膜组成的多层膜。
在钝化层308之上，形成有静电分散层320，该静电分散层320的材料为氧化铟锡或氧化铟锌，这一类材料的导电性较好，并且不影响透过率。在形成静电分散层320后至形成第一透明电极层309前，该静电分散层320可以对位于静电分散层320下层的金属层和半导体层起到静电保护作用。并且该静电分散层320的膜厚d满足5nm<d<500nm，可以在控制成本的同时对静电起到较好的防护作用，并保持较低的电阻率。
在静电分散层320上形成有第一透明电极层309。在显示区域Pa中，第一透明电极309通过钝化层308和静电分散层320的过孔332与源漏极金属层307实现电连接。并且，静电分散层320与第一透明电极层309的轮廓相同，在制备过程中可以在同一道工序中形成静电分散层320与第一透明电极层309的轮廓，不增加工序。
在第一透明电极层上，可以进一步形成层间绝缘层310与第二透明电极层311，层间绝缘层310由硅的氧化物、硅的氮化物、硅的氮氧化物中的一种或两种构成，优选材质为氮化硅。第二透明电极层311由氧化铟锡或者氧化铟锡构成。且第二透明电极层311上形成有多条狭缝(图中未示出)。
需要说明的是，本实施例是以横电场模式驱动液晶的显示面板为例说明的，并且以第一透明电极层309作为像素电极，在实际实施过程中，可以是第一透明电极层包含与连接部与电极部，并且第二透明电极层通过过孔与连接部电连接实现与源漏极金属层的电连接来作为像素电极。在实际实施过程中，还可以是在阵列基板上仅形成第一透明电极层，经图案化构造使其成为互相绝缘的两部分分别作为像素电极与公共电极，或者仅在阵列基板上形成第一透明电极层，而在与阵列基板对置的基板上形成第二透明电极层。
更具体地，请参考图8，图8为图7中C区域的放大示意图。结合图7与图8，在钝化层308上依次形成有静电分散层320、第一透明电极层309、层间绝缘层310，并且静电分散层320与钝化层308具有过孔332。该静电分散层320在该过孔332处的倾斜角倾斜角θ满足0°<θ<90°，优选30°<θ<60°，此时由于静电分散层存在倾斜角，积累在基板上的静电更容易通过表面漏电等方式在静电分散层320上进行静电释放，对静电保护效果更好。
本实施例的阵列基板包含静电分散层，可以降低阵列基板制程中基板上静电的积累，在显示区域中，源漏极金属层与半导体层电连接，半导体层以及源漏极金属层上积累的电荷可以通过表面漏电至静电分散层得到释放，可以降低静电对半导体层的损伤，改善TFT器件的稳定性、均一性。避免了TFT器件被静电击打或者击伤以致电性漂移，消除各种静电Mura。并且静电分散层与第一透明电极直接接触，可以降低第一透明电极层的电阻，提高显示品质。
图9为图7中提供的阵列基板的制造流程的剖视结构示意图。
参考图9，进行步骤：提供基板，在所述基板一侧的表面上形成第一膜层。
具体地，请参考图9a，该步骤包括：在基板300上形成源漏极金属层307并使之图案化，该源漏极金属层307为本实施例中所述的第一膜层。
更具体地，形成源漏极金属层307并使之图案化包括以下步骤：提供基板300；在基板300上形成缓冲层302；在缓冲层302上形成半导体层303并图案化；在半导体层303上形成栅极绝缘层304；在栅极绝缘层304上形成栅极金属层305并图案化；在栅极金属层305上形成内介质层306并过孔；在内介质层306上形成源漏极金属层307并图案化。
提供基板300，本实施例中，基板300可以是玻璃基板、石英基板等基于无机材料的衬底基板，也可以是采用有机材料的衬底基板。
在基板300上形成缓冲层302。缓冲层302可防止基板300中的金属离子如铝离子、钡离子、钠离子等在热工艺中扩散到半导体层303的有源区，并且可以降低热传导。缓冲层302由氮化硅、氧化硅或者两者的混合材料构成。本实施例中，采用等离子体增强化学气相沉积法沉积缓冲层302。在实际实施过程中，为了防止背光对半导体的影响，在形成缓冲层302前，还可以在基板300上与半导体层有源区相对应的位置形成遮光层(图中未示出)，遮光层通常由一层很薄的金属材料构成，采用物理沉积法如溅射来制备。
在缓冲层302上形成半导体层303，并图案化。半导体材料可以为非晶硅、氧化物半导体或者多晶硅，由于多晶硅电子迁移率高，因此本实施例中采用低温硅作为半导体材料。
更具体地，本实施例中形成多晶硅半导体层303包括以下步骤：在基板300一侧的表面沉积非晶硅材料，对该非晶硅材料进行晶化，将该非晶硅材料转化为多晶硅材料。其中，沉积非晶硅材料通过等离子体增强化学气相沉积进行，沉积厚度为在沉积完成后，加热使其去氢，加热温度500℃。完成去氢后，可对非晶硅材料进行晶化，晶化可以采用准分子激光晶化工艺、固相晶化工艺或快速热退火工艺。由于准分子激光晶化工艺过程中非晶硅薄膜的熔化结晶过程非常短，对衬底的热冲击很小，可以使用不耐高温的廉价玻璃基板，可以降低制造成本，因此在本实施例中，采用准分子激光晶化工艺对非晶硅材料进行晶化。
在完成上述非晶硅材料的晶化后，图案化所述多晶硅材料，使多晶硅材料在显示区域Pa处形成半导体层303，而在周边区域Pb处，在需要保留多晶硅材料的区域如栅极驱动器晶体管区域(图中未示出)形成半导体层，其他区域的多晶硅材料均需要刻蚀去除。具体图案化过程包括：在多晶硅材料层上涂布光刻胶层并烘干该光刻胶层；曝光、显影，具体包括使用紫外线透过具有预定图案的掩膜板照射光刻胶层，曝光处理后用碱性显影液除去光照部分的光刻胶图案，从而形成具有预定图案的光刻胶图案；多晶硅材料刻蚀，具体为采用干刻法，使等离子体中的离子基吸附在多晶硅材料表面后，产生挥发性的反应物；光刻胶剥离，即采用剥离液除去剩余的光刻胶。至此，半导体层303形成。在实际操作过程中，在涂布光刻胶、曝光显影、刻蚀、剥离等每一个步骤前后，需要对基板进行清洗干燥过程，以除去表面的杂质。
在半导体层303形成后，进一步进行沟道掺杂，使半导体层303形成有源区和源漏极连接区(图中未示出)。
在半导体层303上形成栅极绝缘层304。栅极绝缘层304通过等离子体增强化学气相沉积完成，栅极绝缘层304可以为单层的氧化硅膜或者单层的氮化硅膜，也可以是氧化硅/氮化硅多层结构。在半导体层303区域，栅极绝缘层304覆盖该半导体层303，在其他区域，栅极绝缘层304覆盖缓冲层302。
在栅极绝缘层304上形成栅极金属层305并图案化。具体包括：采用溅射法在栅极绝缘层305上形成栅极金属材料层；在栅极金属材料层上涂布光刻胶层并烘干该光刻胶层；曝光显影，具体包括使用紫外线透过具有预定图案的掩膜板照射光刻胶层，曝光处理后用碱性显影液除去光照部分的光刻胶图案，从而形成预定图案的光刻胶图案；栅极金属材料刻蚀，具体为采用湿刻法，使栅极金属材料与栅极金属材料表面的刻蚀液发生化学反应，随着化学反应的不断进行，逐步消耗掉栅极金属材料物质，直至没有被光刻胶覆盖区域的栅极金属材料被全部消耗；光刻胶剥离，即采用剥离液除去剩余的光刻胶。至此，栅极金属层305形成，在显示区域Pa处，栅极金属层可作为TFT开关元件的栅极、公共电极(图中未示出)等，在周边区域Pb处，栅极金属层305可作为金属走线等。
在栅极金属层305上形成内介质层306并过孔，在显示区域Pa中，形成过孔330，在周边区域Pb中形成过孔331。内介质层306可以为单层的氧化硅膜或者单层的氮化硅膜，也可以是氧化硅/氮化硅双层结构，其形成方法与形成栅极绝缘层304的方法一致，即采用等离子体增强化学气相沉积，具体请参考栅极绝缘层304的形成步骤，在此不再赘述。在内介质层306上过孔包括：在内介质层306的表面形成光刻胶层；图案化所述光刻胶层，具体包括曝光、显影过程，曝光过程为使用紫外线透过具有过孔图案的掩膜板照射光刻胶层，显影过程为在曝光处理后用碱性显影液除去光照部分的光刻胶图案，从而形成过孔图案的光刻胶图案；刻蚀内介质层306，以形成具有过孔的内介质层306；去除剩余的所述光刻胶层。
在内介质层306上形成源漏极金属层307并图案化。在内介质层306上沉积源漏极金属层材料，使源漏极电极层307整面覆盖基板300。源漏极电金属层307采用物理沉积方法形成，具体采用溅射成膜，通过对靶材的轰击使成膜材料从靶材转移到基板上。在显示区域Pa中，该源漏极金属层307通过前述步骤中形成的过孔330与半导体层303电性连接；在周边区域Pb中，该源漏极金属层307通过前述步骤中形成的过孔331与栅极金属层305电连接。图案化源漏极金属层307的具体步骤与图案化栅极金属层305具体步骤相同，在此不再赘述。
请继续参考图9，进行步骤：在所述第一膜层上形成绝缘层，所述绝缘层覆盖所述第一膜层以及所述基板。
具体地，请参考图9b，该步骤包括，在源漏极金属层307上形成钝化层308，该钝化层308覆盖源漏极金属层307及基板300，该钝化层308即本实施例所述的绝缘层。
钝化层308可以是有机钝化层或者无机钝化层的单层膜，也可以是由氮化硅/氧化硅膜与有机钝化层膜/无机钝化层膜组成的多层膜。采用等离子体增强化学气相沉积形成钝化层308。
请继续参考图9，进行步骤：在所述绝缘层上形成静电分散层。
请参考图9c，该步骤包括，在钝化层308上形成静电分散层320，使静电分散层320整面地覆盖基板300。静电分散层320采用物理沉积法形成，具体采用溅射成膜，通过对靶材的轰击使成膜材料从靶材转移到基板上。该静电分散层320的材料为氧化铟锡或氧化铟锌，这一类材料的导电性较好，并且不影响透过率。在后续制程中，该静电分散层320可以对位于静电分散层320下层的源漏极金属层307和半导体层303起到静电保护作用。本实施例中采用氧化铟锡制备静电分散层320。静电分散层320的成膜厚度d满足5nm<d<500nm，可以在控制成本的同时对静电起到较好的防护作用，并保持较低的电阻率。
请继续参考图9，进行步骤：在所述绝缘层和所述静电分散层中形成过孔，使所述静电分散层覆盖除所述过孔区域外的所述绝缘层。
请参考图9d，在显示区域Pa处，在静电分散层320、钝化层308中形成过孔332，使静电分散层320覆盖该过孔332区域外的钝化层308；在周边区域Pb处，无过孔形成。
具体地，在静电分散层320与绝缘层即钝化层308中形成过孔332的步骤包括：在静电分散层320的表面形成光刻胶层；图案化所述光刻胶层，具体包括曝光、显影过程，曝光过程为使用紫外线透过具有预定图案的掩膜板照射光刻胶层，显影过程为在曝光处理后用碱性显影液除去光照部分的光刻胶图案，从而形成预定图案的光刻胶图案；刻蚀静电分散层320和绝缘层即钝化层308，以形成具有所述过孔332的所述静电分散层320与所述钝化层308；去除剩余的所述光刻胶层。
更具体地，上述刻蚀静电分散层320和钝化层308的步骤包括：刻蚀静电分散层320，使所述静电分散层320在所述过孔332边缘的倾斜角θ(图中未示出)满足0°<θ<90°，优选30°<θ<60°；刻蚀所述绝缘层。
在光刻胶的剥离后，可以进一步进行清洗烘干，以去除基板300表面的杂质。
在过孔形成过程中，以及过孔形成后光刻胶的剥离过程中以及清洗、烘干过程中，以及基板的运输过程中，基板容易受到静电影响。静电的来源主要来自以下三个方面：摩擦起电，包括运输过程中与空气摩擦、玻璃基板与毛刷摩擦、玻璃基板与基台的摩擦、清洗过程中纯水的冲刷摩擦、风刀的空气摩擦等；接触分离起电，包括玻璃基板与基台接触后分离、等离子体轰击、离子轰击、药液接触等；感应起电比如接近带电的物体感应出静电。当静电积累到一定程度后，容易引起静电的释放。由于在整个过孔的形成过程中，基板表面一直覆盖有静电分散层320，累积在半导体层303与源漏极金属层307上的静电可以通过空气大电阻等途径经过表面漏电释放到静电分散层320表面，不会对半导体层303以及源漏极金属层307造成静电损伤。
请继续参考图9，进行步骤：在所述静电分散层上形成第二膜层，所述第二膜层通过所述过孔与所述第一膜层电性连接。
请参考图9e，在静电分散层320上形成第一透明电极层309，使第一透明电极层309整面覆盖基板300。在显示区域Pa中，该第一透明电极层309通过前述步骤中形成的过孔332与源漏极金属层307电性连接。本实施例中所述的第二膜层即为该第一透明电极层309。第一透明电极层309采用物理沉积法形成，具体采用溅射成膜，通过对靶材的轰击使成膜材料从靶材转移到基板上，靶材可以为氧化铟锡或者氧化铟锌。
请继续参考图9，进行步骤：图案化所述第二膜层与所述静电分散层，使所述静电分散层与所述第二膜层轮廓相同。
请参考图9f，图案化该第一透明电极层309与静电分散层320，使该静电分散层320与该第一透明电极层309轮廓相同。
具体包括以下步骤：在第二膜层即第一透明电极层309的表面形成光刻胶层；图案化所述光刻胶层，具体包括曝光与显影，曝光显影过程与前述步骤中光刻胶的曝光显影过程相同，在此不再赘述；刻蚀第二膜层即第一透明电极层309与静电分散层320以使该静电分散层320与第一透明电极层309轮廓相同；去除剩余的所述光刻胶层。由于第一透明电极层309与静电分散层320均为氧化物透明导电材料，所以第一透明电极层309与静电分散层320的刻蚀过程可以一步进行，采用湿刻法，使第一透明电极层309与静电分散层320未被光刻胶覆盖区域的材料与材料表面的刻蚀液发生化学反应，随着化学反应的不断进行，逐步消耗掉材料物质，直至未被光刻胶覆盖区域的第一透明电极材料与静电分散层材料被全部消耗，使得第一透明电极层309与静电分散层320具有相同的轮廓。
静电分散层320与第一透明电极层309直接接触，可以降低第一透明电极层309的电阻，改善显示器信号在第一透明电极上的延迟衰减的情况，提高显示品质。
进一步地，请参考图9g，在图案化第一透明电极层309与静电分散层320后，可以在第一透明电极层309上依次形成层间绝缘层310、第二透明电极层311。
本实施例的阵列基板的制造方法，在制造过程中形成静电分散层，降低阵列基板制程中基板上静电的积累，在显示区域中，源漏极金属层与半导体层电连接，半导体层以及源漏极金属层上积累的电荷可以通过表面漏电释放到静电分散层表面，可以降低静电对半导体层的损伤，改善TFT器件的稳定性、均一性。避免了TFT器件被静电击打或者击伤以致电性漂移，消除各种静电Mura。并且静电分散层与第一透明电极层层直接接触，可以降低第一透明电极层的电阻，改善显示器信号在第一透明电极层上的延迟衰减的情况，提高显示品质。并且，在静电分散层的图案化过程中，与第一透明电极层采用同一张掩膜板，不增加制造工序。
图10为本发明实施例提供的又一种阵列基板的剖视结构示意图，Pa为该阵列基板显示区域，Pb为该阵列基板周边区域。
参考图10，该阵列基板包括：基板400，依次设置于该基板400一侧表面上的第一膜层、绝缘层、静电分散层420和第二膜层；绝缘层和静电分散层具有过孔，第二膜层通过该过孔与第一膜层电性连接；静电分散层420与所述第二膜层的轮廓相同。在本实施例中，第一膜层为源漏极金属层407，绝缘层为层间绝缘层410，第二膜层为第二透明电极层410。即，在本实施例中，在基板400上，依次形成有源漏极金属层407、钝化层408、第一透明电极层409、层间绝缘层410、静电分散层420和第二透明电极层411；在层间绝缘层410和静电分散层420上具有过孔433，第二透明电极层411通过该过孔433与源漏极金属层407电性连接；静电分散层420与第二透明电极层411的轮廓相同。
更具体地，请继续参考图10，本实施例中所述的阵列基板中，进一步包括基板400、缓冲层402、半导体层403、栅极绝缘层404、栅极金属层405、内介质层406和源漏极金属层407。请结合参考图10与图7，本实施例中该基板400、缓冲层402、半导体层403、栅极绝缘层404、栅极金属层405、内介质层层406和源漏极金属层407与本发明另一实施例中基板300、缓冲层302、半导体层303、栅极绝缘层304、栅极金属层305、内介质层层306合源漏极金属层307的结构相同，具体结构请参考另一实施例，在此不再赘述，本实施例具体叙述与另一实施例不同之处。
请继续参考图10，在源漏极金属层407上形成有钝化层408，钝化层408可以是有机钝化层或者无机钝化层的单层膜，也可以是由氮化硅/氧化硅膜与有机钝化层膜/无机钝化层膜组成的多层膜。且该钝化层408在显示区域Pa中，在源漏极金属层407构成的漏极区域具有过孔432。
在钝化层408上，形成有第一透明电极层409，第一透明电极由氧化铟锡或者氧化铟锌构成，第一透明电极层409部分覆盖钝化层408。
在第一透明电极层409上，形成有层间绝缘层410。层间绝缘层410由硅的氧化物、硅的氮化物、硅的氮氧化物中的一种或两种构成，优选材质为氮化硅。该层间绝缘层410覆盖钝化层408的过孔432部分，以及基板400的其他区域。
在层间绝缘层410之上，形成有静电分散层420，该静电分散层420的材料为氧化铟锡或氧化铟锌，这一类材料的导电性较好，并且不影响透过率。在形成静电分散层420后至形成第二透明电极层411前，该静电分散层420可以对位于静电分散层420下层的源漏极金属层407和半导体层403起到静电保护作用。并且该静电分散层420的膜厚d满足5nm<d<500nm，可以在控制成本的同时对静电起到较好的防护作用，并保持较低的电阻率。且静电分散层420与层间绝缘层410在显示区域Pa中在源漏极金属层407构成的漏极区域具有过孔433。
在静电分散层420上形成有第二透明电极层411。在显示区域Pa中，第二透明电极411通过层间绝缘层410和静电分散层420的过孔433与源漏极金属层407实现电连接。并且，静电分散层420与第二透明电极层411的轮廓相同，在制备过程中可以在同一道工序中形成静电分散层420与第二透明电极层411的轮廓，不增加工序。
更具体地，请参考图11，图11为图10中D区域的放大示意图。结合图10与图11，在层间绝缘层410上依次形成有静电分散层420、第二透明电极层411，并且静电分散层420与层间绝缘层410具有过孔433。该静电分散层420在该过孔433的倾斜角倾斜角θ满足0°<θ<90°，优选30°<θ<60°，此时由于静电分散层存在倾斜角，积累在基板上的静电更容易通过表面漏电等方式在静电分散层420上进行静电释放，对静电保护效果更好。
本实施例的阵列基板包含静电分散层，可以降低阵列基板制程中基板上静电的积累，在显示区域中，源漏极金属层与半导体层电连接，半导体层以及源漏极金属层上积累的电荷可以通过表面漏电释放至静电分散层表面，可以降低静电对半导体层的损伤，改善TFT器件的稳定性、均一性。避免了TFT器件被静电击打或者击伤以致电性漂移，消除各种静电Mura。并且静电分散层与第二透明电极直接接触，可以降低第二透明电极层的电阻，提高显示品质。
图12为图10中提供的阵列基板的制造流程的剖视结构示意图。
参考图12，进行步骤：提供基板，在所述基板一侧的表面上形成第一膜层。
具体地，请参考图12a，该步骤包括：在基板400上形成源漏极金属层407并图案化，该源漏极金属层407为本实施例中所述的第一膜层。
更具体地，请结合参考图12a与图9a，本实施例中的在所述基板一侧的表面上形成第一膜层的步骤与本发明另一实施例中形成第一膜层的步骤相同，具体请参考另一实施例中第一膜层的形成步骤，在此不再赘述。
请继续参考图12，进行步骤：在所述第一膜层上形成绝缘层，所述绝缘层覆盖所述第一膜层以及所述基板。
具体地，请参考图12b，该步骤包括：在源漏极金属层407上形成钝化层408并图案化；在钝化层408上形成第一透明电极层409并图案化；在第一透明电极层409上形成层间绝缘层410。该层间绝缘层410即本实施例所述的绝缘层。
在源漏极金属层407上形成钝化层408并图案化。钝化层408可以是有机钝化层或者无机钝化层的单层膜，也可以是由氮化硅/氧化硅膜与有机钝化层膜/无机钝化层膜组成的多层膜。采用等离子体增强化学气相沉积形成钝化层408。钝化层408的图案化即在钝化层在源漏极金属层407形成的漏极相对应位置形成过孔433，该形成过孔433的步骤包括：在钝化层408的表面形成光刻胶层；图案化该光刻胶层，具体包括曝光与显影；刻蚀该钝化层408，以形成预定的过孔；去除剩余的光刻胶层。
在钝化层408上形成第一透明电极层409并图案化。在钝化层408上通过物理沉积法形成第一透明电极层409，使第一透明电极层409整面覆盖基板400。具体采用溅射成膜，通过对靶材的轰击使成膜材料从靶材转移到基板上，采用的靶材为氧化铟锡或者氧化铟锌。图案化第一透明电极层409包括：在第一透明电极层409的表面形成光刻胶层；图案化该光刻胶层，具体包括曝光与显影；刻蚀该第一透明电极层409，以形成预定的图案；去除剩余的光刻胶层。
在第一透明电极层409上形成层间绝缘层410。层间绝缘层410可以是有机钝化层或者无机钝化层的单层膜，也可以是由氮化硅/氧化硅膜与有机钝化层膜/无机钝化层膜组成的多层膜。采用等离子体增强化学气相沉积形成钝化层410。
请继续参考图12，进行步骤：在所述绝缘层上形成静电分散层。
请参考图12c，该步骤包括，在层间绝缘层410上形成静电分散层420，使静电分散层420整面地覆盖基板400。静电分散层420采用物理沉积方法形成，具体采用溅射成膜，通过对靶材的轰击使成膜材料从靶材转移到基板上。该静电分散层420的材料为氧化铟锡或氧化铟锌，这一类材料的导电性较好，并且不影响透过率。在后续制程中，该静电分散层420可以对位于静电分散层420下层的源漏极金属层407和半导体层403起到静电保护作用。本实施例中采用氧化铟锡制备静电分散层420。静电分散层420的成膜厚度d满足5nm<d<500nm，可以在控制成本的同时对静电起到较好的防护作用，并保持较低的电阻率。
请继续参考图12，进行步骤：在所述绝缘层和所述静电分散层中形成过孔，使所述静电分散层覆盖除所述过孔区域外的所述绝缘层。
请参考图12d，在显示区域Pa处，在静电分散层420、层间绝缘层411中与源漏极金属层407形成的漏极处形成过孔433，使静电分散层420覆盖该过孔区域外的层间绝缘层410；在周边区域Pb处，无过孔形成。
具体地，在静电分散层420与绝缘层即层间绝缘层410中形成过孔433的步骤包括：在静电分散层420的表面形成光刻胶层；图案化所述光刻胶层，具体包括曝光、显影过程，曝光过程为使用紫外线透过具有预定图案的掩膜板照射光刻胶层，显影过程为在曝光处理后用碱性显影液除去光照部分的光刻胶图案，从而形成预定图案的光刻胶图案；刻蚀静电分散层420和绝缘层即层间绝缘层410，以形成具有所述过孔的所述静电分散层420与所述绝缘层即层间绝缘层410；去除剩余的所述光刻胶层。
更具体地，上述刻蚀静电分散层420和层间绝缘层410的步骤包括：刻蚀静电分散层420，使所述静电分散层在所述过孔边缘的倾斜角θ(图中未示出)满足0°<θ<90°，优选30°<θ<60°；刻蚀所述层间绝缘层410。
在光刻胶的剥离后，可以进一步进行清洗烘干过程，以去除基板400表面的杂质。
在过孔433形成过程中，以及过孔433形成后光刻胶的剥离过程中以及清洗、烘干过程中，以及基板的运输过程中，基板容易受到静电影响。静电的来源主要来自以下三个方面：摩擦起电，包括运输过程中与空气摩擦、玻璃基板与毛刷摩擦、玻璃基板与基台的摩擦、清洗过程中纯水的冲刷摩擦、风刀的空气摩擦等；接触分离起电，包括玻璃基板与基台接触后分离、等离子体轰击、离子轰击、药液接触等；感应起电比如接近带电的物体感应出静电。当静电积累到一定程度后，容易引起静电的释放。由于在整个过孔的形成过程中，基板表面一直覆盖有静电分散层420，累积在半导体层403与源漏极金属层407上的静电可以通过空气大电阻等途径经过表面漏电释放到静电分散层420表面，不会对半导体层403以及源漏极金属层造成静电损伤。
请继续参考图12，进行步骤：在所述静电分散层上形成第二膜层，所述第二膜层通过所述过孔与所述第一膜层电性连接。
请参考图12e，在静电分散层420上形成第二透明电极层411，使第二透明电极层411整面覆盖基板400。在显示区域Pa中，该第二透明电极层411通过前述步骤中形成的过孔433与源漏极金属层407电性连接。本实施例中所述的第二膜层即为该第二透明电极层411。第二透明电极层411采用物理沉积方法形成，具体采用溅射成膜，通过对靶材的轰击使成膜材料从靶材转移到基板上。
请继续参考图12，进行步骤：图案化所述第二膜层与所述静电分散层，使所述静电分散层与所述第二膜层轮廓相同。
请参考图12f，图案化该第二透明电极层411与静电分散层420，使该静电分散层420与该第二透明电极层411轮廓相同。
具体包括以下步骤：在第二膜层即第二透明电极层411的表面形成光刻胶层；图案化所述光刻胶层，图案化过程与前述步骤中图案化光刻胶相同，在此不再赘述；刻蚀第二膜层即第二透明电极层411与静电分散层420以使该静电分散层420与第二透明电极层411轮廓相同；去除剩余的所述光刻胶层。由于第二透明电极层411与静电分散层420均为氧化物透明导电材料，所以第二透明电极层411与静电分散层420的刻蚀过程可以一步进行，采用湿刻法，使第二透明电极层411与静电分散层420未被光刻胶覆盖区域的材料与材料表面的刻蚀液发生化学反应，随着化学反应的不断进行，逐步消耗掉材料物质，直至未被光刻胶覆盖区域的第二透明电极材料与静电分散层材料被全部消耗，使得第二透明电极层411与静电分散层420具有相同的轮廓。
静电分散层420与第二透明电极层411直接接触，可以降低第二透明电极层411的电阻，改善显示器信号在第二透明电极上的延迟衰减的情况，提高显示品质。
本实施例的阵列基板的制造方法，在制造过程中形成静电分散层，可降低阵列基板制程中基板上静电的积累，在显示区域中，源漏极金属层与半导体层电连接，半导体层以及源漏极金属层上积累的电荷可以通过表面漏电释放至静电分散层表面，可以降低静电对半导体层的损伤，改善TFT器件的稳定性、均一性。避免了TFT器件被静电击打或者击伤以致电性漂移，消除各种静电Mura。并且静电分散层与第二透明电极层直接接触，可以降低第二透明电极层的电阻，改善显示器信号在第二透明电极层上的延迟衰减的情况，提高显示品质。并且，在静电分散层的图案化过程中，与第二透明电极层采用同一张掩膜板，不增加制造工序。
图13为本发明实施例提供的又一种阵列基板的剖视结构示意图，Pa为该阵列基板显示区域，Pb为该阵列基板周边区域。
参考图13，该阵列基板包括：基板500，依次设置于该基板500一侧表面上的第一膜层、绝缘层、静电分散层520和第二膜层；绝缘层和静电分散层具有过孔，第二膜层通过该过孔与第一膜层电性连接；静电分散层520与所述第二膜层的轮廓相同。在本实施例中，第一膜层为第一透明电极层509，绝缘层为层间绝缘层510，第二膜层为第二透明电极层511。即，在本实施例中，在基板500上，依次形成有第一透明电极层509、层间绝缘层510、静电分散层520和第二透明电极层511；在层间绝缘层510和静电分散层520上具有过孔533，第二透明电极层511通过该过孔533与第一透明电极层509电性连接；静电分散层520与第二透明电极层511的轮廓相同。
更具体地，请继续参考图13，本实施例中所述的阵列基板中，进一步包括基板500、缓冲层502、半导体层503、栅极绝缘层504、栅极金属层505、内介质层层506和源漏极金属层507。请结合参考图13与图7，本实施例中基板500、缓冲层502、半导体层503、栅极绝缘层504、栅极金属层505、内介质层层506和源漏极金属层507与本发明另一实施例中基板300、缓冲层302、半导体层303、栅极绝缘层304、栅极金属层305、内介质层层306和源漏极金属层307的结构相同，具体结构轻参考另一实施例，在此不再赘述，本实施例具体叙述与另一实施例不同之处。
请继续参考图13，在源漏极金属层507上形成有钝化层508，钝化层508可以是有机钝化层或者无机钝化层的单层膜，也可以是由氮化硅/氧化硅膜与有机钝化层膜/无机钝化层膜组成的多层膜。且该钝化层508在显示区域Pa中，在源漏极金属层507形成的漏极处具有过孔532。
在钝化层508上，形成有第一透明电极层509，即本实施例所述的第一膜层。第一透明电极层509由氧化铟锡或者氧化铟锌构成，第一透明电极层509部分覆盖钝化层508。并且第一透明电极层509进一步包含连接部509a和电极部509b，且连接部509a与电极部509b相互分离。该连接部509a通过前述钝化层508的过孔532与源漏极金属层507电连接。
在第一透明电极层509上，形成有层间绝缘层510，即本实施例所述的绝缘层。层间绝缘层510由硅的氧化物、硅的氮化物、硅的氮氧化物中的一种或两种构成，优选材质为氮化硅。该层间绝缘层510覆盖第一透明电极层509与基板500的其他区域。
在层间绝缘层510之上，形成有静电分散层520，该静电分散层520的材料为氧化铟锡或氧化铟锌，这一类材料的导电性较好，并且不影响透过率。在形成静电分散层520后至形成第二透明电极层511前，该静电分散层520可以对位于静电分散层520下层的源漏极金属层507、半导体层503起到静电保护作用。并且该静电分散层520的膜厚d满足5nm<d<500nm，可以在控制成本的同时对静电起到较好的防护作用，并保持较低的电阻率。且静电分散层520与层间绝缘层510在显示区域Pa中在第一透明电极层509的连接部509a处具有过孔533。
在静电分散层520上形成有第二透明电极层511，即本实施例所述的第二膜层。在显示区域Pa中，第二透明电极511通过层间绝缘层510和静电分散层520的过孔533与第一透明电极层509的连接部509a电连接。并且，静电分散层520与第二透明电极层511的轮廓相同，在制备过程中可以在同一道工序中形成静电分散层520与第二透明电极层511的轮廓，不增加工序。
更具体地，请参考图14，图14为图13中E区域的放大示意图。结合图13与图14，在第一透明电极层509上依次形成有层间绝缘层510、静电分散层520、第二透明电极层511，并且静电分散层520与层间绝缘层510具有过孔533。该静电分散层520在该过孔533的倾斜角倾斜角θ满足0°<θ<90°，优选30°<θ<60°，此时由于静电分散层存在倾斜角，积累在基板上的静电更容易通过表面漏电等方式在静电分散层520上进行静电释放，对静电保护效果更好。
本实施例的阵列基板包含静电分散层，降低阵列基板制程中基板上静电的积累，在显示区域中，第一透明电极层的连接部、源漏极金属层与半导体层电连接，半导体层以及源漏极金属层上积累的电荷可以通过表面漏电至静电分散层从而得到释放，可以降低静电对半导体层的损伤，改善TFT器件的稳定性、均一性。避免了TFT器件被静电击打或者击伤以致电性漂移，消除各种静电Mura。并且静电分散层与第二透明电极直接接触，可以降低第二透明电极层的电阻，提高显示品质。
图15为图13中提供的阵列基板的制造流程的剖视结构示意图。
参考图15，进行步骤：提供基板，在所述基板一侧的表面上形成第一膜层。
具体地，请参考图15a，该步骤包括：在基板500上形成第一透明电极层509并图案化，该第一透明电极层509为本实施例中所述的第一膜层。
更具体地，本实施中在所述基板一侧的表面上形成第一膜层的步骤进一步包括：提供基板500；在基板500上形成缓冲层502；在缓冲层502上形成半导体层503并图案化；在半导体层503上形成栅极绝缘层504；在栅极绝缘层504上形成栅极金属层505并图案化；在栅极金属层505上形成内介质层506并过孔；在内介质层506上形成源漏极金属层507并图案化；在源漏极金属层507上形成钝化层508并图案化；在钝化层508上形成第一透明电极层并图案化。
请结合参考图15a与图9a，本实施例中形成第一膜层的步骤中在形成钝化层508并图案化之前的步骤与本发明另一实施例中形成第一膜层的步骤相同，具体请参考另一实施例中第一膜层的形成步骤，在此不再赘述。
与另一实施例中形成第一膜层的步骤的不同之处将重点叙述。在形成源漏极金属层507后，在源漏极金属层507上形成钝化层508并图案化。钝化层508可以是有机钝化层或者无机钝化层的单层膜，也可以是由氮化硅/氧化硅膜与有机钝化层膜/无机钝化层膜组成的多层膜。采用等离子体增强化学气相沉积形成钝化层508。钝化层508的图案化即在钝化层在源漏极金属层507形成的漏极相对应位置形成过孔532，该形成过孔532的步骤包括：在钝化层508的表面形成光刻胶层；图案化该光刻胶层，具体包括曝光与显影；刻蚀该钝化层508，以形成预定的过孔；去除剩余的所述光刻胶层。
在钝化层508上形成第一透明电极层509并图案化。在钝化层508上通过物理沉积法形成第一透明电极层509，使第一透明电极层509整面覆盖基板500。具体采用溅射成膜，通过对靶材的轰击使成膜材料从靶材转移到基板上。图案化第一透明电极层509包括：在第一透明电极层509的表面形成光刻胶层；图案化该光刻胶层，具体包括曝光与显影；刻蚀该第一透明电极层509，以形成预定的图案；去除剩余的所述光刻胶层。通过图案化过程，第一透明电极层509被形成为通过前述钝化层508的过孔532与源漏极金属层507电连接的连接部509a，与连接部相分离的电极部509b。
请继续参考图15，进行步骤：在所述第一膜层上形成绝缘层，所述绝缘层覆盖所述第一膜层以及所述基板。
具体地，请参考图15b，该步骤包括：在第一透明电极层509上形成层间绝缘层510。该层间绝缘层510即本实施例所述的绝缘层。
在第一透明电极层509上形成层间绝缘层510。层间绝缘层510可以是有机钝化层或者无机钝化层的单层膜，也可以是由氮化硅/氧化硅膜与有机钝化层膜/无机钝化层膜组成的多层膜。采用等离子体增强化学气相沉积形成钝化层510。
请继续参考图15，进行步骤：在所述绝缘层上形成静电分散层。
请参考图15c，该步骤包括，在层间绝缘层510上形成静电分散层520，使静电分散层520整面地覆盖基板500。静电分散层520采用物理沉积方法形成，具体采用溅射成膜，通过对靶材的轰击使成膜材料从靶材转移到基板上。该静电分散层520的材料为氧化铟锡或氧化铟锌，这一类材料的导电性较好，并且不影响透过率。在后续制程中，该静电分散层520可以对位于静电分散层520下层的金属层和半导体层起到静电保护作用。本实施例中采用氧化铟锡制备静电分散层520。静电分散层520的成膜厚度d满足5nm<d<500nm，可以在控制成本的同时对静电起到较好的防护作用，并保持较低的电阻率。
请继续参考图15，进行步骤：在所述绝缘层和所述静电分散层中形成过孔，使所述静电分散层覆盖除所述过孔区域外的所述绝缘层。
请参考图15d，在显示区域Pa处，在静电分散层520、层间绝缘层511中与第一透明电极层509的连接部509a处形成过孔533，使静电分散层520覆盖该过孔区域外的层间绝缘层510；在周边区域Pb处，无过孔形成。
具体地，在静电分散层520与绝缘层即层间绝缘层510中形成过孔533的步骤包括：在静电分散层520的表面形成光刻胶层；图案化所述光刻胶层，具体包括曝光、显影过程，曝光过程为使用紫外线透过具有预定图案的掩膜板照射光刻胶层，显影过程为在曝光处理后用碱性显影液除去光照部分的光刻胶图案，从而形成预定图案的光刻胶图案；刻蚀静电分散层520和绝缘层即层间绝缘层510，以形成具有所述过孔的所述静电分散层520与所述绝缘层即层间绝缘层510；去除剩余的所述光刻胶层。
更具体地，上述刻蚀静电分散层520和层间绝缘层510的步骤包括：刻蚀静电分散层520，使所述静电分散层在所述过孔533边缘的倾斜角θ(图中未示出)满足0°<θ<90°，优选30°<θ<60°；刻蚀所述层间绝缘层510。
在光刻胶的剥离后，可以进一步包括清洗烘干过程，以去除基板500表面的杂质。
在过孔533形成过程中，以及过孔533形成后光刻胶的剥离过程中以及清洗、烘干过程中，以及基板的运输过程中，基板容易受到静电影响。静电的来源主要来自以下三个方面：摩擦起电，包括运输过程中与空气摩擦、玻璃基板与毛刷摩擦、玻璃基板与基台的摩擦、清洗过程中纯水的冲刷摩擦、风刀的空气摩擦等；接触分离起电，包括玻璃基板与基台接触后分离、等离子体轰击、离子轰击、药液接触等；感应起电比如接近带电的物体感应出静电。当静电积累到一定程度后，容易引起静电的释放。由于在整个过孔的形成过程中，基板表面一直覆盖有静电分散层520，累积在半导体层503与源漏极金属层507上的静电通过互相之间的连接被释放到第一透明电极层509的连接部509a的表面，并通过空气大电阻等途径经过表面漏电释放到静电分散层520表面，不会对半导体层503以及源漏极金属层507造成静电损伤。
请继续参考图15，进行步骤：在所述静电分散层上形成第二膜层，所述第二膜层通过所述过孔与所述第一膜层电性连接。
请参考图15e，在静电分散层520上形成第二透明电极层511，使第二透明电极层511整面覆盖基板500。在显示区域Pa中，该第二透明电极层511通过前述步骤中形成的过孔533与第一透明电极层509的连接部509a电性连接。本实施例中所述的第二膜层即为该第二透明电极层511。第二透明电极层511采用物理沉积方法形成，具体采用溅射成膜，通过对靶材的轰击使成膜材料从靶材转移到基板上。
请继续参考图15，进行步骤：图案化所述第二膜层与所述静电分散层，使所述静电分散层与所述第二膜层轮廓相同。
请参考图15f，图案化该第二透明电极层511与静电分散层520，使该静电分散层520与该第二透明电极层511轮廓相同。
具体包括以下步骤：在第二膜层即第二透明电极层511的表面形成光刻胶层；图案化所述光刻胶层，图案化过程与前述步骤中图案化光刻胶相同，在此不再赘述；刻蚀第二膜层即第二透明电极层511与静电分散层520以使该静电分散层520与第二透明电极层511轮廓相同；去除剩余的所述光刻胶层。由于第二透明电极层511与静电分散层520均为氧化物透明导电材料，所以第二透明电极层511与静电分散层520的刻蚀过程可以一步进行，采用湿刻法，使第二透明电极层511与静电分散层520未被光刻胶覆盖区域的材料与材料表面的刻蚀液发生化学反应，随着化学反应的不断进行，逐步消耗掉材料物质，直至未被光刻胶覆盖区域的第二透明电极材料与静电分散层材料被全部消耗，使得第二透明电极层511与静电分散层520具有相同的轮廓。
本实施例的阵列基板的制造方法，在制造过程中形成静电分散层，降低阵列基板制程中基板上静电的积累，在显示区域中，第一透明电极层的连接部、源漏极金属层与半导体层通过过孔电连接，半导体层以及源漏极金属层上积累的电荷可以释放到第一透明电极层的连接部的表面，并进一步通过表面漏电释放到静电分散层，可以降低静电对半导体层的损伤，改善TFT器件的稳定性、均一性。避免了TFT器件被静电击打或者击伤以致电性漂移，消除各种静电Mura。并且静电分散层与第二透明电极层直接接触，可以降低第二透明电极层的电阻，改善显示器信号在第二透明电极层上的延迟衰减的情况，提高显示品质。并且，在静电分散层的图案化过程中，与源漏极金属层采用同一张掩膜板，不增加制造工序。
图16为本发明实施例提供的一种液晶显示面板的剖视结构示意图。
参考图16，该液晶显示面板包括对向基板62和阵列基板61，以及夹持于所述阵列基板61与所述对向基板62之间的液晶层63。
具体地，该液晶显示面板包括显示区域Pa和周边区域Pb，在周边区域Pb中通过封框胶64连接阵列基板61和对向基板62。
更具体的，阵列基板61包括：基板600，依次设置于所述基板一侧表面上的第一膜层、绝缘层、静电分散层和第二膜层；所述绝缘层和静电分散层具有过孔，所述第二膜层通过所述过孔与所述第一膜层电性连接；所述静电分散层与所述第二膜层的轮廓相同。
在本实施例中，在基板600上，依次形成有半导体层603、栅极绝缘层604、内介质层606、静电分散层620和源漏极金属层607，该半导体层603即为本实施例中所述第一膜层，栅极绝缘层604和内介质层606即为本实施例中所述的绝缘层，源漏极金属层607即为本实施例中所述第二膜层，源漏极金属层607通过静电分散层620和内介质层606的过孔630与栅极金属层605电连接。且静电分散层620与源漏极金属层607的轮廓相同。
本实施例的液晶显示面板的阵列基板包含静电分散层，可降低阵列基板制程中基板上静电的积累，在显示区域中，可以降低静电对半导体层的损伤，改善TFT器件的稳定性、均一性。避免了TFT器件被静电击打或者击伤以致电性漂移，消除各种静电Mura。在周边区域中，改善了因静电释放而引起的膜层腐蚀等导致的显示不良，提升了产品良率。并且静电分散层与源漏极金属层直接接触，可以降低源漏极金属层的电阻，改善显示器信号在源漏极金属层构成的导线上的延迟衰减的情况，提高显示品质。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (18)

1.一种阵列基板，包括：
基板，依次设置于所述基板一侧表面上的第一膜层、绝缘层、静电分散层和第二膜层；
所述绝缘层和静电分散层具有过孔，所述第二膜层通过所述过孔与所述第一膜层电性连接；
所述静电分散层与所述第二膜层的轮廓相同；
其中所述静电分散层用于在所述绝缘层和所述静电分散层中形成所述过孔的过程中起静电分散作用。
2.如权利要求1所述的阵列基板，其特征在于，所述静电分散层在所述过孔边缘的倾斜角θ满足30°<θ<60°。
3.如权利要求1所述的阵列基板，其特征在于，在所述基板上依次形成有半导体层、栅极绝缘层、栅极金属层、内介质层和源漏极金属层，所述第一膜层为所述半导体层，所述绝缘层为所述栅极绝缘层和/或所述内介质层，所述第二膜层为源漏极金属层。
4.如权利要求1所述的阵列基板，其特征在于，在所述基板上依次形成有栅极金属层、栅极绝缘层和源漏极金属层，所述第一膜层为栅极金属层，所述绝缘层为栅极绝缘层，所述第二膜层为源漏极金属层。
5.如权利要求3或4所述的阵列基板，其特征在于，所述静电分散层的材料为钼、钛、铁、锌、铝、镁中的至少一种或其组合。
6.如权利要求1所述的阵列基板，其特征在于，在所述基板上依次形成有源漏极金属层、钝化层、第一透明电极层，所述第一膜层为所述源漏极金属层，所述绝缘层为所述钝化层，所述第二膜层为所述第一透明电极层。
7.如权利要求1所述的阵列基板，其特征在于，在所述基板上依次形成有源漏极金属层、钝化层、第一透明电极层、层间绝缘层和第二透明电极层，所述第一膜层为所述源漏极金属层，所述绝缘层为所述层间绝缘层，所述第二膜层为所述第二透明电极层。
8.如权利要求1所述的阵列基板，其特征在于，在所述基板上依次形成第一透明电极层、层间绝缘层和第二透明电极层，所述第一膜层为所述第一透明电极层，所述绝缘层为所述层间绝缘层，所述第二膜层为所述第二透明电极层。
9.如权利要求6、7或8所述的阵列基板，其特征在于，所述静电分散层的材料为氧化铟锡或氧化铟锌。
10.如权利要求1所述的阵列基板，其特征在于，所述静电分散层的膜厚d满足5nm<d<500nm。
11.一种液晶显示面板，其特征在于，包括对向基板和如权利要求1～10任一项所述的阵列基板，以及夹持于所述阵列基板与所述对向基板之间的液晶层。
12.一种阵列基板的制造方法，包括：
提供基板，在所述基板一侧的表面上形成第一膜层；
在所述第一膜层上形成绝缘层，所述绝缘层覆盖所述第一膜层以及所述基板；
在所述绝缘层上形成静电分散层；
在所述绝缘层和所述静电分散层中形成过孔，使所述静电分散层覆盖除所述过孔区域外的所述绝缘层；
在所述静电分散层上形成第二膜层，所述第二膜层通过所述过孔与所述第一膜层电性连接；
图案化所述第二膜层与所述静电分散层，使所述静电分散层与所述第二膜层轮廓相同。
13.如权利要求12所述的阵列基板的制造方法，其特征在于，所述在所述绝缘层与所述静电分散层中形成过孔步骤包括：
在所述静电分散层的表面形成光刻胶层；
图案化所述光刻胶层；
刻蚀所述静电分散层和所述绝缘层，以形成具有所述过孔的所述静电分散层与所述绝缘层；
去除剩余的所述光刻胶层。
14.如权利要求13所述的阵列基板的制造方法，其特征在于，所述刻蚀所述静电分散层与所述绝缘层步骤包括：
刻蚀所述静电分散层，使所述静电分散层在所述过孔边缘的倾斜角θ满足30°<θ<60°；
刻蚀所述绝缘层。
15.如权利要求12所述的阵列基板的制造方法，其特征在于，所述图案化所述第二膜层与所述静电分散层，使所述静电分散层与所述第二膜层轮廓相同步骤包括：
在所述第二膜层的表面形成光刻胶层；
图案化所述光刻胶层；
刻蚀所述第二膜层与所述静电分散层以使所述静电分散层与所述第二膜层轮廓相同；
去除剩余的所述光刻胶层。
16.如权利要求12所述的阵列基板的制造方法，其特征在于，所述第一膜层为半导体层，所述绝缘层为栅极绝缘层和/或内介质层，所述第二膜层为源漏极金属层，所述形成第一膜层包括：
在所述基板一侧的表面上沉积非晶硅材料；
对所述非晶硅材料进行晶化，将所述非晶硅材料转化为多晶硅材料。
17.如权利要求16所述的阵列基板的制造方法，其特征在于，所述晶化可以采用准分子激光晶化工艺、固相晶化工艺或快速热退火工艺。
18.如权利要求12所述的阵列基板的制造方法，其特征在于，所述形成静电分散层包括：
在所述基板一侧的表面上沉积静电分散层，沉积厚度d满足5nm<d<500nm。
CN201410309051.2A 2014-06-30 2014-06-30 一种阵列基板、制造方法及液晶显示面板 Active CN104167418B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410309051.2A CN104167418B (zh) 2014-06-30 2014-06-30 一种阵列基板、制造方法及液晶显示面板
US14/542,512 US9766519B2 (en) 2014-06-30 2014-11-14 Array substrate, method of fabricating the same and liquid crystal display panel
DE102014118443.2A DE102014118443A1 (de) 2014-06-30 2014-12-11 Array-Substrat, Verfahren zu dessen Herstellung und Flüssigkristallanzeigefeld
US15/677,410 US10012879B2 (en) 2014-06-30 2017-08-15 Array substrate, method of fabricating the same and liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410309051.2A CN104167418B (zh) 2014-06-30 2014-06-30 一种阵列基板、制造方法及液晶显示面板

Publications (2)

Publication Number Publication Date
CN104167418A CN104167418A (zh) 2014-11-26
CN104167418B true CN104167418B (zh) 2017-09-01

Family

ID=51911170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410309051.2A Active CN104167418B (zh) 2014-06-30 2014-06-30 一种阵列基板、制造方法及液晶显示面板

Country Status (3)

Country Link
US (2) US9766519B2 (zh)
CN (1) CN104167418B (zh)
DE (1) DE102014118443A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104617102B (zh) * 2014-12-31 2017-11-03 深圳市华星光电技术有限公司 阵列基板及阵列基板制造方法
CN104699349B (zh) * 2015-04-01 2017-12-05 上海天马微电子有限公司 一种阵列基板及其制作方法、显示面板
US10152159B2 (en) 2015-04-01 2018-12-11 Shanghai Tianma Micro-Electronics Display panel and method for forming an array substrate of a display panel
CN104698710A (zh) * 2015-04-01 2015-06-10 上海天马微电子有限公司 一种阵列基板以及液晶显示装置
US9841833B2 (en) * 2015-06-30 2017-12-12 Lg Display Co., Ltd. Touch sensor integrated display device
US10147805B2 (en) 2015-07-31 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd Structure and formation method of semiconductor device structure with a dummy fin structure
CN105572993A (zh) * 2016-01-25 2016-05-11 武汉华星光电技术有限公司 阵列基板及液晶显示装置
US9659835B1 (en) * 2016-04-08 2017-05-23 Globalfoundries Inc. Techniques for integrating thermal via structures in integrated circuits
US20180145096A1 (en) 2016-11-23 2018-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN106783807A (zh) * 2017-01-23 2017-05-31 武汉华星光电技术有限公司 一种阵列基板及其制作方法
US10743423B2 (en) * 2017-09-15 2020-08-11 Azotek Co., Ltd. Manufacturing method of composite substrate
US11225563B2 (en) 2017-02-16 2022-01-18 Azotek Co., Ltd. Circuit board structure and composite for forming insulating substrates
US11044802B2 (en) 2017-02-16 2021-06-22 Azotek Co., Ltd. Circuit board
KR102555788B1 (ko) * 2018-04-30 2023-07-17 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
CN109031820A (zh) * 2018-06-28 2018-12-18 武汉华星光电技术有限公司 一种阵列基板的制作方法、阵列基板和显示面板
CN109785746B (zh) * 2018-12-28 2022-02-01 友达光电（昆山）有限公司 一种显示装置
CN110098199B (zh) * 2019-05-05 2022-04-05 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN110197843B (zh) * 2019-05-31 2021-10-26 武汉天马微电子有限公司 显示面板和显示装置
CN110600425B (zh) * 2019-08-20 2023-07-04 武汉华星光电技术有限公司 阵列基板的制备方法及阵列基板
CN111026275B (zh) * 2019-12-12 2021-02-26 深圳市华星光电半导体显示技术有限公司 静电反馈显示阵列及主动驱动方法、电路
CN112002752B (zh) * 2020-07-27 2023-04-21 北海惠科光电技术有限公司 源漏电极的制备方法、阵列基板的制备方法和显示机构
US11460949B2 (en) * 2020-11-06 2022-10-04 Au Optronics Corporation Electronic device
CN113157144B (zh) * 2021-05-26 2024-04-19 京东方科技集团股份有限公司 一种显示装置以及显示方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1607442A (zh) * 2003-10-14 2005-04-20 Lg.菲利浦Lcd株式会社 液晶显示面板及其制造方法
CN101145562A (zh) * 2006-09-11 2008-03-19 北京京东方光电科技有限公司 一种tft矩阵结构及其制造方法
CN101438337A (zh) * 2006-06-30 2009-05-20 夏普株式会社 Tft基板、包括该基板的显示面板和显示装置、tft基板制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853052B2 (en) * 2002-03-26 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a buffer layer against stress
TWI237892B (en) * 2004-01-13 2005-08-11 Ind Tech Res Inst Method of forming thin-film transistor devices with electro-static discharge protection
KR101254029B1 (ko) * 2006-05-19 2013-04-12 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 액정표시장치
US7709903B2 (en) * 2007-05-25 2010-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Contact barrier structure and manufacturing methods
JP2010039393A (ja) * 2008-08-07 2010-02-18 Hitachi Displays Ltd 表示装置及び表示装置の製造方法
KR101706242B1 (ko) 2011-04-27 2017-02-14 엘지디스플레이 주식회사 인셀 터치 패널
CN102945106B (zh) 2012-10-31 2016-02-03 北京京东方光电科技有限公司 一种电容式内嵌触摸屏及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1607442A (zh) * 2003-10-14 2005-04-20 Lg.菲利浦Lcd株式会社 液晶显示面板及其制造方法
CN101438337A (zh) * 2006-06-30 2009-05-20 夏普株式会社 Tft基板、包括该基板的显示面板和显示装置、tft基板制造方法
CN101145562A (zh) * 2006-09-11 2008-03-19 北京京东方光电科技有限公司 一种tft矩阵结构及其制造方法

Also Published As

Publication number Publication date
US20150378223A1 (en) 2015-12-31
US10012879B2 (en) 2018-07-03
CN104167418A (zh) 2014-11-26
US20170343871A1 (en) 2017-11-30
US9766519B2 (en) 2017-09-19
DE102014118443A1 (de) 2015-12-31

Similar Documents

Publication Publication Date Title
CN104167418B (zh) 一种阵列基板、制造方法及液晶显示面板
US9929277B2 (en) Thin film transistor and fabrication method thereof, array substrate and display
CN103928406B (zh) 阵列基板的制备方法、阵列基板、显示装置
US9190564B2 (en) Array substrate and method for fabricating the same
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
CN105448823A (zh) 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板
KR20140010361A (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
CN103311310A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN104952792B (zh) Tft基板结构的制作方法
CN103489877A (zh) 阵列基板及其制造方法和显示装置
JP2019537282A (ja) アレイ基板とその製造方法及び表示装置
CN105068335A (zh) 一种ffs阵列基板的制造方法
US9721978B2 (en) Thin film transistor device, manufacturing method thereof, and display apparatus
US9240424B2 (en) Thin film transistor array substrate and producing method thereof
US9269637B2 (en) Thin film transistor substrate
US9293484B2 (en) Thin film transistor display panel and method of manufacturing the same
WO2013181902A1 (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
CN105826248A (zh) Ffs模式的阵列基板及制作方法
CN108598086A (zh) Tft阵列基板的制作方法及tft阵列基板
CN105047675B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
TWI569423B (zh) 薄膜電晶體基板與顯示器
TW201943083A (zh) 在玻璃基板上形成薄膜電晶體的方法及由其形成的液晶顯示器
CN107068614A (zh) 阵列基板的制造方法、阵列基板、显示面板及显示装置
CN102637630B (zh) 阵列基板及其制造方法
US9209313B2 (en) Thin film transistor array panel having double-layered oxide semiconductor structure and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant