[go: up one dir, main page]

CN104124315B - 光电元件 - Google Patents

光电元件 Download PDF

Info

Publication number
CN104124315B
CN104124315B CN201310154247.4A CN201310154247A CN104124315B CN 104124315 B CN104124315 B CN 104124315B CN 201310154247 A CN201310154247 A CN 201310154247A CN 104124315 B CN104124315 B CN 104124315B
Authority
CN
China
Prior art keywords
semiconductor layer
lattice constant
content
buffer layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310154247.4A
Other languages
English (en)
Other versions
CN104124315A (zh
Inventor
林宣乐
李世昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Priority to CN201310154247.4A priority Critical patent/CN104124315B/zh
Publication of CN104124315A publication Critical patent/CN104124315A/zh
Application granted granted Critical
Publication of CN104124315B publication Critical patent/CN104124315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

本发明公开一光电元件，其包含一第一半导体层具有一第一晶格常数；一第二半导体层具有一第二晶格常数，其中第二晶格常数小于第一晶格常数；及一第一缓冲层位于第一半导体层与第二半导体层之间，其中第一缓冲层于靠近第二半导体层的一侧的一晶格常数小于第二晶格常数。

Description

光电元件
技术领域
本发明涉及一光电元件，尤其是涉及一具有渐变晶格常数的缓冲层的光电元件。
背景技术
图1是现有的一光电元件1的结构剖视图，如图1所示，光电元件1包含一基板11及多个半导体层10、12、14、16、18位于基板11上，其中多个半导体层10、12、14、16、18是依序成长于基板11上，且由半导体层10往半导体层18的一厚度方向上，多个半导体层10、12、14、16、18的晶格常数逐渐变小。当具有较小晶格常数的半导体层，例如半导体层12，成长于具有较大晶格常数的半导体层上时，例如半导体层10，半导体层10与半导体层12之间会产生一伸张应力(tensile strain)，此伸张应力不易在半导体层10与半导体层12之间释放。接续半导体层10与半导体层12之后，当半导体层14、16、18成长于半导体层12上时，此伸张应力会持续累积于光电元件1中，因而造成缺陷或差排产生。图2是现有的光电元件1的SEM剖视图。当多个半导体层10、12、14、16、18依序成长于基板11上时，此伸张应力会造成大量的缺陷或差排产生，且此缺陷或差排，如图2中标示y之处，沿着半导体层的厚度方向，如图2中箭头标示Y的方向，持续累积。
发明内容
为解决上述问题，本发明提供一光电元件，包含一第一半导体层具有一第一晶格常数；一第二半导体层具有一第二晶格常数，其中第二晶格常数小于第一晶格常数；及一第一缓冲层位于第一半导体层与第二半导体层之间，其中第一缓冲层于靠近第二半导体层的一侧的一晶格常数小于第二晶格常数。
附图说明
图1是现有的光电元件；
图2是现有的光电元件的SEM剖视图；
图3是本发明一实施例的一光电元件；
图4是本发明第一实施例的一光电元件于一厚度方向上的铟含量分布情形；
图5是本发明第二实施例的一光电元件于一厚度方向上的铟含量分布情形；
图6是本发明第三实施例的一光电元件于一厚度方向上的铟含量分布情形；
图7是本发明一实施例的一光电元件的SEM剖视图。
符号说明
光电元件1、2
基板11、20
半导体叠层21
第一半导体层10、211
第一缓冲层212
第二半导体层12、213
第二缓冲层214
第三半导体层14、215
第三缓冲层14、216
第四半导体层16、217
第五半导体层18
具体实施方式
为了使本发明的叙述更加详尽与完备，请参照下列描述并配合图3的图示。依据本发明一实施例的一光电元件2的结构剖视图，如图3所示，光电元件2包含一基板20及一半导体叠层21位于基板20上，其中半导体叠层21可以为发光二极管外延叠层及/或太阳能电池外延叠层，基板20可用以承载及/或成长半导体叠层21。半导体叠层21包含多个半导体层。具体而言，半导体叠层21可包含一第一半导体层211具有一第一晶格常数；一第二半导体层213具有一第二晶格常数；一第三半导体层215具有一第三晶格常数；及一第四半导体层217具有一第四晶格常数。半导体叠层21包含的半导体层数目并不以上述为限制。
半导体叠层21包含一缓冲层位于两相邻的半导体层间。具体而言，半导体叠层21包含一第一缓冲层212位于第一半导体层211与第二半导体层213之间；一第二缓冲层214位于第二半导体层213与第三半导体层215之间；及一第三缓冲层216位于第三半导体层215与第四半导体层217之间。各缓冲层具有一晶格常数。具体而言，第一缓冲层212具有一第一缓冲层晶格常数，第二缓冲层214具有一第二缓冲层晶格常数，第三缓冲层216具有一第三缓冲层晶格常数。
半导体叠层21的材料包含Ⅲ-Ⅴ族半导体材料，例如可包含一种以上的元素选自砷(As)、镓(Ga)、铝(Al)、铟(In)、磷(P)、氮(N)所构成的群组。形成半导体叠层21的方法没有特别限制，除了有机金属化学气相沉积法（MOCVD），也可使用分子束外延（MBE），氢化物气相沉积法（HVPE），蒸镀法或离子电镀方法。
光电元件2的基板20位于靠近第一半导体层211的一侧，基板20的材料包含无机材料或Ⅲ-Ⅴ族半导体材料。无机材料包含碳化硅(SiC)、蓝宝石(sapphire)、铝酸锂(LiAlO2)、氧化锌(ZnO)、玻璃或石英。Ⅲ-Ⅴ族半导体材料包含磷化铟(InP)、磷化镓(GaP)、氮化镓(GaN)、氮化铝(AlN)材料或锗(Ge)。
在半导体叠层21的外延成长过程中，第一半导体层211、第二半导体层213、第三半导体层215及第四半导体层217可通过调整各半导体层211、213、215、217的Ⅲ-Ⅴ族半导体材料中元素的含量，例如铟，来改变其晶格常数，但不以铟为限制，其他ⅢA族元素，例如铝，或是ⅤA族元素，例如磷或砷，也可用来改变各半导体层的晶格常数。于本发明的一实施例中，半导体叠层21的材料包含InxGa1-xP，各半导体层可通过调整铟的含量来改变各半导体层的晶格常数，具体而言，铟含量越高，晶格常数越大，反之，铟含量越低，晶格常数越小。于本发明的另一实施例中，半导体叠层21的材料可包含GaAsyP1-y，各半导体层可通过调整砷的含量来改变各半导体层的晶格常数，砷含量越高，晶格常数越大，反之，砷含量越低，晶格常数越小。相对的，各半导体层也可通过调整磷的含量来改变各半导体层的晶格常数，磷含量越高，晶格常数越小，反之，磷含量越低，晶格常数越大。
本发明图4至图6是以半导体叠层21的材料包含InxGa1-xP为例来叙述本发明，但不以此为限制，其他Ⅲ-Ⅴ族半导体材料也可应用于本发明。
图4是本发明第一实施例的光电元件2的半导体叠层21于一厚度方向上的铟含量分布情形。第一半导体层211具有一第一铟含量，第二半导体层213具有一第二铟含量，第三半导体层215具有一第三铟含量，及一第四半导体层217具有一第四铟含量。各半导体层中所含的铟含量与各半导体层的晶格常数成一正比例关系。本实施例的第一半导体层211的材料可为In0.5Ga0.5P，第一铟含量约为50%，由第一半导体层211往第四半导体层217的厚度方向上，铟含量逐渐减少，于靠近第四半导体层217的一侧的半导体层的材料可为In0.3Ga0.7P，铟含量约为30%。从第一半导体层211往第四半导体层217的厚度方向上，各半导体层211、213、215、217的铟含量可为一梯度变化，如图4所示，或一连续变化(图未示)。但各半导体层211、213、215、217的铟含量并不以上述为限制。
基于上述，由第一半导体层211往第四半导体层217的厚度方向上，当各半导体层InxGa1-xP的铟含量逐渐减少，各半导体层的晶格常数也逐渐变小。具体而言，当第二半导体层213的第二铟含量小于第一半导体层211的第一铟含量时，第二半导体层213的第二晶格常数小于第一半导体层211的第一晶格常数。同理，第三半导体层215的第三铟含量小于第二半导体层213的第二铟含量时，第三半导体层215的第三晶格常数小于第二半导体层213的第二晶格常数；第四半导体层217的第四铟含量小于第三半导体层215的第三铟含量时，第四半导体层217的第四晶格常数小于第三半导体层215的第三晶格常数。
如图4所示，两相邻的半导体层间包含一缓冲层。在由第一半导体层211往第四半导体层217的厚度方向上，当各半导体层InxGa1-xP的铟含量逐渐减少时，各缓冲层InxGa1-xP的铟含量也逐渐减少。具体而言，靠近第一半导体层211的一侧的缓冲层的铟含量，例如第一缓冲层212的铟含量，高于靠近第四半导体层217的一侧的缓冲层的铟含量，例如第三缓冲层216的铟含量。各缓冲层间的铟含量变化为一渐变变化，此渐变变化可为一梯度变化，如图4所示，或一连续变化(图未示)，但各缓冲层的铟含量并不以图示为限制。
如图4所示，位于两相邻半导体层间的缓冲层的铟含量低于相邻两侧半导体层的铟含量。以第一缓冲层212为例，第一缓冲层212的铟含量低于第一半导体层211的铟含量和第二半导体层213的铟含量。
由于缓冲层的晶格常数与铟含量成一正比例关系。当缓冲层的铟含量减少，其对应的晶格常数也变小。各缓冲层212、214、216的各晶格常数从第一半导体层211往第四半导体层217的厚度方向上为一渐变变化，此渐变变化可为一梯度变化，或一连续变化，但并不以此为限制。位于两相邻的半导体层间的缓冲层的晶格常数小于两相邻半导体层的晶格常数。以缓冲层212、214为例，第一缓冲层212的第一缓冲层晶格常数小于第一半导体层211的第一晶格常数及第二半导体层213的第二晶格常数。第二缓冲层214的第二缓冲层晶格常数小于第二半导体层213的第二晶格常数及第三半导体层215的第三晶格常数。第二缓冲层214的第二缓冲层晶格常数小于第一缓冲层212的第一缓冲层晶格常数。
图5是本发明第二实施例的光电元件2于一厚度方向上的铟含量分布情形，本实施例与上述实施例相同的地方在此不再赘述。本实施例与上述实施例差异之处主要是位于各半导体层211、213、215、217之间的各缓冲层212、214、216的铟含量为一渐变铟含量，相对的，其晶格常数为一渐变晶格常数。
如图5所示，以第一缓冲层212为例，在由第一半导体层211往第二半导体层213的厚度方向上，第一缓冲层212的铟含量呈一渐变变化。第一缓冲层212于靠近第一半导体层211的一侧的铟含量等于或小于第一半导体层211的第一铟含量，于靠近第二半导体层213的一侧的铟含量小于第二半导体层213的第二铟含量。
由于铟含量与晶格常数成一正比例关系，当缓冲层的铟含量为一渐变变化时，缓冲层的晶格常数也呈一渐变变化。以第一缓冲层212为例，第一缓冲层212的第一缓冲层晶格常数在从第一半导体层211往第二半导体层213的一厚度方向上，为一连续变化，但并不以此为限制。于另一实施例中，第一缓冲层晶格常数可为一梯度变化。具体而言，第一缓冲层212于靠近第一半导体层211的一侧的缓冲层晶格常数等于或小于第一半导体层211的第一晶格常数，于靠近第二半导体层213的一侧的晶格常数小于第二半导体层213的第二晶格常数。于一实施例中，第一缓冲层212于靠近第二半导体层213的一侧的缓冲层晶格常数与第二半导体层213的第二晶格常数至少相差0.3%以上。
图6是本发明第三实施例的光电元件2于一厚度方向上的铟含量分布情形，其中与上述实施例相同的地方在此不再赘述。如图6所示，除了各缓冲层212、214、216的铟含量呈一渐变变化外，位于第一缓冲层212与第三缓冲层216间的各半导体层213、215的铟含量也呈一渐变变化，其中渐变变化可为一连续变化，如图6所示，或一梯度变化(图未示)。
如图6所示，半导体叠层21中除了最外侧的第一半导体层211及第四半导体层217，各缓冲层212、214、216及位于缓冲层之间的各半导体层213、215，其相接触之处是由具有较低铟含量的一侧与具有较高铟含量的一侧相接，形成一锯齿状变化。整体而言，各缓冲层212、214、216的平均铟含量在厚度方向上逐渐减少，位于缓冲层之间的各半导体层213、215的平均铟含量在厚度方向上也逐渐减少。
对应于铟含量的变化，各缓冲层212、214、216及位于缓冲层之间的各半导体层213、215，其相接触之处是由具有低晶格常数的一侧与具有高晶格常数的一侧相接，形成一锯齿状变化，其中相接触之处的晶格常数至少相差0.3%以上。整体而言，各缓冲层212、214、216的平均晶格常数在厚度方向上逐渐减少，位于缓冲层之间的各半导体层213、215的平均晶格常数在厚度方向上也逐渐减少。
基于上述，当第一缓冲层212的第一缓冲层晶格常数小于第一半导体层211的第一晶格常数时，且第一缓冲层212成长于第一半导体层211上，第一半导体层211与第一缓冲层212之间具有一伸张应力(tensile strain)。当第一缓冲层212的第一缓冲层晶格常数小于第二半导体层213的第二晶格常数时，且第二半导体层213成长于第一缓冲层212上，第二半导体层213与第一缓冲层212之间具有一压缩应力(compress strain)。通过第二半导体层213与第一缓冲层212之间的压缩应力消除第一半导体层211与第一缓冲层212之间的伸张应力，使两相邻半导体层，例如第一半导体层211与第二半导体层213，之间的应力释放，减少光电元件2中缺陷或差排的产生。图7显示依本发明一实施例的光电元件2的SEM剖视图。相邻半导体层之间的缺陷或差排被局限于一处，如图7中标示x之处，此缺陷或差排不会沿着半导体层的厚度方向，如图7中箭头标示X的方向，持续往上累积。
以上各附图与说明虽仅分别对应特定实施例，然而，各个实施例中所说明或公开的元件、实施方式、设计准则、及技术原理除在彼此显相冲突、矛盾、或难以共同实施之外，吾人当可依其所需任意参照、交换、搭配、协调、或合并。
虽然以上说明了本发明，然而其并非用以限制本发明的范围、实施顺序、或使用的材料与制程方法。对于本发明所作的各种修饰与变更，皆不脱本发明的精神与范围。

Claims (10)

1.一光电元件，包含︰
第一半导体层，具有第一晶格常数；
第二半导体层，具有第二晶格常数，其中该第二晶格常数小于该第一晶格常数；
第一缓冲层，位于该第一半导体层与该第二半导体层之间；
第三半导体层，具有一第三晶格常数；及
第二缓冲层，位于该第二半导体层与该第三半导体层之间，
其中该第一缓冲层于靠近该第二半导体层的一侧的一晶格常数小于该第二晶格常数，且该第二缓冲层于靠近该第三半导体层的一侧的一晶格常数小于该第三晶格常数。
2.如权利要求1所述的光电元件，其中该第一缓冲层于靠近该第一半导体层的一侧的一晶格常数等于或小于该第一晶格常数。
3.如权利要求1所述的光电元件，包含一成长基板，该第一半导体层、该第一缓冲层及该第二半导体层是依序成长于该成长基板上。
4.如权利要求2所述的光电元件，其中该第一缓冲层具有一渐变晶格常数。
5.如权利要求4所述的光电元件，其中该渐变晶格常数在从该第一半导体层往该第二半导体层的一厚度方向上，为一连续减少或一梯度减少。
6.如权利要求1所述的光电元件，其中该第一半导体层包含具有一第一含量的一第一元素，该第二半导体层包含具有一第二含量的该第一元素，该第一含量不同于该第二含量，其中该第一元素包含ⅢA族或是ⅤA族元素。
7.如权利要求6所述的光电元件，其中该第一缓冲层包含具有一渐变含量的该第一元素，该渐变含量在从该第一半导体层往该第二半导体层的一厚度方向上为一连续变化或一梯度变化。
8.如权利要求6所述的光电元件，其中该第一半导体层包含具有一第三含量的一第二元素，该第二半导体层包含具有一第四含量的该第二元素，该第三含量不同于该第四含量，其中该第二元素包含ⅢA族或是ⅤA族元素，且该第二元素与该第一元素不同。
9.如权利要求8所述的光电元件，其中，该第一元素与该第二元素为ⅢA族元素，且该第一含量大于该第二含量，该第四含量大于该第三含量。
10.如权利要求1所述的光电元件，其中，该第二缓冲层的铟含量小于该第三半导体层的铟含量。
CN201310154247.4A 2013-04-28 2013-04-28 光电元件 Active CN104124315B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310154247.4A CN104124315B (zh) 2013-04-28 2013-04-28 光电元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310154247.4A CN104124315B (zh) 2013-04-28 2013-04-28 光电元件

Publications (2)

Publication Number Publication Date
CN104124315A CN104124315A (zh) 2014-10-29
CN104124315B true CN104124315B (zh) 2018-11-30

Family

ID=51769658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310154247.4A Active CN104124315B (zh) 2013-04-28 2013-04-28 光电元件

Country Status (1)

Country Link
CN (1) CN104124315B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI772587B (zh) * 2018-12-28 2022-08-01 晶元光電股份有限公司 半導體元件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI224872B (en) * 2003-03-17 2004-12-01 Vtera Technology Inc White light-emitting diode and its manufacturing method
CN1799123A (zh) * 2003-06-06 2006-07-05 三垦电气株式会社 氮化物类半导体元件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356595C (zh) * 2004-09-27 2007-12-19 晶元光电股份有限公司 Ⅲ族氮化物半导体元件及其制造方法
US20110220190A1 (en) * 2010-03-12 2011-09-15 Lee Rong-Ren Solar cell having a graded buffer layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI224872B (en) * 2003-03-17 2004-12-01 Vtera Technology Inc White light-emitting diode and its manufacturing method
CN1799123A (zh) * 2003-06-06 2006-07-05 三垦电气株式会社 氮化物类半导体元件及其制造方法

Also Published As

Publication number Publication date
CN104124315A (zh) 2014-10-29

Similar Documents

Publication Publication Date Title
US10680132B2 (en) Non-destructive wafer recycling for epitaxial lift-off thin-film device using a superlattice epitaxial layer
US9337381B2 (en) Semiconductor buffer structure, semiconductor device including the semiconductor buffer structure, and method of manufacturing the semiconductor device using the semiconductor buffer structure
KR101909919B1 (ko) 응력 완화 반도체 층
JP5836158B2 (ja) 歪吸収中間層遷移モジュールを有するｉｉｉ族窒化物半導体構造
KR101372677B1 (ko) 질화물 반도체 소자 및 질화물 반도체 웨이퍼
EP2151856A1 (en) Relaxation of strained layers
US20140001438A1 (en) Semiconductor devices and methods of manufacturing the same
CN103682009B (zh) 氮化物半导体晶片、氮化物半导体器件和制造氮化物半导体晶片的方法
WO2012071272A2 (en) Layer structures for controlling stress of heteroepitaxially grown iii-nitride layers
KR20170041227A (ko) 버퍼 층 스택 상에 iii-v 형의 활성 반도체 층을 포함하는 반도체 구조물 및 반도체 구조물의 제조 방법
EP2587523A1 (en) Semiconductor device including group iii- v compound semiconductor layer, and method of manufacturing the semiconductor device
CN101651092A (zh) 电路结构的制造方法
US20140084296A1 (en) Nitride semiconductor wafer, nitride semiconductor device, and method for manufacturing nitride semiconductor wafer
TW202013433A (zh) Iii-n半導體結構及形成iii-n半導體結構的方法
KR20110120019A (ko) 반도체 소자
WO2014053831A1 (en) Semiconductor material
JP2017147464A (ja) 半導体基板
CN110534626B (zh) 一种超晶格量子点结构及其制作方法
CN104124315B (zh) 光电元件
US20240154059A1 (en) Method of controlling bow in a semiconductor structure, semiconductor structure, and semiconductor device
TWI578564B (zh) 光電元件
US20120285371A1 (en) Method for making flat substrate from incremental-width nanorods with partial coating
EP2704184B1 (en) Semiconductor buffer structure, semiconductor device including the same, and manufacturing method thereof
JP2014175598A (ja) 化合物半導体積層体及び半導体装置
JP5996489B2 (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant