CN103972204A - 封装基板、半导体封装件及其制法 - Google Patents
封装基板、半导体封装件及其制法 Download PDFInfo
- Publication number
- CN103972204A CN103972204A CN201310059642.4A CN201310059642A CN103972204A CN 103972204 A CN103972204 A CN 103972204A CN 201310059642 A CN201310059642 A CN 201310059642A CN 103972204 A CN103972204 A CN 103972204A
- Authority
- CN
- China
- Prior art keywords
- insulating protective
- protective layer
- bonding land
- substrate body
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 239000000758 substrate Substances 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000011241 protective layer Substances 0.000 claims abstract description 101
- 239000010410 layer Substances 0.000 claims abstract description 73
- 239000000463 material Substances 0.000 claims description 39
- 238000004806 packaging method and process Methods 0.000 claims description 28
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 239000006071 cream Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种封装基板、半导体封装件及其制法，该封装基板包括：基板本体；第一绝缘保护层，其形成于该基板本体的表面上，其中，该基板本体的表面定义有一环绕该第一绝缘保护层的接合区，且该第一绝缘保护层的外缘侧壁与该接合区之间的距离大于或等于0.05毫米；以及第一线路层，其形成于该第一绝缘保护层下的基板本体的表面上，且具有多个延伸至该接合区内的第一电性接触垫。本发明可避免相邻两导电组件间因产生气洞而发生桥接现象，进而提高产品良率。
Description
技术领域
本发明涉及一种封装基板、半导体封装件及其制法，更详言之，本发明为一种覆晶式封装基板、半导体封装件及其制法。
背景技术
现今，随着科技发展的进步，电子产品的业者纷纷研发出更优质的半导体封装技术，藉以跟进科技发展的脚步。
覆晶（Flip Chip）是现今半导体封装的主流技术之一，其通过将芯片的作用面朝下并通过凸块作为芯片与基板的电性连接。早期的覆晶技术是将凸块接置于基板的线路的电性连接垫上；但是，随着电子产品更趋于轻薄短小及功能不断提升的需求，芯片的布线密度愈来愈高，传统覆晶技术已不敷使用，因此遂发展出一种迹线上方凸块（Bump-on-Trace，BOT）型式的覆晶技术，其将凸块接置在面积较小的迹线上，而非面积较大的电性连接垫上，因此可符合高线路密度的电子产品的需求。
请参阅图1A至图1C’，其为现有的迹线上方凸块型式的半导体封装件及其制法的剖面示意图，其中，图1C’为图1C的俯视图，图1C”为图1C’的局部放大图。
如图1A所示，提供一基板本体10，其一表面101上定义有一置晶区11，该置晶区11内缘定义有一环形的接合区111（参照图1A与图1C’），并于该置晶区11中间的表面上形成第一线路层12，而该第一线路层12具有多个延伸至该接合区111内的第一电性接触垫121，另外，于该置晶区11边缘的表面上形成第二线路层13，且该第二线路层13具有多个延伸至该接合区111内的第二电性接触垫131，然后，于该置晶区11中间的表面与该第一线路层12上形成第一绝缘保护层14，接着，再于该置晶区11边缘的表面与第二线路层13上形成第二绝缘保护层15。
如图1B所示，于该第一绝缘保护层14的中间表面上形成底部填充材16。
如图1C、图1C’与图1C”所示，提供一半导体芯片17，且该半导体芯片17上具有多个导电组件18，并通过该等导电组件18将该半导体芯片17覆晶接置于该基板本体10上，各该导电组件18设于该接合区111内的第一电性接触垫121与该第二电性接触垫131上，该底部填充材16受到该半导体芯片17挤压而流动并分布于该基板本体10与该半导体芯片17之间，且该底部填充材16包覆该第一线路层12、第二线路层13、第一绝缘保护层14、部份该第二绝缘保护层15与该等导电组件18；其中，为了方便说明，图1C’与图1C”省略该半导体芯片17并仅图标部分该第一线路层12与该第二线路层13。但，如图1C”所示，由于将该半导体芯片17接置至该基板本体10时，该基板本体10上的该底部填充材16受到挤压而流动并分布于该基板本体10与该半导体芯片17之间，该底部填充材16于流动过程中会包入空气，且最终于该底部填充材16中靠近该第一绝缘保护层14与该第二绝缘保护层15的边缘的相邻两导电组件18间形成气洞（void）19，导致后续相邻两导电组件18容易通过气洞19而桥接，进而影响整体半导体封装件的良率。
因此，如何克服现有技术的种种问题，实为一重要课题。
发明内容
为解决上述现有技术的种种问题，本发明的主要目的在于揭露一种封装基板、半导体封装件及其制法，可避免相邻两导电组件间因产生气洞而发生桥接现象，进而提高产品良率。
本发明的封装基板包括：基板本体；第一绝缘保护层，其形成于该基板本体的表面上，其中，该基板本体的表面定义有一环绕该第一绝缘保护层的接合区，且该第一绝缘保护层的外缘侧壁与该接合区之间的距离大于或等于0.05毫米；以及第一线路层，其形成于该第一绝缘保护层下的基板本体的表面上，且具有多个延伸至该接合区内的第一电性接触垫。
前述的封装基板中，还包括第二线路层，其形成于该接合区外的表面上，且具有多个延伸至该接合区内的第二电性接触垫。
本发明又提供一种半导体封装件，其包括：基板本体；第一绝缘保护层，其形成于该基板本体的表面上，其中，该基板本体的表面定义有一环绕该第一绝缘保护层的接合区，且该第一绝缘保护层的外缘侧壁与该接合区之间的距离大于或等于0.05毫米；第一线路层，其形成于该第一绝缘保护层下的基板本体的表面上，且具有多个延伸至该接合区内的第一电性接触垫；多个导电组件，各该导电组件设于该接合区内的第一电性接触垫上；一半导体芯片，其通过该多个导电组件覆晶接置于该基板本体上；以及底部填充材，其形成于该基板本体与该半导体芯片之间，且包覆该第一线路层、第一绝缘保护层与该等导电组件。
前述的半导体封装件中，还包括第二线路层，其形成于该接合区外的表面上，且具有多个延伸至该接合区内的第二电性接触垫。
本发明再提供一种半导体封装件的制法，其包括：提供一封装基板，其包括：基板本体；第一绝缘保护层，其形成于该基板本体的表面上，其中，该基板本体的表面定义有一环绕该第一绝缘保护层的接合区，且该第一绝缘保护层的外缘侧壁与该接合区之间的距离大于或等于0.05毫米；以及第一线路层，其形成于该第一绝缘保护层下的基板本体的表面上，且具有多个延伸至该接合区内的第一电性接触垫；于该第一绝缘保护层上形成底部填充材；以及通过多个导电组件将一半导体芯片覆晶接置于该基板本体上，各该导电组件设于该接合区内对应的第一电性接触垫上，该底部填充材受到该半导体芯片挤压而流动并分布于该基板本体与该半导体芯片之间，使该底部填充材包覆该第一线路层、第一绝缘保护层与该等导电组件。
前述的半导体封装件的制法中，该封装基板还包括第二线路层，其形成于该接合区外的表面上，且具有多个延伸至该接合区内的第二电性接触垫。
依上所述，本发明可使第一绝缘保护层的外缘侧壁与该接合区之间的距离大于或等于0.05毫米，并且不设置第二绝缘保护层，以避免气洞最终存留在该等导电组件之间；或者，于前述封装基板的该接合区外的表面与第二线路层上设置第二绝缘保护层，但使该底部填充材不覆盖该第二绝缘保护层，同样可避免气洞于第二绝缘保护层附近产生；或者，于前述封装基板的该置晶区边缘的表面与第二线路层上设置第二绝缘保护层，并使该底部填充材覆盖该第二绝缘保护层，但使该第二绝缘保护层的内缘侧壁与该接合区之间的距离大于或等于0.3毫米，也可避免气洞存留在该等导电组件之间。故本发明可有效避免导电组件的桥接现象，进而提高产品良率。
附图说明
图1A至图1C’用于显示现有的迹线上方凸块型式的半导体封装件及其制法的剖面示意图，其中，图1C’为图1C的俯视图，图1C”为图1C’的局部放大图。
图2A与图2B为本发明的封装基板、半导体封装件及其制法的第一实施例的示意图，其中，图2A为剖面图，图2B为图2A的俯视图。
图3A与图3B为本发明的封装基板、半导体封装件及其制法的第二实施例的示意图，其中，图3A与图3A’为不同实施例的剖面图，图3B为图3A的俯视图。
符号说明
10、20、30 基板本体
101、201、301 表面
11、21、31 置晶区
111、211、311 接合区
12、22、32 第一线路层
121、221、321 第一电性接触垫
13、23、33 第二线路层
131、231、331 第二电性接触垫
14、24、34 第一绝缘保护层
241、341 外缘侧壁
15、35 第二绝缘保护层
16、25、36、36’ 底部填充材
17、26、37 半导体芯片
18、27、38 导电组件
19 气洞
351 内缘侧壁
d1、d2、d3 距离。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“侧”、“外缘”、“边缘”、“内缘”、“中间”、“一”及“二”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
第一实施例
以下将配合图2A与图2B以详细说明本发明的封装基板、半导体封装件及其制法的第一实施例的示意图，其中，图2A为剖面图，图2B为图2A的俯视图。
如图所示，提供一基板本体20，其一表面201上定义有一置晶区21，该置晶区21内定义有一环形的接合区211，于该置晶区21中间的表面上形成有第一线路层22，且该第一线路层22具有多个延伸至该接合区211内的第一电性接触垫221，于靠近该置晶区21边缘的表面上，也就是该接合区211外的表面201上形成有第二线路层23，且该第二线路层23具有多个延伸至该接合区211内的第二电性接触垫231。此外，在本文中，该接合区211的边界由分别形成于第一线路层22及/或第二线路层23上的导电组件27所决定。
然后，于该置晶区21中间的表面与该第一线路层22上形成第一绝缘保护层24，以使该接合区211环绕该第一绝缘保护层24，且该第一绝缘保护层24的外缘侧壁241与该接合区211之间的距离d1大于或等于0.05毫米。
接着，于该第一绝缘保护层24上形成例如底胶（underfill）或非导电膏（Non-Conductive Paste，NCP）的底部填充材25，并且通过多个导电组件27将半导体芯片26覆晶接置于该基板本体20上，而各该导电组件27设于该接合区211内对应的第一电性接触垫221与第二电性接触垫231上，该底部填充材25受到该半导体芯片26挤压而流动并分布于该基板本体20与该半导体芯片26之间，使该底部填充材25包覆该第一线路层22、第二线路层23、第一绝缘保护层24与该等导电组件27，此外，该导电组件27为焊料凸块。
要特别说明的是，为了方便说明，图2B省略该第一线路层22、第二线路层23、底部填充材25、半导体芯片26与导电组件27。
第二实施例
以下将配合图3A与图3B以详细说明本发明的封装基板、半导体封装件及其制法的第二实施例的示意图，其中，图3A与图3A’为不同实施例的剖面图，图3B为图3A的俯视图。
如图3A与图3B所示，提供一基板本体30，其一表面301上定义有一置晶区31，该置晶区31内定义有一环形的接合区311，于该置晶区31中间的表面上形成有第一线路层32，且该第一线路层32具有多个延伸至该接合区311内的第一电性接触垫321，于靠近该置晶区31边缘的表面上，也就是该接合区311外的表面301上形成第二线路层33，且该第二线路层33具有多个延伸至该接合区311内的第二电性接触垫331。
接着，于该置晶区31中间的表面与第一线路层32上形成第一绝缘保护层34，是以，该接合区311环绕该第一绝缘保护层34，且该第一绝缘保护层34的外缘侧壁341与该接合区311之间的距离d2大于或等于0.05毫米，另外，于该接合区311外的表面301与第二线路层33上还形成有第二绝缘保护层35。
又，于该第一绝缘保护层34上形成例如底胶（underfill）或非导电膏（Non-Conductive Paste，NCP）的底部填充材36，并且通过多个导电组件38将半导体芯片37覆晶接置于该基板本体30上，而各该导电组件38设于该接合区311内的第一电性接触垫321与第二电性接触垫331上，该底部填充材36受到该半导体芯片37挤压而流动并分布于该基板本体30与该半导体芯片37之间，且该底部填充材36包覆该第一线路层32、第二线路层33、第一绝缘保护层34与该等导电组件38，而该底部填充材36未覆盖该第二绝缘保护层35，此外，该导电组件38为焊料凸块。
另外，请参阅图3A’，其与图3A的差异在于：该第二绝缘保护层35的内缘侧壁351与该接合区311之间的距离d3大于或等于0.3毫米，且该底部填充材36’覆盖该第二绝缘保护层35。至于其它相关工艺均类似，故不再赘述。
要特别说明的是，为了方便说明，图3B省略该第一线路层32、第二线路层33、底部填充材36、半导体芯片37与导电组件38。
本发明还提供一种封装基板，包括：基板本体20、第一线路层22、第二线路层23以及第一绝缘保护层24，该基板本体20的一表面201上定义有一置晶区21，该置晶区21内缘定义有一环绕该第一绝缘保护层24的接合区211，而该第一线路层22形成于该第一绝缘保护层24下的基板本体20的表面201上，且具有多个延伸至该接合区211内的第一电性接触垫221，又该第二线路层23形成于该接合区211外的表面上，且具有多个延伸至该接合区211内的第二电性接触垫231。此外，该第一绝缘保护层24形成于该基板本体20的表面201上，且该第一绝缘保护层24的外缘侧壁241与该接合区211之间的距离d1大于或等于0.05毫米。
另外，前述的封装基板可为另一种实施例，可于接合区311外的表面与第二线路层33上形成第二绝缘保护层35，且该第二绝缘保护层35的内缘侧壁351与该接合区311之间的距离d3大于或等于0.3毫米。
本发明又提供一种半导体封装件，包括：基板本体20、第一线路层22、第二线路层23、第一绝缘保护层24、一半导体芯片26以及底部填充材25，该基板本体20的一表面201上定义有一置晶区21，该置晶区21内缘定义有一环绕该第一绝缘保护层24的接合区211，而该第一线路层22形成于该第一绝缘保护层24下的基板本体20的表面201上，且具有多个延伸至该接合区211内的第一电性接触垫221，又该第二线路层23形成于该接合区211外的表面上，且具有多个延伸至该接合区211内的第二电性接触垫231。
此外，该第一绝缘保护层24形成于该基板本体20的表面201上，且该第一绝缘保护层24的外缘侧壁241与该接合区211之间的距离d1大于或等于0.05毫米。
该半导体芯片26通过多个导电组件27覆晶接置于该基板本体20上，且各该导电组件27设于该接合区211内的第一电性接触垫221或第二电性接触垫231上，而且使用例如底胶（underfill）或非导电膏（Non-Conductive Paste，NCP）的该底部填充材25形成于该基板本体20与该半导体芯片26之间，且包覆该第一线路层22、第二线路层23、第一绝缘保护层24与该等导电组件27，此外，该导电组件27为焊料凸块。
另外，本发明再提供另一种半导体封装件，其与前述半导体封装件的差异在于：可于该接合区311外的表面与该第二线路层33上形成第二绝缘保护层35，且该第二绝缘保护层35的内缘侧壁351与该接合区311之间的距离d3大于或等于0.3毫米。至于其它相关工艺均类似，故不再赘述。
上述的半导体封装件中，该底部填充材36形成于该基板本体30与该半导体芯片37之间，且包覆该第一线路层32、第二线路层33、第一绝缘保护层34与该等导电组件38，该底部填充材36未覆盖该第二绝缘保护层35；或者，于另一种实施例中，该底部填充材36包覆该第一线路层32、第二线路层33、第一绝缘保护层34、部分该第二绝缘保护层35与该等导电组件38，即该底部填充材36覆盖该第二绝缘保护层35，此外，该导电组件38为焊料凸块。
综上所述，本发明使第一绝缘保护层的外缘侧壁与该接合区之间的距离大于或等于0.05毫米，并且不设置第二绝缘保护层，以避免气洞最终存留在该等导电组件之间；或者，于前述封装基板的该接合区外的表面与第二线路层上设置第二绝缘保护层，但使该底部填充材不覆盖该第二绝缘保护层，同样可避免气洞于第二绝缘保护层附近产生；或者，于前述封装基板的该置晶区边缘的表面与第二线路层上设置第二绝缘保护层，并使该底部填充材覆盖该第二绝缘保护层，但使该第二绝缘保护层的内缘侧壁与该接合区之间的距离大于或等于0.3毫米，也可避免气洞存留在该等导电组件之间。故本发明可有效避免导电组件的桥接现象，进而提高产品良率。
上述该些实施例仅例示性说明本发明的功效，而非用于限制本发明，任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述该些实施例进行修饰与改变。此外，在上述该些实施例中的组件的数量仅为例示性说明，也非用于限制本发明。因此本发明的权利保护范围，应如权利要求书所列。
Claims (17)
1.一种封装基板，其包括：
基板本体；
第一绝缘保护层，其形成于该基板本体的表面上，该基板本体的表面定义有一环绕该第一绝缘保护层的接合区，且该第一绝缘保护层的外缘侧壁与该接合区之间的距离大于或等于0.05毫米；以及
第一线路层，其形成于该第一绝缘保护层下的基板本体的表面上，且具有多个延伸至该接合区内的第一电性接触垫。
2.根据权利要求1所述的封装基板，其特征在于，该封装基板还包括第二线路层，其形成于该接合区外的表面上，且具有多个延伸至该接合区内的第二电性接触垫。
3.根据权利要求2所述的封装基板，其特征在于，该封装基板还包括第二绝缘保护层，其形成于该接合区外的表面与第二线路层上，且该第二绝缘保护层的内缘侧壁与该接合区之间的距离大于或等于0.3毫米。
4.一种半导体封装件，其包括：
基板本体；
第一绝缘保护层，其形成于该基板本体的表面上，该基板本体的表面定义有一环绕该第一绝缘保护层的接合区，且该第一绝缘保护层的外缘侧壁与该接合区之间的距离大于或等于0.05毫米；
第一线路层，其形成于该第一绝缘保护层下的基板本体的表面上，且具有多个延伸至该接合区内的第一电性接触垫；
多个导电组件，各该导电组件设于该接合区内的第一电性接触垫上；
半导体芯片，其通过该多个导电组件覆晶接置于该基板本体上；以及
底部填充材，其形成于该基板本体与该半导体芯片之间，且包覆该第一线路层、第一绝缘保护层与该等导电组件。
5.根据权利要求4所述的半导体封装件，其特征在于，该半导体封装件还包括第二线路层，其形成于该接合区外的表面上，且具有多个延伸至该接合区内的第二电性接触垫。
6.根据权利要求5所述的半导体封装件，其特征在于，该导电组件还设于该接合区内的第二电性接触垫上。
7.根据权利要求5所述的半导体封装件，其特征在于，该半导体封装件还包括第二绝缘保护层，其形成于该接合区外的表面与该第二线路层上，且该第二绝缘保护层的内缘侧壁与该接合区之间的距离大于或等于0.3毫米。
8.根据权利要求7所述的半导体封装件，其特征在于，该底部填充材覆盖或未覆盖该第二绝缘保护层。
9.根据权利要求4所述的半导体封装件，其特征在于，该底部填充材为底胶或非导电膏。
10.根据权利要求4所述的半导体封装件，其特征在于，该导电组件为焊料凸块。
11.一种半导体封装件的制法，包括：
提供一封装基板，其包括：
基板本体；
第一绝缘保护层，其形成于该基板本体的表面上，该基板本体的表面定义有一环绕该第一绝缘保护层的接合区，且该第一绝缘保护层的外缘侧壁与该接合区之间的距离大于或等于0.05毫米；以及
第一线路层，其形成于该第一绝缘保护层下的基板本体的表面上，且具有多个延伸至该接合区内的第一电性接触垫；
于该第一绝缘保护层上形成底部填充材；以及
通过多个导电组件将一半导体芯片覆晶接置于该基板本体上，各该导电组件设于该接合区内对应的第一电性接触垫上，该底部填充材受到该半导体芯片挤压而流动并分布于该基板本体与该半导体芯片之间，使该底部填充材包覆该第一线路层、第一绝缘保护层与该等导电组件。
12.根据权利要求11所述的半导体封装件的制法，其特征在于，该封装基板还包括第二线路层，其形成于该接合区外的表面上，且具有多个延伸至该接合区内的第二电性接触垫。
13.根据权利要求12所述的半导体封装件的制法，其特征在于，该导电组件还设于该接合区内的第二电性接触垫上。
14.根据权利要求12所述的半导体封装件的制法，其特征在于，于该接合区外的表面与第二线路层上还形成有第二绝缘保护层，且该第二绝缘保护层的内缘侧壁与该接合区之间的距离大于或等于0.3毫米。
15.根据权利要求14所述的半导体封装件的制法，其特征在于，该底部填充材覆盖或未覆盖该第二绝缘保护层。
16.根据权利要求11所述的半导体封装件的制法，其特征在于，该底部填充材为底胶或非导电膏。
17.根据权利要求11所述的半导体封装件的制法，其特征在于，该导电组件为焊料凸块。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102104525A TWI546923B (zh) | 2013-02-06 | 2013-02-06 | 封裝基板、半導體封裝件及其製法 |
| TW102104525 | 2013-02-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103972204A true CN103972204A (zh) | 2014-08-06 |
Family
ID=51241536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310059642.4A Pending CN103972204A (zh) | 2013-02-06 | 2013-02-26 | 封装基板、半导体封装件及其制法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103972204A (zh) |
| TW (1) | TWI546923B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1206936A (zh) * | 1997-07-30 | 1999-02-03 | 株式会社日立制作所 | 半导体器件及其制造方法 |
| CN1551338A (zh) * | 2003-05-19 | 2004-12-01 | �¹������ҵ��ʽ���� | 制造半导体封装的方法和制造半导体器件的方法 |
| CN1993011A (zh) * | 2005-12-30 | 2007-07-04 | 矽品精密工业股份有限公司 | 电子载板及其构装结构 |
| TW200733333A (en) * | 2005-12-22 | 2007-09-01 | Shinko Electric Ind Co | Flip-chip mounting substrate and flip-chip mounting method |
| US20110121464A1 (en) * | 2009-11-24 | 2011-05-26 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Electrical Interconnect with Stress Relief Void |
-
2013
- 2013-02-06 TW TW102104525A patent/TWI546923B/zh active
- 2013-02-26 CN CN201310059642.4A patent/CN103972204A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1206936A (zh) * | 1997-07-30 | 1999-02-03 | 株式会社日立制作所 | 半导体器件及其制造方法 |
| CN1551338A (zh) * | 2003-05-19 | 2004-12-01 | �¹������ҵ��ʽ���� | 制造半导体封装的方法和制造半导体器件的方法 |
| TW200733333A (en) * | 2005-12-22 | 2007-09-01 | Shinko Electric Ind Co | Flip-chip mounting substrate and flip-chip mounting method |
| CN1993011A (zh) * | 2005-12-30 | 2007-07-04 | 矽品精密工业股份有限公司 | 电子载板及其构装结构 |
| US20110121464A1 (en) * | 2009-11-24 | 2011-05-26 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Electrical Interconnect with Stress Relief Void |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201432867A (zh) | 2014-08-16 |
| TWI546923B (zh) | 2016-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103165563B (zh) | 半导体封装件及其制法 | |
| CN102176438B (zh) | 双面封装结构及应用其的无线通信系统 | |
| US10818637B2 (en) | Thin bonded interposer package | |
| CN102760715A (zh) | 嵌埋电子组件的封装结构及其制法 | |
| CN104576593A (zh) | 封装结构及其制法 | |
| CN105321902A (zh) | 封装结构及其制法 | |
| TW201812932A (zh) | 電子封裝件及其製法 | |
| CN101188230B (zh) | 封装结构及其制造方法 | |
| CN104425466A (zh) | 具有偏向堆栈元件的封装模块 | |
| CN102683322B (zh) | Pop封装结构及其制造方法 | |
| CN103367267B (zh) | 焊锡安装基板及其制造方法、以及半导体装置 | |
| CN103137581B (zh) | 具有导电凸块的半导体装置、封装结构及制法 | |
| JP2009177061A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN101211792A (zh) | 半导体封装件及其制法与堆叠结构 | |
| CN104681499A (zh) | 封装堆栈结构及其制法 | |
| CN203013702U (zh) | 封装结构 | |
| CN103050449A (zh) | 封装件及其制法 | |
| CN104183555B (zh) | 半导体封装件及其制法 | |
| CN104576622A (zh) | 具有偏向堆叠元件的封装模块 | |
| TWI569339B (zh) | 封裝結構之製法及其封裝基板 | |
| CN103972204A (zh) | 封装基板、半导体封装件及其制法 | |
| CN103489832A (zh) | 封装基板板片结构、封装基板、半导体封装件及其制法 | |
| KR102017829B1 (ko) | 관통부를 갖는 인쇄 회로 기판 및 이를 이용하여 형성된 반도체 패키지 | |
| CN107230669A (zh) | 具有埋入式电路的封装基材 | |
| US20140085845A1 (en) | Thick-film hybrid circuit structure and method of manufacture the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140806 |
|
| WD01 | Invention patent application deemed withdrawn after publication |