CN103906370B - 芯片封装结构、具有内埋元件的电路板及其制作方法 - Google Patents
芯片封装结构、具有内埋元件的电路板及其制作方法 Download PDFInfo
- Publication number
- CN103906370B CN103906370B CN201210577545.XA CN201210577545A CN103906370B CN 103906370 B CN103906370 B CN 103906370B CN 201210577545 A CN201210577545 A CN 201210577545A CN 103906370 B CN103906370 B CN 103906370B
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive circuit
- circuit layer
- electronic component
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 238000000034 method Methods 0.000 claims description 39
- 238000003466 welding Methods 0.000 claims description 36
- 238000009713 electroplating Methods 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims 5
- 229910000679 solder Inorganic materials 0.000 description 12
- 239000007800 oxidant agent Substances 0.000 description 7
- 230000001590 oxidative effect Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- -1 PI) Polymers 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 3
- 239000011112 polyethylene naphthalate Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000003985 ceramic capacitor Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- WGCNASOHLSPBMP-UHFFFAOYSA-N hydroxyacetaldehyde Natural products OCC=O WGCNASOHLSPBMP-UHFFFAOYSA-N 0.000 description 1
- 238000002386 leaching Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000005026 oriented polypropylene Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及一种电路板，包括嵌合结构、第一和第二导电线路层、第二介电层及第三导电线路层。嵌合结构包括第一介电层及电子元件，第一介电层包括相对的第一和第二表面，电子元件包括多个导电连接端子并嵌合于该第一介电层的第一表面，且电子元件露出于该第一表面的表面与第一表面齐平，电子元件的多个导电连接端子露出于第一表面。第一和第二导电线路层分别设置于第一表面和第二表面，第一导电线路层包括设置于该电子元件的部分导电连接端子与该第一表面齐平的表面上的端子连接线路。第二介电层和第三导电线路层依次形成于该第一导电线路层一侧。本发明还涉及一种该电路板的制作方法及芯片封装结构。
Description
技术领域
本发明涉及电路板制作领域，尤其涉及一种具有内埋元件的电路板、采用该电路板的芯片封装结构及其制作方法。
背景技术
印刷电路板因具有装配密度高等优点而得到了广泛的应用。关于电路板的应用请参见文献Takahashi, A. Ooki, N. Nagai, A. Akahoshi, H. Mukoh, A. Wajima, M. Res. Lab,
High density multilayer printed circuit board for HITAC M-880，IEEE Trans. on Components, Packaging, and Manufacturing
Technology, 1992, 15(4): 1418-1425。
现有技术的印刷电路板的电子元件大多设置于电路板的外侧，如此则增大了印刷电路板的整体体积；另外，当印刷电路板需要设置较多的电子元件时，由于印刷电路板的表面积有限，电子元件的设置数量也大大受限。该电子元件可以为主动或被动元件，如电阻、电容等。
发明内容
因此，有必要提供一种体积较小且设计更加合理的芯片封装结构、具有内埋元件的电路板及其制作方法。
一种制作具有内埋元件的电路板的方法，包括步骤：提供嵌合结构，该嵌合结构包括第一介电层及电子元件，该第一介电层包括相对的第一表面和第二表面，该电子元件包括多个导电连接端子，该电子元件嵌合于该第一介电层的第一表面且该电子元件露出于该第一表面的表面与该第一表面齐平，该电子元件的多个导电连接端子露出于该第一表面；在该第一介电层内形成多个贯穿该第一表面和第二表面的通孔；通过电镀工艺在该第一表面和第二表面分别形成第一导电线路层和第二导电线路层，并在该多个通孔内形成电连接该第一导电线路层和第二导电线路层的导电通孔，该第一导电线路层包括设置于该电子元件的部分导电连接端子与该第一表面齐平的表面上的端子连接线路；及在该第一导电线路层一侧依次形成第二介电层和第三导电线路层，从而形成具有内埋元件的电路板。
一种具有内埋元件的电路板，包括嵌合结构、第一导电线路层、第二导电线路层、第二介电层及第三导电线路层。该嵌合结构包括第一介电层及电子元件，该第一介电层包括相对的第一表面和第二表面，该电子元件包括多个导电连接端子，该电子元件嵌合于该第一介电层的第一表面且该电子元件露出于该第一表面的表面与该第一表面齐平，该电子元件的多个导电连接端子露出于该第一表面。该第一导电线路层和第二导电线路层分别设置于该第一表面和第二表面，该第一导电线路层包括设置于该电子元件的部分导电连接端子与该第一表面齐平的表面上的端子连接线路。该第二介电层和第三导电线路层依次形成于该第一导电线路层一侧。
一种芯片封装结构，包括如上所述的具有内埋元件的电路板及芯片。该具有内埋元件的电路板进一步包括第三介电层、第四导电线路层、第一防焊层及第二防焊层。该第三介电层和第四导电线路层依次形成于该第二导电线路层一侧，该第一防焊层和第二防焊层分别形成于该第三导电线路层和第四导电线路层上，该第一防焊层部分覆盖该第三导电线路层，露出于该第一防焊层的第三导电线路层构成第一电性连接垫，该第二防焊层部分覆盖该第四导电线路层，露出于该第二防焊层的第四导电线路层构成第二电性连接垫。该芯片封装于该具有内埋元件的电路板上且与该第一电性连接垫电连接。
相对于现有技术，本实施例的具有内埋元件的电路板将电子元件置入电路板内部，则电路板上可设置的元件的数量增加，给电路板的设计增加了弹性。另外，本实施例中的具有内埋元件的电路板可应用于HDI高密度积层板。
附图说明
图1是本发明实施例提供的两个介电层、两个电子元件、及相对两侧分别具有离型层的承载板的剖面图。
图2是将图1中的介电层、电子元件及承载板按照介电层、电子元件、承载板、电子元件及介电层的顺序层叠后形成的多层结构的剖视图。
图3是将图2的多层结构中的承载板分离出去后形成的电子元件嵌入介电层内的结构的剖视图。
图4是在图3中的介电层内开设通孔后的剖视图。
图5是在图4中的介电层相对两侧分别形成导电线路层并在通孔内形成导电材料以形成导电通孔后的剖视图。
图6是在图5中的两个导电线路层侧分别依次形成介电层和导电线路层后的剖视图。
图7是在图6中的最外侧的导电线路层上分别形成防焊层后形成具有内埋元件的电路板的剖视图。
图8是在图7的电路板的一侧形成焊料凸块后剖视图。
图9是在图8的具有内埋元件的电路板上封装芯片后形成的芯片封装结构的剖视图。
主要元件符号说明
| 第一介电层 | 11 |
| 电子元件 | 12 |
| 承载板 | 14 |
| 离型层 | 13 |
| 导电连接端子 | 121 |
| 第一表面 | 112 |
| 第二表面 | 114 |
| 嵌合结构 | 10 |
| 通孔 | 115 |
| 第一导电线路层 | 15 |
| 第二导电线路层 | 16 |
| 导电通孔 | 17 |
| 端子连接线路 | 151 |
| 第二介电层 | 18 |
| 第三导电线路层 | 19 |
| 第三介电层 | 20 |
| 第四导电线路层 | 21 |
| 导电孔 | 22 |
| 第一防焊层 | 23 |
| 第二防焊层 | 24 |
| 第一电性连接垫 | 25 |
| 第二电性连接垫 | 26 |
| 具有内埋元件的电路板 | 30 |
| 第一表面处理层 | 27 |
| 第二表面处理层 | 28 |
| 焊料凸块 | 29 |
| 芯片 | 40 |
| 芯片封装结构 | 50 |
| 焊球 | 34 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1至图9本发明实施例提供一种制作芯片封装结构的方法，包括如下步骤：
步骤1：请参阅图1和图2，提供两个第一介电层11、两个电子元件12及承载板14，在该承载板14的相对两侧分别设置离型层13，并依次层叠并一次压合第一介电层11、电子元件12、承载板14、电子元件12、第一介电层11成为一个整体。
该两个第一介电层11的材料可以为聚酰亚胺（Polyimide, PI）、聚乙烯对苯二甲酸乙二醇酯(Polyethylene Terephthalate,
PET)或聚萘二甲酸乙二醇酯(Polyethylene naphthalate，PEN)、PP(Prepreg)或ABF(Ajinomoto
Build-up film)等，优选为PP或ABF，每个第一介电层11均包括相对的第一表面112和第二表面114。该电子元件12可以为主动或被动元件，如电阻、电容等，本实施例中，该电子元件12为陶瓷电容器，包括两个导电连接端子121，即陶瓷电容器的电极。该承载板14用于在压合过程中支撑和承载该两个第一介电层11和两个电子元件12，该承载板14的材料可以为PI、玻璃纤维层压布或金属如铜等。该离型层13为将塑料薄膜做等离子处理或涂氟处理形成，或在薄膜材质如PET、PE、OPP的表层上涂硅（silicone）离型剂形成，该离型层13用于在后续步骤中方便该两个第一介电层11和电子元件12与承载板14的相互剥离。
可以理解的是，该导电连接端子121的数量也可以多于两个，并不限于本实施例。
压合该第一介电层11、电子元件12、承载板14、电子元件12、第一介电层11可在压合机中进行。经过压合后，两个电子元件12分别贴合在相邻的离型层13的表面；两个第一介电层11的第一表面112与对应的离型层13相对并在压合力作用下分别贴合于对应的离型层13的表面，且使每个电子元件12嵌合于对应的第一介电层11的第一表面112内，每个电子元件12邻近于对应离型层13的表面与对应的第一介电层11的第一表面112相齐平，且每个电子元件12的两个导电连接端子121露出于第一表面112，每个第一介电层11的厚度大于对应电子元件12的厚度。
步骤2：请参阅图3，利用剥膜工艺将该承载板14和两个离型层13去除，得到两个包括第一介电层11和嵌合于该第一介电层11内的电子元件12的嵌合结构10。
因为该承载板14与第一介电层11和电子元件12之间均设置离型层13，利用离型层13的可剥离性，可方便地将该承载板14和离型层13剥离去除，从而将承载板14相对两侧的结构相互分离，形成两个嵌合结构10。
两个嵌合结构10结构相同，以下以其中之一进行说明。该嵌合结构10包括第一介电层11及嵌合于该第一介电层11的第一表面112的电子元件12，该电子元件12露出于该第一表面112的表面与该第一表面112齐平，且电子元件12的两个导电连接端子121露出于该第一表面112。
步骤3：请参阅图4，在该介电层上形成贯穿该第一表面112和第二表面114的多个通孔115。形成该多个通孔115的方法可以为激光蚀孔或机械钻孔。
步骤4：请参阅图5，通过电镀的方法在该第一表面112和该电子元件12露出于该第一表面112的表面形成第一导电线路层15，在该第二表面114形成第二导电线路层16，并在该多个通孔115内分别形成使该第一导电线路层15和第二导电线路层16电导通的导电通孔17。
通过电镀的方法形成第一导电线路层15、第二导电线路层16及导电通孔17的方法具体包括如下步骤：
首先，对嵌合结构10进行清洗，去除其表面污渍及进行步骤3蚀孔或钻孔工艺时残留的废渣等，使嵌合结构10的表面及通孔115的内壁清洁，以利于后续步骤的进行。
其次，通过化学镀铜的方法在该第一介电层11的第一表面112和第二表面114、该电子元件12露出于第一表面112的表面以及通孔115的内壁形成导电膜（图未示）。可以理解，形成该导电膜的工艺还可以为黑孔化工艺、黑影工艺等，并不以本实施例为限。
再次，提供图案化的光致抗蚀剂层（图未示），使预形成第一导电线路层15、第二导电线路层16和导电通孔17的区域露出于该光致抗蚀剂层，其它区域被该光致抗蚀剂层所遮挡。
进一步地，将形成了导电膜和光致抗蚀剂层的嵌合结构10置入电镀槽并连接电极进行电镀，在露出于该光致抗蚀剂层的导电膜上形成电镀铜层。在电镀过程中，电镀铜层填满该通孔115，形成该导电通孔17。
最后，去除该光致抗蚀剂层，并蚀刻去除被该光致抗蚀剂层遮挡的导电膜，形成第一导电线路层15、第二导电线路层16及导电通孔17。
该第一导电线路层15包括两个端子连接线路151，该两个电极连接线路151分别至少部分形成于该两个导电连接端子121表面，以分别电连接该两个导电连接端子121。
可以理解的是，其中一个导电连接端子121也可以不与第一导电线路层15电连接，而是通过导电盲孔（图未示）与第二导电线路层16电连接，另一个导电连接端子121仍通过端子连接线路151与第一导电线路层15电连接，即部分导电连接端子121与第一导电线路层15电连接，剩余部分导电连接端子121通过导电盲孔与第二导电线路层16电连接，并不以本实施例为限。该导电盲孔的制作方法如下：在该第一介电层11内形成穿过该第二表面114并连通其中一导电连接端子121的盲孔，使对应的导电连接端子121从该盲孔露出于该第二表面114，在通过电镀工艺形成第一导电线路层15、第二导电线路层16及导电通孔17的同时，在该盲孔内形成将该第二导电线路层16与对应导电连接端子121电连接的导电盲孔。
步骤5：请参阅图6，在该第一导电线路层15一侧依次形成第二介电层18和第三导电线路层19，并在该第二导电线路层16一侧依次形成第三介电层20和第四导电线路层21。
该第二介电层18和第三导电线路层19及该第三介电层20和第四导电线路层21分别可通过增层法制作形成。该第三导电线路层19与该第一导电线路层15之间，及该第四导电线路层21与该第二导电线路层16之间分别可通过形成于该第二介电层18和第三介电层20内的导电孔22电连接。
步骤6：请参阅图7，在该第三导电线路层19上部分覆盖第一防焊层23，以及在该第四导电线路层21上部分覆盖第二防焊层24，露出于该第一防焊层23的第三导电线路层19构成多个第一电性连接垫25，露出于该第二防焊层24的第四导电线路层21构成多个第二电性连接垫26，从而形成具有内埋元件的电路板30。
本实施例中，该第一电性连接垫25和第二电性连接垫26分别呈阵列式排布，该第一电性连接垫25用于与芯片（如图9中的芯片40）电连接，该第二电性连接垫26用于与其它电子设备如电路板等电连接。
可以理解，该第三导电线路层19与该第一导电线路层15之间以及第四导电线路层21与该第二导电线路层16之间分别可进一步设置更多的介电层和导电线路层，以形成具有更多导电线路层的电路板。另外，该具有内埋元件的电路板30中电子元件12的数量也可以为多个，并不以本实施例的一个为限。
如图7所示，本实施例的具有内埋元件的电路板30包括嵌合结构10、第一导电线路层15、第二导电线路层16、第二介电层18、第三导电线路层19、第三介电层20、第四导电线路层21、第一防焊层23及第二防焊层24。该第一导电线路层15形成于该第一介电层11的第一表面112和该电子元件12露出于该第一表面112的表面，第二导电线路层16形成于第一介电层11的第二表面，该第一导电线路层15包括两个端子连接线路151，该两个端子连接线路151分别至少部分形成于该两个导电连接端子121表面，以分别电连接该两个导电连接端子121。该第一介电层11内形成有电连接该第一导电线路层15和第二导电线路层16的导电通孔17。该第二介电层18和第三导电线路层19依次形成于该第一导电线路层15一侧，该第三介电层20和第四导电线路层21依次形成于该第二导电线路层16一侧，该第三导电线路层19与该第一导电线路层15之间，及该第四导电线路层21与该第二导电线路层16之间分别通过形成于该第二介电层18和第三介电层20内的导电孔22电连接。该第一防焊层23形成于该第三导电线路层19上并部分覆盖该第三导电线路层19，露出于该第一防焊层23的第三导电线路层19构成多个第一电性连接垫25；该第二防焊层24形成于该第四导电线路层21上并部分覆盖该第四导电线路层21，露出于该第二防焊层24的第四导电线路层21构成多个第二电性连接垫26。
步骤7：请参阅图8，对该第一电性连接垫25和第二电性连接垫26进行表面镀金，在该第一电性连接垫25和第二电性连接垫26分别形成第一表面处理层27和第二表面处理层28，并在该第一表面处理层27表面形成焊料凸块29。
该第一表面处理层27和第二表面处理层28用于保护该第一电性连接垫25和第二电性连接垫26以防止其氧化。该多个第一表面处理层27和第二表面处理层28分别与对应的第一电性连接垫25和第二电性连接垫26电导通。可以理解，形成该第一表面处理层27和第二表面处理层28的方法也可以取代为镀镍金、化镍浸金、镀镍钯金、镀锡等，并不以本实施例为限。
本实施例中，可通过电镀或印刷的方式将多个焊料凸块29分别形成于该多个第一电性连接垫25上的第一表面处理层27的表面，且该多个焊料凸块29凸出于该第一防焊层23的表面。该焊料凸块29可以为柱状、球状等，本实施例中为柱状，其材料一般主要为锡。可以理解的是，该第一表面处理层27和第二表面处理层28也可以省略，此时该焊料凸块29直接形成于该第一电性连接垫25的表面。
步骤8：请参阅图9，提供芯片40，并将芯片40电连接于该多个第一电性连接垫25及封装于该具有内埋元件的电路板30，形成芯片封装结构50。
本实施例中，该芯片40为覆晶封装（flip-chip）芯片，该芯片40具有分别与该多个第一电性连接垫25一一对应的多个接触凸块（图未示），该接触凸块一般也由焊料制成，其材料主要为锡。该多个接触凸块与对应的焊料凸块29的连接可采用如下方法：首先，将芯片40设置于具有内埋元件的电路板30上，并使该多个接触凸块分别与对应的焊料凸块29相接触；然后，将该芯片40和具有内埋元件的电路板30一起经过回焊炉，使接触凸块和焊料凸块29熔融结合后形成焊球34并冷却固化，从而使接触凸块和焊料凸块29相互连接并电导通。可以理解的是，该芯片40也可以为导线键合（wire
bonding, WB）芯片，可采用习知封装方法封装于该具有内埋元件的电路板30，并不以本实施例为限。
如图9所示，本实施例的芯片封装结构50包括具有内埋元件的电路板30及封装于该具有内埋元件的电路板30的芯片40。该芯片40通过形成于该第一电性连接垫25与该芯片40之间的多个焊球34与具有内埋元件的电路板30电连接，每个焊球34的一端焊接于该第一电性连接垫25，相对的另一端连接于该芯片40，该焊球34的材料一般主要包括锡。
相对于现有技术，本实施例的具有内埋元件的电路板30将电子元件12置入电路板内部，则电路板上可设置的元件的数量增加，给电路板的设计增加了弹性。另外，本实施例中的具有内埋元件的电路板30可应用于HDI高密度积层板。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。
Claims (11)
1.一种制作具有内埋元件的电路板的方法，包括步骤：
提供两个第一介电层、两个电子元件及承载板，在该承载板的相对两侧分别设置离型层，并依次层叠并一次压合第一介电层、电子元件、承载板、电子元件、第一介电层成为一个整体；
利用剥膜工艺将该承载板和两个离型层去除，得到两个包括第一介电层和嵌合于该第一介电层内的电子元件的嵌合结构；该嵌合结构包括第一介电层及电子元件，该第一介电层包括相对的第一表面和第二表面，该电子元件包括多个导电连接端子，该电子元件嵌合于该第一介电层的第一表面且该电子元件露出于该第一表面的表面与该第一表面齐平，该电子元件的多个导电连接端子露出于该第一表面：
在该第一介电层内形成多个贯穿该第一表面和第二表面的通孔；
通过电镀工艺在该第一表面和第二表面分别形成第一导电线路层和第二导电线路层，并在该多个通孔内形成电连接该第一导电线路层和第二导电线路层的导电通孔，该第一导电线路层包括设置于该电子元件的部分导电连接端子与该第一表面齐平的表面上的端子连接线路；及
在该第一导电线路层一侧依次形成第二介电层和第三导电线路层，从而形成具有内埋元件的电路板。
2.如权利要求1所述的制作具有内埋元件的电路板的方法，其特征在于，该第一导电线路层进一步包括设置于该电子元件的多个导电端子中的其它部分导电连接端子与该第一表面齐平的表面上的端子连接线路。
3.如权利要求1所述的制作具有内埋元件的电路板的方法，其特征在于，在通过电镀工艺在该第一表面和第二表面分别形成第一导电线路层和第二导电线路层时，在该第一介电层内形成与该电子元件的多个导电端子中的其它部分导电连接端子及该第二导电线路层电连接的导电盲孔。
4.如权利要求1所述的制作具有内埋元件的电路板的方法，其特征在于，进一步包括步骤：在该第二导电线路层一侧依次形成第三介电层和第四导电线路层，并在该第三导电线路层和第四导电线路层上分别形成第一防焊层和第二防焊层，该第一防焊层部分覆盖该第三导电线路层，露出于该第一防焊层的第三导电线路层构成第一电性连接垫，该第二防焊层部分覆盖该第四导电线路层，露出于该第二防焊层的第四导电线路层构成第二电性连接垫。
5.一种具有内埋元件的电路板，包括：
嵌合结构，该嵌合结构包括第一介电层及电子元件，该第一介电层包括相对的第一表面和第二表面，该电子元件包括多个导电连接端子，该电子元件嵌合于该第一介电层的第一表面，该电子元件与该第一介电层之间紧密接触，不存在空隙；该电子元件露出于该第一表面的表面与该第一表面齐平，该电子元件的多个导电连接端子露出于该第一表面；
第一导电线路层和第二导电线路层，分别设置于该第一表面和第二表面，该第一导电线路层包括设置于该电子元件的部分导电连接端子与该第一表面齐平的表面上的端子连接线路；及
第二介电层和第三导电线路层，依次形成于该第一导电线路层一侧。
6.如权利要求5所述的具有内埋元件的电路板，其特征在于，该第一导电线路层进一步包括设置于该电子元件的其它部分导电连接端子与该第一表面齐平的表面上的端子连接线路。
7.如权利要求5所述的具有内埋元件的电路板，其特征在于，该第一介电层内具有与该电子元件的多个导电端子中的其它部分导电连接端子及该第二导电线路层电连接的导电盲孔。
8.如权利要求5所述的具有内埋元件的电路板，其特征在于，该具有内埋元件的电路板进一步包括第三介电层、第四导电线路层、第一防焊层及第二防焊层，该第三介电层和第四导电线路层依次形成于该第二导电线路层一侧，该第一防焊层和第二防焊层分别形成于该第三导电线路层和第四导电线路层上，该第一防焊层部分覆盖该第三导电线路层，露出于该第一防焊层的第三导电线路层构成第一电性连接垫，该第二防焊层部分覆盖该第四导电线路层，露出于该第二防焊层的第四导电线路层构成第二电性连接垫。
9.一种芯片封装结构，包括如权利要求8所述的具有内埋元件的电路板及芯片，该芯片封装于该具有内埋元件的电路板上且与该第一电性连接垫电连接。
10.如权利要求9所述的芯片封装结构，其特征在于，该第一导电线路层进一步包括设置于该电子元件的其它部分导电连接端子与该第一表面齐平的表面上的端子连接线路。
11.如权利要求9所述的芯片封装结构，其特征在于，该第一介电层内具有与该电子元件的多个导电端子中的其它部分导电连接端子及该第二导电线路层电连接的导电盲孔。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210577545.XA CN103906370B (zh) | 2012-12-27 | 2012-12-27 | 芯片封装结构、具有内埋元件的电路板及其制作方法 |
| TW102101268A TWI466611B (zh) | 2012-12-27 | 2013-01-14 | 晶片封裝結構、具有內埋元件的電路板及其製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210577545.XA CN103906370B (zh) | 2012-12-27 | 2012-12-27 | 芯片封装结构、具有内埋元件的电路板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103906370A CN103906370A (zh) | 2014-07-02 |
| CN103906370B true CN103906370B (zh) | 2017-01-11 |
Family
ID=50997449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210577545.XA Active CN103906370B (zh) | 2012-12-27 | 2012-12-27 | 芯片封装结构、具有内埋元件的电路板及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103906370B (zh) |
| TW (1) | TWI466611B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448856B (zh) * | 2014-09-01 | 2018-04-06 | 碁鼎科技秦皇岛有限公司 | 芯片封装结构、制作方法及芯片封装基板 |
| TWI611523B (zh) * | 2014-09-05 | 2018-01-11 | 矽品精密工業股份有限公司 | 半導體封裝件之製法 |
| TWI571185B (zh) * | 2014-10-15 | 2017-02-11 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| CN111354687B (zh) * | 2018-12-21 | 2023-12-15 | 深南电路股份有限公司 | 一种封装结构及封装结构的制备方法 |
| TWI762777B (zh) * | 2019-03-27 | 2022-05-01 | 恆勁科技股份有限公司 | 半導體封裝基板及其製法與電子封裝件及其製法 |
| WO2023272642A1 (zh) * | 2021-06-30 | 2023-01-05 | 深南电路股份有限公司 | 电子元件封装体、电子组件、电压调节模块以及稳压器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1518080A (zh) * | 2003-01-23 | 2004-08-04 | 新光电气工业株式会社 | 电子元件封装结构及其制造方法 |
| CN101594740A (zh) * | 2008-05-27 | 2009-12-02 | 华通电脑股份有限公司 | 嵌埋电子器件的电路板及其方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI263313B (en) * | 2005-08-15 | 2006-10-01 | Phoenix Prec Technology Corp | Stack structure of semiconductor component embedded in supporting board |
| TWI365689B (en) * | 2007-12-19 | 2012-06-01 | Unimicron Technology Corp | Embedded circuit board and manufacturing method thereof |
| TWI389279B (zh) * | 2009-01-23 | 2013-03-11 | Unimicron Technology Corp | 電路板結構及其製法 |
-
2012
- 2012-12-27 CN CN201210577545.XA patent/CN103906370B/zh active Active
-
2013
- 2013-01-14 TW TW102101268A patent/TWI466611B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1518080A (zh) * | 2003-01-23 | 2004-08-04 | 新光电气工业株式会社 | 电子元件封装结构及其制造方法 |
| CN101594740A (zh) * | 2008-05-27 | 2009-12-02 | 华通电脑股份有限公司 | 嵌埋电子器件的电路板及其方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103906370A (zh) | 2014-07-02 |
| TWI466611B (zh) | 2014-12-21 |
| TW201427523A (zh) | 2014-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1882224B (zh) | 配线基板及其制造方法 | |
| CN103906370B (zh) | 芯片封装结构、具有内埋元件的电路板及其制作方法 | |
| TWI469700B (zh) | 具有內埋元件的電路板及其製作方法 | |
| JPWO2009141927A1 (ja) | プリント配線板及びその製造方法 | |
| US8698303B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
| CN103906371B (zh) | 具有内埋元件的电路板及其制作方法 | |
| CN104244582A (zh) | 埋入式高密度互连印刷电路板及其制作方法 | |
| CN103748977A (zh) | 部件安装印刷电路基板及其制造方法 | |
| CN103871996A (zh) | 封装结构及其制作方法 | |
| CN104219883A (zh) | 具有内埋元件的电路板及其制作方法 | |
| JP2014072279A (ja) | 部品内蔵配線基板の製造方法 | |
| TWI498056B (zh) | 具有內埋元件的電路板、其製作方法及封裝結構 | |
| JP6798076B2 (ja) | エンベデッド基板及びエンベデッド基板の製造方法 | |
| JP2001077497A (ja) | プリント基板及びその製造方法 | |
| CN101534610A (zh) | 埋入式电容元件电路板及其制造方法 | |
| CN103460819A (zh) | 布线基板 | |
| JP2009111331A (ja) | 印刷回路基板及びその製造方法 | |
| TWI395522B (zh) | 內埋式元件基板結構及其製作方法 | |
| JP5397012B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| KR101167453B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
| JP4839824B2 (ja) | コンデンサ内蔵基板およびその製造方法 | |
| CN104684240A (zh) | 电路板及电路板制作方法 | |
| US9433108B2 (en) | Method of fabricating a circuit board structure having an embedded electronic element | |
| KR102691326B1 (ko) | 인쇄회로기판 및 패키지 | |
| CN117241465A (zh) | Pcb板及pcb板制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20161219 Address after: No. 18, Tengfei Road, Qinhuangdao Economic & Technological Development Zone, Hebei, China Applicant after: Qi Ding Technology Qinhuangdao Co.,Ltd. Applicant after: Zhen Ding Technology Co.,Ltd. Address before: 066000 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18 Applicant before: HONGQISHENG PRECISION ELECTRONICS (QINHUANGDAO) Co.,Ltd. Applicant before: Zhen Ding Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220725 Address after: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Patentee after: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee after: Zhen Ding Technology Co.,Ltd. Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004 Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240205 Address after: 18-2 Tengfei Road, Economic and Technological Development Zone, Qinhuangdao City, Hebei Province Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Country or region after: China Patentee after: Zhen Ding Technology Co.,Ltd. Country or region after: Taiwan, China Address before: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province Patentee before: Liding semiconductor technology Qinhuangdao Co.,Ltd. Country or region before: China Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. Country or region before: Taiwan, China |