CN105448856B - 芯片封装结构、制作方法及芯片封装基板 - Google Patents
芯片封装结构、制作方法及芯片封装基板 Download PDFInfo
- Publication number
- CN105448856B CN105448856B CN201410439461.9A CN201410439461A CN105448856B CN 105448856 B CN105448856 B CN 105448856B CN 201410439461 A CN201410439461 A CN 201410439461A CN 105448856 B CN105448856 B CN 105448856B
- Authority
- CN
- China
- Prior art keywords
- conductive
- chip
- dielectric layer
- packaging structure
- circuit layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 40
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 47
- 239000011889 copper foil Substances 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 238000011068 loading method Methods 0.000 claims description 40
- 238000007747 plating Methods 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 2
- 238000007639 printing Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 description 14
- 239000000543 intermediate Substances 0.000 description 11
- 238000003466 welding Methods 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000000084 colloidal system Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229920006231 aramid fiber Polymers 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005191 phase separation Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000012209 synthetic fiber Substances 0.000 description 1
- 229920002994 synthetic fiber Polymers 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
一种芯片封装结构的制作方法，包括步骤：提供一铜箔，在所述铜箔表面的预定区域形成金属挡块；在所述铜箔的表面依次形成多个接触垫、介电层；在介电层形成多个开口及在所述金属挡块上形成多个凹槽，部分开口与所述凹槽相一一连通；在部分所述开口内形成导电柱，在连通的凹槽及开口内形成导电凸块，及在介电层的表面形成导电线路层；去除所述铜箔及所述金属挡块，所述金属挡块所在的位置形成一收容槽，多个导电凸块凸出于所述收容槽的底面；及将一芯片收容于所述收容槽内并焊接于在所述收容槽内的导电凸块表面，形成所述芯片封装结构。本发明还涉及一种芯片封装基板及结构。
Description
技术领域
本发明涉及电路板制作领域，尤其涉及一种芯片封装结构、制作方法及芯片封装基板。
背景技术
芯片封装基板可为芯片提供电连接、保护、支撑、散热、组装等功效，以实现多引脚化，缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化的目的。通常地，芯片封装基板在置接芯片后形成芯片封装结构，其中，芯片封装结构中的芯片突出于芯片封装基板，从而使芯片封装结构的整体厚度增加，不利于芯片封装结构的微型化设计。
发明内容
因此，有必要提供一种较薄的芯片封装结构、制作方法和芯片封装基板。
一种芯片封装结构的制作方法，包括步骤：提供一铜箔，在所述铜箔表面的预定区域形成一金属挡块；在所述铜箔的表面形成多个第一接触垫，其中，所述第一接触垫与所述金属挡块位于所述铜箔的同一表面；形成一第一介电层，使所述第一介电层包覆所述第一接触垫、所述金属挡块及覆盖从所述第一接触垫、所述金属挡块中暴露出来的所述铜箔的表面；在所述第一介电层形成多个第一开口及多个第二开口，以及在所述金属挡块上形成多个凹槽，每个所述第一接触垫均部分暴露于一个所述第一开口中，每个所述第二开口均与一个所述凹槽相连通；在每个所述第一开口内均形成第一导电柱，在每个所述第二开口及与其连通的凹槽内均形成导电凸块，以及在所述第一介电层的表面形成第一导电线路层，其中，所述第一接触垫及所述第一导电线路层通过所述第一导电柱相电连接，所述第一导电线路层与所述导电凸块相电连接；去除所述铜箔及所述金属挡块，暴露出所述第一接触垫，所述金属挡块所在的位置形成了一收容槽，所述多个导电凸块均凸出于所述收容槽的底面；及将一芯片收容于所述收容槽内，并将所述芯片焊接于在所述导电凸块表面，从而形成所述芯片封装结构。
一种芯片封装结构，包括一第一介电层、多个第一接触垫、一第一导电线路层、多个第一导电柱、多个导电凸块及一芯片。所述第一介电层包括相对的第一表面及第二表面，所述第一介电层自所述第一表面向所述第一介电层内部形成有一收容槽。所述第一接触垫嵌设于于所述第一介电层内且表面与所述第一表面齐平。所述第一导电线路层形成于所述第一介电层的第二表面。每个所述第一导电柱均贯穿所述第一介电层并电连接一个所述第一接触垫及所述第一导电线路层。所述多个导电凸块均贯穿所述第一介电层并均与所述第一导电线路层电连接，且所述多个导电凸块均凸出于所述收容槽的底面。所述芯片收容于所述收容槽内并与所述多个导电凸块电连接。
一种芯片封装基板，包括一第一介电层、多个第一接触垫、一第一导电线路层、多个第一导电柱及多个导电凸块。所述第一介电层包括相对的第一表面及第二表面，所述第一介电层自所述第一表面向所述第一介电层内部形成有一收容槽。所述第一接触垫嵌设于于所述第一介电层内且表面与所述第一表面齐平。所述第一导电线路层形成于所述第一介电层的第二表面。每个所述第一导电柱均贯穿所述第一介电层并电连接一个所述第一接触垫及所述第一导电线路层。所述多个导电凸块均贯穿所述第一介电层并均与所述第一导电线路层电连接，且所述多个导电凸块均凸出于所述收容槽的底面，所述收容槽用于收容一芯片，所述多个导电凸块用于电连接收容于所述收容槽内的所述芯片。
相对于现有技术，本发明实施例在芯片封装结构、其制作方法及芯片封装基板形成了所述收容槽，芯片可以封装在所述收容槽内，从而可以减少所述芯片封装基板及结构的厚度，有利于所述芯片封装基板及结构的薄型化；另外，通常的芯片封装基板均需形成导电垫以电连接芯片，本案的凸出于底面的导电凸块可以替代导电垫电连接芯片，从而减少了电路板制作步骤及制作成本。
附图说明
图1是本发明第一实施例提供的焊接有芯片的芯片封装结构的剖视图。
图2是本发明第二实施例提供在承载板上贴合铜箔后的剖视图。
图3是将图2中的铜箔表面形成金属挡块后的剖视图。
图4是在图3的铜箔表面形成第一接触垫后的剖视图。
图5是在图4中的铜箔表面形成第一介电层、开口、金属挡块凹槽后的剖视图。
图6是在图5中的开口及凹槽内形成导电柱，及第一介电层表面形成第一导电线路层后剖视图。
图7是将图6中的第一导电线路层表面形成第二、第三介电层，第二导电线路板，第二接触垫，防焊层后得到的第一电路板中间体的剖视图。
图8是将图7中的第二电路板中间体的承载板及离型材料去除后得到的第二电路板中间体的剖视图。
图9是将图7中的第二电路板中间体的铜箔及金属挡块去除后得到的芯片封装基板的剖视图。
主要元件符号说明
芯片封装结构 100
第一介电层 122
第一表面 1221
第二表面 1222
收容槽 1223
底面 1224
第一接触垫 121
第一导电线路层 128
第一导电柱 126
导电凸块 127
第二介电层 129
第二导电线路层 130
第三介电层 131
第二接触垫 132
第二导电柱 133
第三导电柱 134
芯片 136
第一焊球 137
底部填充胶体 138
防焊层 135
芯片封装体 102
第二焊球 139
承载板 110
铜箔 120
第一区域 111
第二区域 112
第三区域 113
胶层 114
离型材料 115
金属挡块 116
第一开口 123
第二开口 124
凹槽 125
第一电路板中间体 200
第二电路板中间体 210
芯片封装基板 220
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1，本发明第一实施例提供一种芯片封装结构100，包括：一第一介电层122，所述第一介电层122包括相对的第一表面1221及第二表面1222，所述第一介电层122自所述第一表面1221向所述第一介电层122内部形成有一收容槽1223，所述收容槽1223具有与所述第一表面1221及第二表面1222相平行的底面1224；多个第一接触垫121，所述第一接触垫121嵌设于所述第一介电层122内且表面与所述第一表面1221齐平；一第一导电线路层128，所述第一导电线路层128形成于所述第一介电层122的第二表面1222；多个第一导电柱126，所述多个第一导电柱126分别贯穿所述第一介电层122并电连接一个所述第一接触垫121及所述第一导电线路层128；多个导电凸块127，所述多个导电凸块127均贯穿所述第一介电层122并与所述第一导电线路层128电连接，且所述多个导电凸块127均凸出于所述收容槽1223的底面1224，所述导电凸块127的连接所述第一导电线路层128的端面直径大于远离所述第一导电线路层128的端面直径；一第二介电层129，所述第二介电层129形成于所述第一导电线路层128远离所述第一介电层122的表面，所述第二介电层129覆盖所述第一导电线路层128及暴露于所述第一导电线路层128中的所述第一介电层122；一第二导电线路层130，所述第二导电线路层130形成于所述第二介电层129远离所述第一介电层122的表面，所述第二导电线路层130通过多个第二导电柱133与所述第一导电线路层128相电连接；一第三介电层131，所述第三介电层131形成于所述第二导电线路层130远离所述第二介电层129的表面，所述第三介电层131覆盖所述第二导电线路层130及暴露于所述第二导电线路层130中的所述第二介电层129；多个第二接触垫132，所述第二接触垫132形成于所述第三介电层131远离所述第二介电层129的表面，所述第二接触垫132通过多个第三导电柱134与所述第二导电线路层130相电连接，所述第一接触垫121表面形成有第二焊球139，用于电连接一电路板；一防焊层135，所述防焊层135形成于所述第三介电层131远离所述第二介电层129的表面，且所述第二接触垫132从所述防焊层135中暴露出来；至少一芯片136，所述芯片136通过多个第一焊球137与所述导电凸块127相电连接，所述芯片136的侧面及底部形成有底部填充胶体(underfill)138，所述芯片136远离所述第三介电层131的表面低于所述第一接触垫121远离所述第三介电层131的表面，或与所述第一接触垫121远离所述第三介电层131的表面齐平；一芯片封装体102，所述芯片封装体102焊接于所述第一接触垫表面。
请参阅图2-9，本发明第二实施例提供一种上述芯片封装结构100的制作方法，包括如下步骤：
第一步，请参阅图2，提供一承载板110，在所述承载板110的相对两侧分别覆盖铜箔120，并使所述铜箔120仅边缘与所述承载板110相贴。
所述承载板110可以为树脂板、陶瓷板、金属板等硬性支撑材料。所述承载板110人为划分为三个区域，分别为外围环状的第一区域111，与第一区域111相接的环状的第二区域112，以及第二区域112内围的第三区域113。所述第一区域111为废料区，在芯片封装结构100制作过程中需去除。所述第三区域113对应于贴装芯片的区域。可以理解，所述芯片封装结构100制作过程中的各中间产品均可沿用上述区域的划分。
贴合铜箔120的步骤包括：首先，提供两个胶层114，其中，所述胶层114的形状及尺寸与所述承载板110的形状及尺寸均相同，将两个所述胶层114分别贴合于所述承载板110的两个相对表面，并使所述胶层114与所述承载板110对齐；之后，提供两个离型材料115，所述离型材料115的尺寸小于所述承载板110的尺寸，将两个所述离型材料115分别贴合于两个所述胶层114的中间位置，并使从所述离型材料115外围露出的所述胶层114呈环状；提供两个铜箔120，将两个所述铜箔120分别通过所述环状的胶层114贴合于所述承载板110的相对表面，从而，使所述铜箔120仅边缘与所述承载板110相粘结。其中，所述离型材料115可以为树脂类离型膜、金属箔/板等。
在其他实施例中，也可以不贴合所述离型材料115，而仅提供一环状的胶层，使所述铜箔120仅边缘与所述承载板110相粘结。
第二步，请参阅图3，在第三区域113内的两个所述铜箔120的表面分别形成金属挡块116。
其中，所述金属挡块116可以通过电镀、印刷或贴附等方式形成。所述金属挡块116大致为方形，其厚度大于与待贴装的芯片的厚度。优选地，所述金属挡块116的材质为铜以外的金属，更优选为锌，以在后续步骤中可以通过与铜蚀刻液不同的蚀刻液蚀刻去除所述金属挡块116时，从而可以不蚀刻到电路板上需要保留的铜。
第三步，请参阅图4，在第二区域112内的两个所述铜箔120的表面均制作形成多个第一接触垫121。
具体地，首先，在第二区域112内的两个所述铜箔120的表面均形成图案化的防镀膜层(图未示)，使从图案化的防镀膜层中暴露出来的所述铜箔120与将要形成的多个第一接触垫121相对应；之后，电镀从而在从图案化的防镀膜层中暴露出来的所述铜箔120的表面形成电镀层，所述电镀层即为第一接触垫121；然后，去除所述图案化的防镀膜层。
优选地，所述第一接触垫121与所述承载板110平行的截面为圆形。
第四步，请参阅图5，在承载板110两侧的所述第一接触垫121的远离所述承载板110的一侧均形成第一介电层122，其中，所述第一介电层122包覆所述第一接触垫121、所述金属挡块116及覆盖从所述第一接触垫121、所述金属挡块116中暴露出来的所述铜箔120的表面；在所述第一介电层122形成多个第一开口123以及多个第二开口124，以及在所述金属挡块116上形成多个凹槽125。其中，每个所述第一开口123均与一个所述第一接触垫121相对应，且每个所述第一接触垫121均部分暴露于一个所述第一开口123中；所述多个第二开口124均形成于所述第二区域，每个所述第二开口124均与一个所述凹槽125相连通。
具体地，首先，在形成第一接触垫121后的所述承载板110的两侧均贴合胶片并固化所述胶片，从而形成所述第一介电层122；之后，通过激光蚀孔的方式在所述第一介电层122上形成多个所述第一开口123、第二开口124，以及在所述金属挡块116上形成多个凹槽125。所述胶片可以为玻纤布基、纸基、复合基、芳酰胺纤维无纺布基或合成纤维基等含增强材料的半固化片，也可以为纯树脂的半固化片，所述胶片在热压合或热烘烤等热制程后可以从半固化状态转为固化状态。
第五步，请参阅图6，在每个所述第一开口123内均形成第一导电柱126，在每个所述第二开口124及与其连通的凹槽125内均形成导电凸块127，以及在所述第一介电层122的表面形成第一导电线路层128。其中，位于所述承载板110同侧的所述第一接触垫121及所述第一导电线路层128通过同侧的所述第一导电柱126相电连接，位于所述承载板110同侧的所述第一导电线路层128还与所述导电凸块127相电连接。
所述导电凸块127的排布密度大于所述第一导电柱126的排布密度，也即，相邻两个所述导电凸块127之间的间距小于相邻两个所述第一导电柱126之间的间距。所述第一导电柱126、导电凸块127及所述第一导电线路层128通过电镀的方式形成。所述第一导电柱126、导电凸块127与所述第一导电线路层为一体结构。所述第一导电柱126及所述导电凸块127均大致呈圆台状，且均为靠近所述承载板110的端面直径小于远离所述承载板110的端面直径。所述第一导电柱126的高度远大于所述导电凸块127的高度。优选地，所述第一导电柱126靠近所述承载板110的端面的直径大于所述导电凸块127靠近所述承载板110的端面的直径；与所述第一导电柱126相电连接的的第一接触垫121的直径大于所述导电凸块127靠近所述承载板110的端面的直径；所述第一导电柱126远离所述承载板110的表面与所述导电凸块127的远离所述承载板110的表面大致相齐平。
第六步，请参阅图7，在两所述第一导电线路层128远离所述承载板110的一侧均依次形成第二介电层129、第二导电线路层130、第三介电层131、第二接触垫132、防焊层135，从而形成一第一电路板中间体200。其中，所述第二介电层129粘结于所述第一导电柱126、导电凸块127及所述第一导电线路层128远离所述承载板110的表面。位于所述承载板110同侧的所述第二导电线路层130与所述第一导电线路层128通过多个第二导电柱133相电连接，位于所述承载板110同侧的所述第二导电线路层130与所述第二接触垫132通过多个第三导电柱134相电连接。
具体地，首先，在两所述第一导电线路层128远离所述承载板110的表面均贴合胶片，固化所述胶片形成所述第二介电层129；然后，通过激光蚀孔的方式在所述第二介电层129上形成多个开口，使部分所述第一导电线路层128从所述开口中暴露出来；接着，通过电镀的方式在所述开口内形成所述第二导电柱133，以及同时在所述第二介电层129的部分表面形成所述第二导电线路层130；同样的方法形成所述第三介电层131，第三导电柱134及第二接触垫132；之后再所述第三介电层131表面以及每个第二接触垫132的部分表面形成防焊层135，暴露于所述防焊层135的所述第二接触垫132用于与其他电路板电连接。优选地，各所述第一接触垫121、第二接触垫132的厚度均大于所述第一导电线路层128及所述第二导电线路层130的厚度。
在其他实施例中，可以通过不形成所述第二介电层129、第二导电线路层130或形成多组循环的所述第二介电层129、第二导电线路层130来得到其他层数的电路板封装结构；还可以不形成所述防焊层135。
第七步，请参阅图8，沿所述第一区域111与所述第二区域112的交界线裁切形成防焊层135后的第一电路板中间体200，并将所述承载板110及离型材料115分离去除，得到两个第二电路板中间体210。
因所述铜箔120仅与所述承载板110在第一区域111处相粘结，故，沿所述第一区域111与所述第二区域112的交界线裁切后，所述承载板110及离型材料115因不与所述铜箔120相粘结而可以去除，从而可以得到两个相分离的第二电路板中间体210。
第八步，请参阅图9，分别蚀刻去除所述第二电路板中间体210的铜箔120及金属挡块116，在所述金属挡块116所在的位置形成一收容槽1223，并暴露出所述第一接触垫121及所述导电凸块127，从而得到芯片封装基板220。
所述收容槽1223具有与所述第一表面1221及第二表面1222相平行的底面1224，所述收容槽1223用于收容一芯片，所述多个导电凸块127均凸出于所述收容槽1223的底面1224，所述多个导电凸块127凸出于所述收容槽1223的底面1224的部分用于电连接所述芯片。
第九步，请参阅图1，在所述导电凸块127表面焊接一芯片136，使所述芯片136与所述导电凸块127电连接，在所述第一接触垫121的表面焊接一芯片封装体102，及在第二接触垫132的表面形成第二焊球139，从而形成所述芯片封装结构100。
具体地，首先，在每个所述导电凸块127远离所述第一导电线路层128的表面形成第一焊球137；之后，将所述芯片136焊接于所述第一焊球137上，从而使所述芯片136与所述导电凸块127电连接；然后，在芯片136侧面及底部注入底部填充胶体138，以固定所述芯片136，从而将所述芯片136封装于所述收容槽1223内；接着，提供一芯片封装体102，将所述芯片封装体102焊接于所述第一接触垫121的表面，及在第二接触垫132的表面形成第二焊球139，形成所述芯片封装结构100，焊接有芯片封装体102的芯片封装结构100即为一种封装体叠层结构(package-on-package，POP)。相对于现有技术，本发明实施例的芯片封装结构100、制作方法及芯片封装基板220形成了所述收容槽1223，所述芯片136可以封装在所述收容槽1223内，从而可以减少所述芯片封装基板及结构的厚度，有利于所述芯片封装基板及结构的薄型化；另外，本案的凸出于底面1224的导电凸块127在焊接芯片时可以使用较少焊料，从而降低焊料外扩的现象，不仅有利于其电性连接，还能有利于导电凸块的密集化设计；进一步，本案承载板110的使用可以形成无芯层的芯片封装基板及结构，也有利于所述芯片封装基板及结构的薄型化，并且，本案承载板110使用可以同时形成两个芯片封装基板220，还可以进一步降低电路板制作成本并提高电路板制作效率。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。
Claims (16)
1.一种芯片封装结构的制作方法，包括步骤：
提供一铜箔，在所述铜箔表面的预定区域形成一金属挡块；
在所述铜箔的表面形成多个第一接触垫，其中，所述第一接触垫与所述金属挡块位于所述铜箔的同一表面；
形成一第一介电层，使所述第一介电层包覆所述第一接触垫、所述金属挡块及覆盖从所述第一接触垫、所述金属挡块中暴露出来的所述铜箔的表面；在所述第一介电层形成多个第一开口及多个第二开口，以及在所述金属挡块上形成多个凹槽，每个所述第一接触垫均部分暴露于一个所述第一开口中，每个所述第二开口均与一个所述凹槽相连通；
在每个所述第一开口内均形成第一导电柱，在每个所述第二开口及与其连通的凹槽内均形成导电凸块，以及在所述第一介电层的表面形成第一导电线路层，其中，所述第一接触垫及所述第一导电线路层通过所述第一导电柱相电连接，所述第一导电线路层与所述导电凸块相电连接；
去除所述铜箔及所述金属挡块，暴露出所述第一接触垫，所述金属挡块所在的位置形成了一收容槽，所述多个导电凸块均凸出于所述收容槽的底面；及将一芯片收容于所述收容槽内，并将所述芯片焊接于在所述导电凸块表面，从而形成所述芯片封装结构。
2.如权利要求1所述的芯片封装结构的制作方法，其特征在于，通过激光蚀孔的方式在所述第一介电层上形成多个所述第一开口、第二开口，以及在所述金属挡块上形成多个凹槽；所述第一导电柱及所述导电凸块均呈圆台状，且均为靠近所述铜箔的端面的直径小于远离所述铜箔的端面的直径。
3.如权利要求1所述的芯片封装结构的制作方法，其特征在于，所述导电凸块的排布密度大于所述第一导电柱的排布密度。
4.如权利要求1所述的芯片封装结构的制作方法，其特征在于，所述第一导电柱、导电凸块及所述第一导电线路层通过电镀的方式形成。
5.如权利要求1所述的芯片封装结构的制作方法，其特征在于，在形成第一导电柱、导电凸块以及第一导电线路层以后，以及去除所述铜箔及所述金属挡块之前，还包括步骤：在所述第一导电线路层侧依次形成第二介电层及第二接触垫，所述第一导电线路层与所述第二接触垫通过多个第二导电柱相电连接。
6.如权利要求5所述的芯片封装结构的制作方法，其特征在于，在所述导电凸块表面焊接一芯片之后，还在所述第二接触垫的表面形成焊球。
7.如权利要求5所述的芯片封装结构的制作方法，其特征在于，各所述第一接触垫、第二接触垫的厚度均大于所述第一导电线路层的厚度。
8.如权利要求1所述的芯片封装结构的制作方法，其特征在于，提供所述铜箔之后，将所述铜箔贴合于一承载板上，在去除所述铜箔及所述金属挡块前，先去除所述承载板。
9.如权利要求1所述的芯片封装结构的制作方法，其特征在于，通过电镀、印刷或贴附形成所述金属挡块。
10.一种芯片封装结构，包括：
一第一介电层，所述第一介电层包括相对的第一表面及第二表面，所述第一介电层自所述第一表面向所述第一介电层内部形成有一收容槽；
多个第一接触垫，所述第一接触垫嵌设于于所述第一介电层内且表面与所述第一表面齐平；
一第一导电线路层，所述第一导电线路层形成于所述第一介电层的第二表面；
多个第一导电柱，每个所述第一导电柱均贯穿所述第一介电层并电连接一个所述第一接触垫及所述第一导电线路层；
多个导电凸块，所述多个导电凸块均贯穿所述第一介电层并均与所述第一导电线路层电连接，且所述多个导电凸块均凸出于所述收容槽的底面；及一芯片，所述芯片收容于所述收容槽内并与所述多个导电凸块电连接。
11.如权利要求10所述的芯片封装结构，其特征在于，所述第一导电柱及所述导电凸块均呈圆台状，且均为靠近所述第一表面的端面的直径小于远离所述第一表面的端面的直径。
12.如权利要求10所述的芯片封装结构，其特征在于，所述导电凸块的排布密度大于所述第一导电柱的排布密度。
13.如权利要求10所述的芯片封装结构，其特征在于，还包括：
第二介电层，所述第二介电层形成于所述第一导电线路层侧，所述第二介电层覆盖所述第一导电线路层及暴露于所述第一导电线路层中的所述第一介电层；及
多个第二接触垫，所述第二接触垫形成于所述第二介电层侧，所述第一导电线路层与所述第二接触垫通过多个第二导电柱相电连接，所述第二接触垫用于电连接一电路板。
14.如权利要求13所述的芯片封装结构，其特征在于，各所述第一接触垫、第二接触垫的厚度均大于所述第一导电线路层的厚度。
15.如权利要求10所述的芯片封装结构，其特征在于，还包括一芯片封装体，所述芯片封装体焊接于所述第一接触垫表面。
16.一种芯片封装基板，包括：
一第一介电层，所述第一介电层包括相对的第一表面及第二表面，所述第一介电层自所述第一表面向所述第一介电层内部形成有一收容槽；
多个第一接触垫，所述第一接触垫嵌设于于所述第一介电层内且表面与所述第一表面齐平；
一第一导电线路层，所述第一导电线路层形成于所述第一介电层的第二表面；
多个第一导电柱，每个所述第一导电柱均贯穿所述第一介电层并电连接一个所述第一接触垫及所述第一导电线路层；及
多个导电凸块，所述多个导电凸块均贯穿所述第一介电层并均与所述第一导电线路层电连接，且所述多个导电凸块均凸出于所述收容槽的底面，所述收容槽用于收容一芯片，所述多个导电凸块用于电连接收容于所述收容槽内的所述芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410439461.9A CN105448856B (zh) | 2014-09-01 | 2014-09-01 | 芯片封装结构、制作方法及芯片封装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410439461.9A CN105448856B (zh) | 2014-09-01 | 2014-09-01 | 芯片封装结构、制作方法及芯片封装基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105448856A CN105448856A (zh) | 2016-03-30 |
| CN105448856B true CN105448856B (zh) | 2018-04-06 |
Family
ID=55558893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410439461.9A Active CN105448856B (zh) | 2014-09-01 | 2014-09-01 | 芯片封装结构、制作方法及芯片封装基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105448856B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105792548B (zh) * | 2016-05-23 | 2018-12-14 | 上海美维科技有限公司 | 一种用电镀和蚀刻方法制作阶梯槽结构印制电路板的方法 |
| CN107424973B (zh) * | 2016-05-23 | 2020-01-21 | 凤凰先驱股份有限公司 | 封装基板及其制法 |
| CN106229309B (zh) * | 2016-07-20 | 2019-05-07 | 日月光半导体(上海)有限公司 | 封装基板及其制造方法 |
| TWI681414B (zh) * | 2016-12-09 | 2020-01-01 | 乾坤科技股份有限公司 | 電子模組 |
| KR102712630B1 (ko) * | 2018-11-29 | 2024-10-02 | 삼성전기주식회사 | 전자 부품 |
| CN112151459B (zh) * | 2019-06-26 | 2023-03-24 | 庆鼎精密电子（淮安）有限公司 | 封装电路结构及其制作方法 |
| CN118248661A (zh) * | 2023-04-13 | 2024-06-25 | 礼鼎半导体科技秦皇岛有限公司 | 芯片封装结构及其制作方法和电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016327A (ja) * | 2000-04-24 | 2002-01-18 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法 |
| CN202839599U (zh) * | 2012-08-23 | 2013-03-27 | 江阴长电先进封装有限公司 | 一种芯片嵌入式三维圆片级封装结构 |
| CN103906370A (zh) * | 2012-12-27 | 2014-07-02 | 宏启胜精密电子(秦皇岛)有限公司 | 芯片封装结构、具有内埋元件的电路板及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101046394B1 (ko) * | 2010-02-03 | 2011-07-05 | 주식회사 하이닉스반도체 | 스택 패키지 |
-
2014
- 2014-09-01 CN CN201410439461.9A patent/CN105448856B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016327A (ja) * | 2000-04-24 | 2002-01-18 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法 |
| CN202839599U (zh) * | 2012-08-23 | 2013-03-27 | 江阴长电先进封装有限公司 | 一种芯片嵌入式三维圆片级封装结构 |
| CN103906370A (zh) * | 2012-12-27 | 2014-07-02 | 宏启胜精密电子(秦皇岛)有限公司 | 芯片封装结构、具有内埋元件的电路板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105448856A (zh) | 2016-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105448856B (zh) | 芯片封装结构、制作方法及芯片封装基板 | |
| JP4208631B2 (ja) | 半導体装置の製造方法 | |
| JP6342120B2 (ja) | 超薄埋設ダイモジュール及びその製造方法 | |
| CN103681559B (zh) | 芯片封装基板和结构及其制作方法 | |
| JP5289832B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US9357647B2 (en) | Packaging substrate, method for manufacturing same, and chip packaging body having same | |
| JP5945564B2 (ja) | パッケージキャリアおよびその製造方法 | |
| CN103188882B (zh) | 一种电路板及其制作方法 | |
| CN103747616B (zh) | 元器件内置模块 | |
| JP2011009686A5 (zh) | ||
| JP2012191204A (ja) | プリント配線板の製造方法 | |
| JP2013243345A5 (zh) | ||
| US9698094B2 (en) | Wiring board and electronic component device | |
| CN104332412A (zh) | 封装基板、封装结构以及封装基板的制作方法 | |
| JP2011014728A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN105590914B (zh) | 电子元件封装结构及制作方法 | |
| JP2015211194A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
| CN104299919B (zh) | 无芯层封装结构及其制造方法 | |
| TWI611541B (zh) | 具有內建電性隔離件以及防潮蓋之線路板製備方法及其半導體組體 | |
| WO2015083345A1 (ja) | 部品内蔵配線基板及びその製造方法 | |
| CN103715152B (zh) | 连接基板及层叠封装结构 | |
| WO2017072737A1 (en) | Component carrier with alternatingly vertically stacked layer structures of different electric density | |
| CN105428380B (zh) | 一种传感器封装片的制作工艺 | |
| CN102117801B (zh) | 高功率型发光二极管模块结构制作方法 | |
| CN101383329B (zh) | 嵌埋有芯片的封装结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170113 Address after: 066004 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18 Applicant after: Acer Qinhuangdao Ding Technology Co. Ltd. Applicant after: Zhen Ding Tech. Co.,Ltd. Address before: 066000 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18 Applicant before: Hongqisheng Precision Electronic (Qinhuangdao) Co., Ltd. Applicant before: Zhen Ding Tech. Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210701 Address after: 518105 area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd. Patentee after: Zhen Ding Technology Co.,Ltd. Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004 Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. |