[go: up one dir, main page]

CN103633056B - 引线框、封装组件及其制造方法 - Google Patents

引线框、封装组件及其制造方法 Download PDF

Info

Publication number
CN103633056B
CN103633056B CN201310656099.6A CN201310656099A CN103633056B CN 103633056 B CN103633056 B CN 103633056B CN 201310656099 A CN201310656099 A CN 201310656099A CN 103633056 B CN103633056 B CN 103633056B
Authority
CN
China
Prior art keywords
lead
lead frame
group
leads
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310656099.6A
Other languages
English (en)
Other versions
CN103633056A (zh
Inventor
叶佳明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN201310656099.6A priority Critical patent/CN103633056B/zh
Publication of CN103633056A publication Critical patent/CN103633056A/zh
Priority to TW103136321A priority patent/TW201535647A/zh
Priority to US14/561,620 priority patent/US9559043B2/en
Application granted granted Critical
Publication of CN103633056B publication Critical patent/CN103633056B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

公开了用于堆叠成多个层面的电子元件的引线框、包含引线框的封装组件、以及制造引线框和封装组件的方法。所述引线框包括多条引线，每一条引线包括互连区，其中：所述多条引线分成多组，每一组引线的互连区位于与相应一个层面的电子元件相对应的高度位置。在所述封装组件中，所述多组引线的每一组引线的互连区与相应一个层面的电子元件形成焊料互连。本发明的引线框和封装组件可以提高封装密度，减少封装组件内键合线的使用，提高封装组件的可靠性。本发明的制造封装组件的方法可以减少回流工艺对堆叠的电子元件的不利影响，从而进一步提高封装组件的可靠性。

Description

引线框、封装组件及其制造方法
技术领域
本发明涉及半导体封装，具体地涉及引线框、封装组件及其制造方法。
背景技术
随着电子元件的小型化、轻量化以及多功能化的需求的增加，对半导体封装密度的要求越来越高，以达到减小封装尺寸的效果。因此，使用引线框并且包含多个集成电路管芯的的封装组件已经成为新的热点。在这种封装组件中，多个集成电路管芯的配置及其连接方法对封装组件的尺寸和性能具有至关重要的影响。
图1示出根据现有技术的多管芯封装组件100的透视图。在封装组件100中，两个集成电路管芯120、130以并排方式（side-by-side）安装在同一个引线框110上。引线框110包括多条指状的引线111。每一条引线111的上表面具有互连区。第一集成电路管芯120下表面的导电凸块121的末端通过焊料122与一些引线111的互连区形成焊料互连。第二集成电路管芯130下表面的焊盘直接通过焊料131与另一些引线111的互连区形成焊料互连。封装料160覆盖引线框110和集成电路管芯120、130。引线框110的引线111的至少一部分从封装料160中露出，用于提供封装组件与外部电路（例如电路板）的电连接。
图2a-2d示出根据现有技术的封装组件100的制造方法各个步骤的截面图。将第一集成电路管芯120放置在引线框110上，如图2a所示，焊料球122与引线框110相接触。执行回流工艺，使得焊料球122熔化形成焊料122，如图2b所示。焊料122将第一集成电路管芯120固定在引线框110的一些引线上。将第二集成电路管芯130放置在引线框110上。再次执行回流工艺，使得焊料131将第二集成电路管芯130固定在引线框110的另一些引线上，如图2c所示。然后，采用封装料160（例如环氧树脂）覆盖引线框110和集成电路管芯120、130，从而形成封装组件100，如图2d所示。
在上述现有技术的封装组件中，集成电路管芯120和130以并排方式设置于引线框110的上方。集成电路管芯120和130可以共用引线框110的某些引线，从而彼此电连接。或者，集成电路管芯120和130可以通过附加的键合线彼此电连接。
集成电路管芯120和130的并排配置在封装密度方面是不利的，因为最终形成的封装组件100的封装面积必须大于集成电路管芯120和130的芯片占用面积之和。此外，在采用封装料160封装集成电路管芯120和130之前需要进行两次回流工艺，第二次回流工艺可能导致先前已经回流的第一集成电路管芯120的焊料122的非期望回流，从而导致互连失效。
另一方面，已经提出了堆叠的多管芯封装组件，其中多个集成电路管芯堆叠在同一个引线框上。位于最下层的集成电路管芯可以通过焊料直接固定在引线框上。位于上层的集成电路管芯可以通过粘合层固定在下面一层的集成电路管芯的顶部表面上。然后，通过键合线将上层的集成电路管芯电连接到引线框上。尽管这种堆叠的多管芯封装组件可以减小芯片占用面积，但封装组件内的键合线导致工艺复杂化和制造成本的提高，并且可能由于键合线的不良电接触可能导致器件不工作。
因此，期望进一步提高封装组件的封装密度和可靠性。
发明内容
有鉴于此，本发明的目的在于提供一种封装组件，以解决现有技术中封装面积过大以及封装结构对半导体元件性能的不利影响的问题。
根据本发明的第一方面，提供一种用于堆叠成多个层面的电子元件的引线框，所述引线框包括多条引线，每一条引线包括互连区，其中：所述多条引线分成多组，每一组引线的互连区位于与相应一个层面的电子元件相对应的高度位置。
优选地，在所述引线框中，所述多组引线包括从用于最底部层面的电子元件的第1组引线到位于最顶部层面的电子元件的第m组引线，共m组引线，其中m是大于等于2的任意整数，以及任意第n组引线的互连区围绕第1至第n-1组引线的互连区，其中n是大于1且小于等于m的任意整数。
优选地，在所述引线框中，第2至第m组引线中的每一条引线包括延伸部、以及与延伸部邻接的突起的台面，并且互连区位于台面的上表面。
优选地，在所述引线框中，第1组引线中的每一条引线包括延伸部和与延伸部邻接的突起的台面，并且互连区位于台面的上表面。
优选地，在所述引线框中，在垂直于堆叠方向的平面内，所述多组引线中的不同组的引线交替设置。
优选地，在所述引线框中，在垂直于堆叠方向的平面内，所述多组引线的所有引线的底部共平面。
根据本发明的第二方面，提供一种制造上述的引线框的方法，包括：在衬底上提供金属层；将金属层蚀刻成条带状的多条引线；采用封装料填充引线之间的沟槽；以及在所述多条引线中的至少一些引线的一部分表面上镀敷金属层，从而形成台面。
优选地，在所述方法中，所述至少一些引线的台面高度相同。
优选地，在所述方法中，所述至少一些引线的台面高度不同。
优选地，在所述方法中，采用封装料填充引线之间的沟槽包括：采用封装料覆盖引线和衬底的暴露表面；以及平整封装料，使得引线的上表面再次暴露。
根据本发明的第三方面，提供一种制造上述的引线框的方法，包括：在衬底上提供金属层；在金属层蚀刻出至少一些引线的台面；以及将金属层蚀刻成包括所述至少一些引线的多条引线。
优选地，在所述方法中，所述至少一些引线的台面高度相同。
优选地，在所述方法中，所述至少一些引线的台面高度不同。
优选地，在所述方法中，在金属层蚀刻出至少一些引线的台面包括经过多次蚀刻，从最高的台面至最低的台面，形成所述至少一些引线的台面。
根据本发明的第四方面，提供一种制造上述的引线框的方法，包括：采用一次冲压形成所述引线框。
根据本发明的第五方面，提供一种封装组件，包括：上述的引线框；以及堆叠成至少两个层面的多个电子元件，其中，所述多组引线的每一组引线的互连区与相应一个层面的电子元件形成焊料互连。
优选地，在所述封装组件中，每个层面的电子元件的数量为至少一个。
优选地，在所述封装组件中，所述电子元件包括选自集成电路管芯和分立元件的至少一种电子元件。
优选地，在所述封装组件中，所述分立元件包括选自电阻器、电容器、电感器、二极管和晶体管的至少一种分立元件。
根据本发明的第六方面，提供一种制造上述的封装组件的方法，包括：a)在一组引线的互连区上设置焊料；b)放置一个层面的一个或多个电子元件；c)从最底部层面到最顶部层面，重复步骤a)和b)；d)执行回流工艺，使得所述多组引线的每一组引线的互连区与相应一个层面的电子元件形成焊料互连；以及e)采用封装料覆盖所述引线框和所述电子元件，使得引线框的引线的至少一部分从封装料中露出。
根据本发明的第七方面，提供一种制造上述的封装组件的方法，包括：a)在一组引线的互连区上设置焊料;b)放置一个层面的一个或多个电子元件;c)执行回流工艺，使得所述一组引线的互连区与所述一个层面的电子元件形成焊料互连；d)从最底部层面到最顶部层面，重复步骤a)至c)；以及e)采用封装料覆盖所述引线框和所述电子元件，使得引线框的引线的至少一部分从封装料中露出。
本发明的引线框和封装组件可以用于设置堆叠成多个层面的电子元件，从而可以提高封装密度，并且由于减少封装组件内键合线的使用，可以提高封装组件的可靠性。
本发明的制造封装组件的方法可以进一步减少回流工艺对堆叠的电子元件的不利影响，从而进一步提高封装组件的可靠性。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出根据现有技术的多管芯封装组件的透视图；
图2a-2d示出根据现有技术的封装组件的制造方法各个步骤的截面图；
图3a和3b分别示出根据本发明的第一实施例的引线框的透视图和俯视图；
图4a和4b分别示出根据本发明的第二实施例的引线框的透视图和俯视图；
图5a和5b分别示出根据本发明的第三实施例的引线框的透视图和俯视图；
图6a-6e示出根据本发明的第四实施例的引线框的制造方法各个步骤的截面图；
图7示出根据本发明的第五实施例的封装组件的分解透视图；
图8示出根据本发明的第六实施例的封装组件的分解透视图；
图9示出根据本发明的第七实施例的封装组件的分解透视图；以及
图10a-10f示出根据本发明的第八实施例的封装组件的制造方法各个步骤的截面图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。为了简明起见，可以在一幅图中描述经过数个步骤后获得的封装结构。
应当理解，在描述封装结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
在下文中描述了本发明的许多特定的细节，例如封装的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
在本申请中，术语“电子元件”不限于集成电路管芯，应当理解为广义的封装对象，包括集成电路管芯和分立元件（例如电阻器、电容器、电感器、二极管、晶体管）等。
图3a和3b分别示出根据本发明的第一实施例的引线框210的透视图和俯视图，其中引线框210用于安装两个层面的电子元件。在图3b中的AA线示出了随后的所有截面图的截取位置，其中AA线穿过多组引线的互连区216。
引线框210包括第一组引线211和第二组引线212。第一组引线211例如是平面的条带状，其内侧端部的上表面具有用于接触焊料的互连区216。第二组引线212例如呈台阶状，包括条带状的延伸部212-1、以及与延伸部212-1邻接的突起的台面212-2。在台面212-2的上表面具有用于接触焊料的互连区216。第一组引线211将与第一层面的第一电子元件形成焊料互连，第二组引线212将与第二层面的第二电子元件形成焊料互连。第二层面高于第一层面。因此，第二组引线212的互连区的垂直位置高于第一组引线211的互连区。第二组引线212位于第一组引线211的外围，使得第二组引线212的互连区围绕第一组引线211的互连区。优选地，在垂直于堆叠方向的平面内，第一组引线211和第二组引线212的底部共平面。
图4a和4b分别示出根据本发明的第二实施例的引线框310的透视图和俯视图，其中引线框310用于安装两个层面的电子元件。
引线框310包括第一组引线311和第二组引线312。第一组引线311例如是平面的条带状，其内侧端部的上表面具有用于接触焊料的互连区316。第二组引线312例如呈台阶状，包括条带状的延伸部312-1、以及与延伸部312-1邻接的突起的台面312-2。在台面312-2的上表面具有用于接触焊料的互连区316。第一组引线311将与第一层面的第一电子元件形成焊料互连，第二组引线312将与第二层面的第二电子元件形成焊料互连。第二层面高于第一层面。因此，第二组引线312的互连区的垂直位置高于第一组引线311的互连区。优选地，在垂直于堆叠方向的平面内，第一组引线311和第二组引线312的底部共平面。
与第一实施例不同，在垂直于堆叠方向的平面内，引线框310的第二组引线312与第一组引线311交错设置。第二组引线312的位于第一组引线311的两条引线之间的任何引线，其内侧端部均位于第一组引线311的互连区的外围，使得第二组引线312的互连区围绕第一组引线311的互连区。
图5a和5b分别示出根据本发明的第三实施例的引线框410的透视图和俯视图，其中引线框410用于安装三个层面的电子元件。
引线框410包括第一组引线411、第二组引线412和第三组引线413。第一组引线411例如是平面的条带状，其内侧端部的上表面具有用于接触焊料的互连区416。第二组引线412例如呈台阶状，包括条带状的延伸部412-1、以及与延伸部412-1邻接的突起的台面412-2。在台面412-2的上表面具有用于接触焊料的互连区416。第三组引线413例如呈台阶状，包括条带状的延伸部413-1、以及与延伸部413-1邻接的突起的台面413-2。在台面413-2的上表面具有用于接触焊料的互连区416。第一组引线411将与第一层面的第一电子元件形成焊料互连，第二组引线412将与第二层面的第二电子元件形成焊料互连，第三组引线413将与第三层面的第三电子元件形成焊料互连。第三层面高于第二层面，并且第二层面高于第一层面。因此，第三组引线413的互连区的垂直位置高于第二组引线412的互连区，并且，第二组引线412的互连区的垂直位置高于第一组引线411的互连区。第三组引线413位于第二组引线412的外围，使得第三组引线413的互连区围绕第二组引线412的互连区。第二组引线412位于第一组引线411的外围，使得第二组引线412的互连区围绕第一组引线411的互连区。优选地，在垂直于堆叠方向的平面内，第一组引线411、第二组引线412和第三组引线413的底部共平面。
在上述的第一至第三实施例中，描述了用于安装两个或三个层面的电子元件的引线框。明显地，可以提供用于安装更多个层面的电子元件的引线框，其中较高层面的引线的互连区高于较低层面的引线的互连区，并且较高层面的引线的互连区围绕较低层面的引线的互连区。
在优选的实施例中，在引线框中，引线的互连区还可以包括用于提高导电性和耐蚀性的镀层。引线例如由Cu组成，镀层例如由Ag组成。
尽管在第一至第三实施例中，将第一组引线描述为呈平面的条带状，然而这并非必需的。第一组引线也可以呈台阶状，包括延伸部、以及与延伸部邻接的突起的台面，在台面的上表面具有用于接触焊料的互连区。第二组引线的互连区高于第一组引线的互连区，并且第二组引线的互连区围绕第一组引线的互连区。
根据第一至第三实施例的引线框提供了用于不同层面的电子元件的互连区，从而可以用于封装堆叠的电子元件。因此，该引线框可提高封装密度。并且，由于引线框的互连区与不同层面的电子元件直接形成焊料互连，可以在封装组件内减少、甚至避免使用键合线，从而解决了由于在封装组件内使用键合线而引入的电接触问题，提高了封装组件的可靠性。
图6a-6e示出根据本发明的第四实施例的引线框的制造方法各个步骤的截面图。该方法是用于形成根据本发明的第一实施例的引线框210的一种示例方法。
该方法开始于包括衬底217（例如铁镍合金）及其上的金属层（例如Cu）的叠层，其中衬底217作为支撑层，并且最终将作为牺牲层而去除。例如采用第一掩模，通过蚀刻金属层将其图案化成呈条带状的引线211，如图6a所示。在蚀刻中，蚀刻剂相对于下层的衬底217选择性地去除导电材料层的暴露部分。在蚀刻后去除第一掩模。然后，采用封装料218（例如环氧树脂）覆盖引线211和衬底217的暴露表面，如图6b所示。封装料218的厚度至少足以填充相邻的引线211之间的沟槽。例如通过研磨来平整封装料218，使得引线211的上表面再次暴露，如图6c所示。例如采用第二掩模，遮挡一部分引线的全部上表面，以及遮挡位于该部分引线外围的另一部分引线的一部分表面。通过在所述另一部分引线211的暴露表面镀敷与组成引线的金属相同的金属材料，形成台面，如图6d所示。受到遮挡的所述一部分引线作为第一组引线211，形成台面的所述另一部分引线作为第二组引线212。在镀敷之后去除第二掩模。然后，采用选择性的蚀刻剂，相对于引线211、212和封装料218去除衬底217，从而形成包括第一组引线211和第二组引线212的引线框210。
在一个替代的实施例中，以金属片（例如Cu片）作为起始材料。采用两次蚀刻，形成根据本发明的第一实施例的引线框210。在该方法中，第一次蚀刻使用第一掩模，使得金属片的遮挡部分形成第二组引线的台面，金属片的暴露部分厚度减小。第二次蚀刻使用第二掩模，使得金属片的遮挡部分形成第一组引线和第二组引线，金属片的暴露部分则完全去除而形成分隔开第一组引线和第二组引线的沟槽。
在另一个替代的实施例中，以金属片（例如Cu片）作为起始材料。采用合适的模具，直接采用冲压形成根据本发明的第一实施例的引线框210。
图7示出根据本发明的第五实施例的封装组件200的分解透视图。在封装组件200中，使用了根据本发明的第一实施例的引线框210。引线框210包括多条指状的引线。每一条引线具有位于封装料内部的互连区。
两个集成电路管芯220、230以堆叠方式安装在同一个引线框210上。集成电路管芯220、230包括各自的内部电路、与各自的内部电路电连接的各自的多个导电凸块。引线框210的第一组引线呈平面的条带状，其内侧端部的上表面设置互连区，与焊料222（例如Sn焊料）接触。第一集成电路管芯220利用焊料222固定在引线框210上。引线框210的第二组引线呈台阶状，包括延伸部、以及与延伸部邻接的突起的台面，台面的上表面设置互连区，与焊料231（例如Sn焊料）接触。第二集成电路管芯230利用焊料231固定在引线框210上。第二集成电路管芯230的尺寸大于第一集成电路管芯220的尺寸，位于第一集成电路管芯220上方。封装料260覆盖第一集成电路管芯220、第一集成电路管芯230和引线框210。引线框210的引线从封装料260中露出，用于提供封装组件与外部电路（例如电路板）的电连接。
图8示出根据本发明的第六实施例的封装组件300的分解透视图。在封装组件300中，使用了根据本发明的第一实施例的引线框210。引线框210包括多条指状的引线。每一条引线具有位于封装料内部的互连区。
与第五实施例不同，在封装组件300中，位于上部层面的电子元件不是集成电路管芯，而是两个分立元件，即电阻器332和电感器333。
电阻器332和电感器333堆叠在集成电路管芯320的上方，并且与集成电路管芯320一起安装在同一个引线框210上。集成电路管芯320包括内部电路、与内部电路电连接的多个导电凸块。引线框210的第一组引线呈平面的条带状，其内侧端部的上表面设置互连区，与焊料322（例如Sn焊料）接触。集成电路管芯320利用焊料322固定在引线框210上。引线框210的第二组引线呈台阶状，包括延伸部、以及与延伸部邻接的突起的台面，台面的上表面设置互连区，与焊料331（例如Sn焊料）接触。电阻器332和电感器333利用焊料331固定在引线框210上。电阻器332和电感器333的长度大于第一集成电路管芯220的长度，位于第一集成电路管芯220上方。封装料360覆盖集成电路管芯320、电阻器332、电感器333和引线框210。引线框210的引线从封装料360中露出，用于提供封装组件与外部电路（例如电路板）的电连接。
图9示出根据本发明的第七实施例的封装组件400的分解透视图。在封装组件400中，使用了根据本发明的第三实施例的引线框410。引线框410包括多条指状的引线。每一条引线具有位于封装料内部的互连区。
与第五实施例不同，在封装组件400中，三个集成电路管芯420、430、440以堆叠方式安装在同一个引线框410上。
集成电路管芯420、430、440包括各自的内部电路、与各自的内部电路电连接的各自的多个导电凸块。引线框410的第一组引线呈平面的条带状，其内侧端部的上表面设置互连区，与焊料422（例如Sn焊料）接触。第一集成电路管芯420利用焊料422固定在引线框410上。引线框410的第二组引线呈台阶状，包括延伸部、以及与延伸部邻接的突起的台面，台面的上表面设置互连区，与焊料431（例如Sn焊料）接触。第二集成电路管芯430利用焊料431固定在引线框410上。第二集成电路管芯430的尺寸大于第一集成电路管芯420的尺寸，位于第一集成电路管芯420上方。引线框410的第三组引线呈台阶状，包括延伸部、以及与延伸部邻接的突起的台面，台面的上表面设置互连区，与焊料441（例如Sn）接触。第三集成电路管芯440利用焊料441固定在引线框410上。第三集成电路管芯440的尺寸大于第二集成电路管芯430的尺寸，位于第二集成电路管芯430上方。封装料460覆盖第一集成电路管芯420、第二集成电路管芯430、第三集成电路管芯440和引线框410。引线框410的引线从封装料460中露出，用于提供封装组件与外部电路（例如电路板）的电连接。
在上述的第五至第七实施例中，描述了其中包含两个或三个层面的电子元件的封装组件。明显地，封装组件可以包含更多个层面的电子元件。如上文所述，引线框包括分别用于不同层面的电子元件的多组引线，较高层面的引线的互连区高于较低层面的引线的互连区，并且较高层面的引线的互连区围绕较低层面的引线的互连区。
尽管在第五至第七实施例中，描述了分立元件位于集成电路管芯上方，然而这并非必需的。替代地，分立元件也可以位于集成电路管芯下方。此外，还描述了较高层面的电子元件的尺寸大于较低层面的电子元件的尺寸，然而这并非意味着较高层面的电子元件的长度和宽度均大于较低层面的电子元件的长度和宽度。由于不同层面的电子元件可以在垂直于堆叠方面的平面中具有不同的取向，因此只要第二电子元件的长度和宽度中的任一个大于第一电子元件的长度和宽度中的任一个，就可以将第二电子元件放置在较高层面，以及将第一电子元件放置在较低层面。此外，每个层面的电子元件的数量可以多于一个。
根据第五至第七实施例的封装组件采用一个引线框的多组引线提供了不同高度的互连区，从而可以用于安装堆叠的电子元件。因此，该封装组件可提高封装密度。并且，由于多组引线的互连区分别与相应层面的电子元件形成焊料互连，可以在封装组件内减少甚至避免使用键合线，从而解决了由于在封装组件内使用键合线而引入的电接触问题，提高了封装组件的可靠性。
图10a-10f示出根据本发明的第八实施例的封装组件的制造方法各个步骤的截面图。在该方法中，使用了根据本发明的第一实施例的引线框210。引线框210包括多条指状的引线，相邻的引线由封装料218彼此隔开。该方法用于制作根据本发明的第五实施例的封装组件200。引线框210的每一条引线具有位于封装料内部的互连区。
将第一集成电路管芯220放置在引线框210上，如图10a所示。第一集成电路管芯220的内部电路经由导电通道等电连接至导电凸块221。附着于导电凸块221末端的焊料球222与引线框210的互连区相接触。执行回流工艺，使得焊料球222熔化形成焊料222，如图10b所示。焊料222将第一集成电路管芯220固定在引线框210的第一组引线211上。然后，采用封装料260（例如环氧树脂）封装第一集成电路管芯220，如图10c所示。例如通过研磨来平整封装料260，使得引线框210的第二组引线212的上表面再次暴露，如图10d所示。将第二集成电路管芯230放置在引线框210上。再次执行回流工艺，利用焊料231将第二集成电路管芯220固定在引线框210的第二组引线212上，如图10e所示。然后，采用封装料270（例如环氧树脂）封装引线框210、集成电路管芯220、230。优选地，例如通过研磨来平整封装料270，并且减小封装料270的顶层的厚度，以减小封装体积并改善热耗散效率。最终形成封装组件200，如图10f所示。
根据第八实施例的封装组件的制造方法在第二次回流工艺之前，利用封装料260保护了第一集成电路管芯230的焊料222，从而保证了互连的可靠性。
在一个替代的实施例中，可以在图10a所示的放置第一集成电路管芯220的步骤之后，直接放置第二集成电路230。可以省略图10b所示的第一次回流步骤、图10c所示的塑封步骤和图10d所示的平整步骤。在放置所有集成电路管芯之后，进行一次回流步骤，利用焊料222将第一集成电路管芯220固定在引线框210的第一组引线211上，利用焊料231将第二集成电路管芯220固定在引线框210的第二组引线212上。然后，采用封装料270（例如环氧树脂）封装引线框210、集成电路管芯220、230，从而形成封装组件200。
根据该替代实施例的封装组件的制造方法，由于一次回流多个层面的电子元件，不仅可以避免多次回流导致互连失效的问题，而且简化了工艺步骤。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (20)

1.一种用于堆叠成多个层面的电子元件的引线框，所述引线框包括多条引线，每一条引线包括互连区，其中：
所述多条引线分成多组，每一组引线的互连区位于与相应一个层面的电子元件相对应的高度位置，
所述多组引线中的至少一组引线包括延伸部、以及与延伸部邻接的突起的台面，并且所述互连区位于台面的上表面，以及
所述多组引线的台面用于放置相应的电子元件，并且所述多组引线采用共同的回流工艺与相应的电子元件形成焊料互连，使得所述电子元件利用焊料固定在所述引线框上。
2.根据权利要求1所述的引线框，其中
所述多组引线包括从用于最底部层面的电子元件的第1组引线到位于最顶部层面的电子元件的第m组引线，共m组引线，其中m是大于等于2的任意整数，以及
任意第n组引线的互连区围绕第1至第n-1组引线的互连区，其中n是大于1且小于等于m的任意整数。
3.根据权利要求2所述的引线框，其中：
第2至第m组引线中的每一条引线包括延伸部、以及与延伸部邻接的突起的台面，并且互连区位于台面的上表面。
4.根据权利要求3所述的引线框，其中：
第1组引线中的每一条引线包括延伸部、以及与延伸部邻接的突起的台面，并且互连区位于台面的上表面。
5.根据权利要求1至4中任一项所述的引线框，其中：
在垂直于堆叠方向的平面内，所述多组引线中的不同组的引线交替设置。
6.根据权利要求1至4中任一项所述的引线框，其中：
在垂直于堆叠方向的平面内，所述多组引线的所有引线的底部共平面。
7.一种制造根据权利要求1至6中任一项所述的引线框的方法，包括：
在衬底上提供金属层；
将金属层蚀刻成条带状的多条引线；
采用封装料填充引线之间的沟槽；以及
在所述多条引线中的至少一些引线的一部分表面上镀敷金属层，从而形成台面。
8.根据权利要求7所述的方法，其中，所述至少一些引线的台面高度相同。
9.根据权利要求7所述的方法，其中，所述至少一些引线的台面高度不同。
10.根据权利要求7所述的方法，其中，采用封装料填充引线之间的沟槽包括：
采用封装料覆盖引线和衬底的暴露表面；以及
平整封装料，使得引线的上表面再次暴露。
11.一种制造根据权利要求1至6中任一项所述的引线框的方法，包括：
在衬底上提供金属层；
在金属层蚀刻出至少一些引线的台面；以及
将金属层蚀刻成包括所述至少一些引线的多条引线。
12.根据权利要求11所述的方法，其中，所述至少一些引线的台面高度相同。
13.根据权利要求11所述的方法，其中，所述至少一些引线的台面高度不同。
14.根据权利要求13所述的方法，其中，在金属层蚀刻出至少一些引线的台面包括经过多次蚀刻，从最高的台面至最低的台面，形成所述至少一些引线的台面。
15.一种制造根据权利要求1至6中任一项所述的引线框的方法，包括：采用一次冲压形成所述引线框。
16.一种封装组件，包括：
根据权利要求1至6中任一项所述的引线框；以及
堆叠成至少两个层面的多个电子元件。
17.根据权利要求16所述的封装组件，其中每个层面的电子元件的数量为至少一个。
18.根据权利要求16所述的封装组件，其中所述电子元件包括选自集成电路管芯和分立元件的至少一种电子元件。
19.根据权利要求18所述的封装组件，其中所述分立元件包括选自电阻器、电容器、电感器、二极管和晶体管的至少一种分立元件。
20.一种制造根据权利要求16至19中任一项所述的封装组件的方法，包括：
a)在一组引线的互连区上设置焊料；
b)放置一个层面的一个或多个电子元件；
c)从最底部层面到最顶部层面，重复步骤a)和b)；
d)执行回流工艺，使得所述多组引线的每一组引线的互连区与相应一个层面的电子元件形成焊料互连，并且利用焊料固定在所述引线框上；以及
e)采用封装料覆盖所述引线框和所述电子元件，使得引线框的引线的至少一部分从封装料中露出。
CN201310656099.6A 2013-12-06 2013-12-06 引线框、封装组件及其制造方法 Active CN103633056B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310656099.6A CN103633056B (zh) 2013-12-06 2013-12-06 引线框、封装组件及其制造方法
TW103136321A TW201535647A (zh) 2013-12-06 2014-10-21 引線框、封裝組件及其製造方法
US14/561,620 US9559043B2 (en) 2013-12-06 2014-12-05 Multi-level leadframe with interconnect areas for soldering conductive bumps, multi-level package assembly and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310656099.6A CN103633056B (zh) 2013-12-06 2013-12-06 引线框、封装组件及其制造方法

Publications (2)

Publication Number Publication Date
CN103633056A CN103633056A (zh) 2014-03-12
CN103633056B true CN103633056B (zh) 2017-09-01

Family

ID=50213922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310656099.6A Active CN103633056B (zh) 2013-12-06 2013-12-06 引线框、封装组件及其制造方法

Country Status (3)

Country Link
US (1) US9559043B2 (zh)
CN (1) CN103633056B (zh)
TW (1) TW201535647A (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859250B2 (en) * 2013-12-20 2018-01-02 Cyntec Co., Ltd. Substrate and the method to fabricate thereof
US9392691B2 (en) 2014-07-16 2016-07-12 International Business Machines Corporation Multi-stacked electronic device with defect-free solder connection
CN104269385B (zh) * 2014-10-21 2017-12-19 矽力杰半导体技术(杭州)有限公司 封装组件及其制造方法
CN104409369B (zh) * 2014-10-31 2019-05-07 矽力杰半导体技术(杭州)有限公司 封装组件制造方法
CN104916599B (zh) 2015-05-28 2017-03-29 矽力杰半导体技术(杭州)有限公司 芯片封装方法和芯片封装结构
US11272618B2 (en) 2016-04-26 2022-03-08 Analog Devices International Unlimited Company Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US9824976B1 (en) 2016-08-16 2017-11-21 Infineon Technologies Americas Corp. Single-sided power device package
US9911720B1 (en) 2016-08-19 2018-03-06 Infineon Technologies Americas Corp. Power switch packaging with pre-formed electrical connections for connecting inductor to one or more transistors
CN107611119A (zh) * 2017-08-24 2018-01-19 杰群电子科技（东莞）有限公司 一种半导体封装器件及其加工方法及电子产品
CN107958880A (zh) * 2017-11-02 2018-04-24 杰群电子科技（东莞）有限公司 一种半导体封装结构及其封装方法及电子产品
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
CN108878394B (zh) * 2018-07-27 2024-08-16 杭州士兰微电子股份有限公司 功率封装结构及其引线框
US10872848B2 (en) 2018-10-25 2020-12-22 Infineon Technologies Ag Semiconductor package with leadframe interconnection structure
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
CN112312656B (zh) * 2019-07-30 2022-09-20 宏启胜精密电子(秦皇岛)有限公司 内埋电路板及其制作方法
WO2021154580A1 (en) 2020-01-28 2021-08-05 Tigout Inc. Automatic apparatus for baking pastry products
US11844178B2 (en) * 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
CN111769091A (zh) * 2020-06-23 2020-10-13 合肥速芯微电子有限责任公司 框架封装结构及其制备方法
DE102021126933A1 (de) * 2021-10-18 2023-04-20 Infineon Technologies Ag Halbleitergehäuse und Verfahren zu deren Herstellung
US11744021B2 (en) 2022-01-21 2023-08-29 Analog Devices, Inc. Electronic assembly

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030564A (zh) * 2006-02-28 2007-09-05 飞思卡尔半导体公司 多排引线框
CN101232004A (zh) * 2007-01-23 2008-07-30 联华电子股份有限公司 芯片堆叠封装结构
TW200941682A (en) * 2008-03-28 2009-10-01 Powertech Technology Inc Leadframe, semiconductor packaging structure and manufacture method thereof
CN101882596A (zh) * 2009-05-08 2010-11-10 中芯国际集成电路制造(上海)有限公司 金属层的刻蚀方法
CN102144291A (zh) * 2008-11-17 2011-08-03 先进封装技术私人有限公司 半导体基板、封装与装置及其制造方法
CN103165555A (zh) * 2011-12-08 2013-06-19 欣兴电子股份有限公司 层叠封装的封装结构及其制法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202105B2 (en) * 2004-06-28 2007-04-10 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector assembly method
US20070029648A1 (en) * 2005-08-02 2007-02-08 Texas Instruments Incorporated Enhanced multi-die package
SG132533A1 (en) * 2005-11-21 2007-06-28 St Microelectronics Asia Ultra-thin quad flat no-lead (qfn) package and method of fabricating the same
US20090057822A1 (en) * 2007-09-05 2009-03-05 Yenting Wen Semiconductor component and method of manufacture
CN103000608B (zh) 2012-12-11 2014-11-05 矽力杰半导体技术(杭州)有限公司 一种多组件的芯片封装结构
CN103021989B (zh) 2012-12-11 2014-07-30 矽力杰半导体技术(杭州)有限公司 一种多组件的芯片封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030564A (zh) * 2006-02-28 2007-09-05 飞思卡尔半导体公司 多排引线框
CN101232004A (zh) * 2007-01-23 2008-07-30 联华电子股份有限公司 芯片堆叠封装结构
TW200941682A (en) * 2008-03-28 2009-10-01 Powertech Technology Inc Leadframe, semiconductor packaging structure and manufacture method thereof
CN102144291A (zh) * 2008-11-17 2011-08-03 先进封装技术私人有限公司 半导体基板、封装与装置及其制造方法
CN101882596A (zh) * 2009-05-08 2010-11-10 中芯国际集成电路制造(上海)有限公司 金属层的刻蚀方法
CN103165555A (zh) * 2011-12-08 2013-06-19 欣兴电子股份有限公司 层叠封装的封装结构及其制法

Also Published As

Publication number Publication date
US9559043B2 (en) 2017-01-31
CN103633056A (zh) 2014-03-12
US20150162271A1 (en) 2015-06-11
TW201535647A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
CN103633056B (zh) 引线框、封装组件及其制造方法
CN104269385B (zh) 封装组件及其制造方法
CN108417563B (zh) 半导体装置封装和其制造方法
CN103730444B (zh) 封装组件及其制造方法
US7868431B2 (en) Compact power semiconductor package and method with stacked inductor and integrated circuit die
JP2012253392A (ja) モールド再構成ウェハーを利用したスタックパッケージ及びその製造方法
CN108091642A (zh) 半导体封装和半导体工艺
CN104851858B (zh) 堆叠的电子封装件
CN103000608B (zh) 一种多组件的芯片封装结构
CN103700639B (zh) 封装组件及其制造方法
US9508677B2 (en) Chip package assembly and manufacturing method thereof
TW200903757A (en) Semiconductor packages
CN109817530B (zh) 封装组件制造方法
TWI429054B (zh) 具有偏置堆疊之積體電路封裝系統
KR101538540B1 (ko) 반도체 디바이스 및 그 제조 방법
US8410597B2 (en) Three dimensional semiconductor device
CN109399550B (zh) Mems装置封装及其制造方法
CN112786567A (zh) 一种半导体功率模组及半导体功率模组的封装方法
KR102472045B1 (ko) 반도체 패키지
KR101096456B1 (ko) 멀티 패키지
KR101096457B1 (ko) 멀티 패키지
KR101069283B1 (ko) 반도체 패키지
KR102109042B1 (ko) 반도체 패키지
KR20100020769A (ko) 반도체 패키지
KR20120114890A (ko) 칩 적층용 절연필름, 그 제조방법 및 이를 이용한 칩 적층방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant