KR101096457B1 - 멀티 패키지 - Google Patents
멀티 패키지 Download PDFInfo
- Publication number
- KR101096457B1 KR101096457B1 KR1020110105160A KR20110105160A KR101096457B1 KR 101096457 B1 KR101096457 B1 KR 101096457B1 KR 1020110105160 A KR1020110105160 A KR 1020110105160A KR 20110105160 A KR20110105160 A KR 20110105160A KR 101096457 B1 KR101096457 B1 KR 101096457B1
- Authority
- KR
- South Korea
- Prior art keywords
- package
- encapsulation
- semiconductor
- area
- extension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
본 발명에 따른 멀티 패키지는, 봉지 영역 및 상기 봉지 영역의 외측으로 연장된 연장 영역을 갖는 절연층, 상기 절연층의 봉지 영역 일면에 형성된 전극 단자, 상기 절연층의 연장 영역에 형성되고 상기 봉지 영역의 전극 단자와 전기적으로 연결된 제1연결단자 및 상기 절연층의 타면에 형성된 제2연결단자 포함하는 인쇄회로기판과, 상기 인쇄회로기판의 봉지 영역 내에 부착된 적어도 하나 이상의 반도체 칩 및 상기 인쇄회로기판의 봉지 영역을 덮는 봉지부를 포함하여 이루어지고 상호 수직으로 스택된 다수의 반도체 패키지들을 포함하며, 상기 각 반도체 패키지의 연장 영역이 절곡되어, 상기 하나의 반도체 패키지연장 영역의 제1 또는 제2연결단자와 상기 하나의 반도체 패키지 상부 및 하부에 배치된 반도체 패키지의 제1 또는 제2연결단자가 접합되어 전기적으로 연결된다.
Description
본 발명은 멀티 패키지에 관한 것으로서, 보다 상세하게는, 구조가 간단하고 전체 높이를 줄일 수 있는 멀티 패키지에 관한 것이다.
반도체 집적 소자에 대한 패키징 기술은 소형화 및 고용량화에 대한 요구에 따라 지속적으로 발전하고 있으며, 최근에는 소형화 및 고용량화와 실장 효율성을 만족시킬 수 있는 스택 패키지(Stack package)를 포함하는 멀티 패키지(Multi package)에 대한 다양한 기술들이 개발되고 있다.
반도체 산업에서 말하는 멀티 패키지란 적어도 2개 이상의 반도체 칩 또는 반도체 패키지를 수직 또는 수평으로 배열시키는 기술로서, 메모리 소자의 경우, 반도체 집적 공정에서 구현 가능한 메모리 용량보다 큰 메모리 용량을 갖는 제품을 구현할 수 있고, 실장 면적 사용의 효율성을 높일 수 있다.
상기 멀티 패키지 중 2개 이상의 반도체 칩 또는 반도체 패키지를 수직으로 스택하여 형성하는 스택 패키지는 전체 패키지의 크기를 줄일 수 있는 장점이 있다. 상기 스택 패키지는 제조 기술에 따라 개별 반도체 칩을 스택한 후, 한번에 스택된 반도체 칩들을 패키징해주는 방법과, 패키징된 개별 반도체 패키지들을 스택하여 형성하는 방법으로 분류할 수 있다.
상기 스택 패키지들은 스택된 다수의 반도체 칩들 또는 반도체 패키지들 간에 형성된 금속 와이어, 범프 또는 관통 실리콘 비아 등을 이용하여 전기적으로 연결된다.
한편, 상기 스택 패키지 중 다수의 반도체 패키지들을 스택하여 형성하는 종래 스택 패키지는 상기 스택되는 반도체 패키지들 간에 높은 높이를 갖는 범프 또는 금속 핀(Pin)을 이용하여 전기적 및 물리적으로 연결한다.
그러나, 상기 금속 핀을 이용하여 형성된 스택 패키지는 스택되는 반도체 패키지들 간의 전기적인 연결을 위하여 별도의 기판을 필요로 하고, 상기 기판에 금속 핀을 위치시키기 위하여 여분의 기판 면적이 필요하며, 상기 기판과 상기 반도체 패키지들 간을 연결하기 위하여 솔더볼과 같은 외부접속단자가 필요하다.
따라서, 상기 금속 핀의 사용 및 상기 금속 핀의 외부 노출로 높이를 포함한 전체 스택 패키지의 크기가 증가하고, 외부 충격에 의해 패키지가 데미지를 받을 수 있으며, 스택 패키지의 제조 비용이 증가한다.
본 발명은 구조가 간단하고 전체 높이를 줄일 수 있는 멀티 패키지를 제공한다.
본 발명에 따른 멀티 패키지는, 봉지 영역 및 상기 봉지 영역의 외측으로 연장된 연장 영역을 갖는 절연층, 상기 절연층의 봉지 영역 일면에 형성된 전극 단자, 상기 절연층의 연장 영역에 형성되고 상기 봉지 영역의 전극 단자와 전기적으로 연결된 제1연결단자 및 상기 절연층의 타면에 형성된 제2연결단자 포함하는 기판과, 상기 기판의 봉지 영역 내에 부착된 적어도 하나 이상의 반도체 칩 및 상기 기판의 연장 영역이 노출되도록 봉지 영역을 덮는 봉지부를 포함하는 반도체 패키지가 복수 수평으로 배치되며, 상기 각 반도체 패키지 연장 영역의 상호 대응하는 제1 및 제2연결 단자들이 접합되어 전기적으로 연결된다.
상기 인쇄회로기판은 플렉스블(Flexible) 기판이다.
상기 각 반도체 패키지의 연장 영역은 절곡된다.
상기 각 반도체 패키지의 연장 영역은 상기 각 반도체 패키지의 다수면으로 연장된다.
본 발명은 절곡되고 연결단자가 구비된 인쇄회로기판을 이용하여 형성된 반도체 패키지로 멀티 패키지를 형성함으로써 전체 멀티 패키지의 높이를 줄일 수 있고, 외부 충격에 의해 멀티 패키지의 데미지를 줄일 수 있으며, 멀티 패키지의 제조 비용을 감소시킬 수 있다.
도 1a 및 도 1b는 본 발명의 실시예에 따른 인쇄회로기판을 도시한 도면.
도 2a 및 도 2b는 본 발명의 실시예에 따른 인쇄회로기판을 이용한 반도체 패키지를 도시한 도면.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 인쇄회로기판을 이용한 멀티 패키지를 도시한 도면.
도 2a 및 도 2b는 본 발명의 실시예에 따른 인쇄회로기판을 이용한 반도체 패키지를 도시한 도면.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 인쇄회로기판을 이용한 멀티 패키지를 도시한 도면.
이하에서는 본 발명의 실시예에 따른 멀티 패키지를 상세히 설명하도록 한다.
도 1a 및 도 1b는 본 발명의 실시예에 따른 인쇄회로기판을 도시한 도면이고, 도 2a 및 도 2b는 본 발명의 실시예에 따른 인쇄회로기판을 이용한 반도체 패키지를 도시한 도면이며, 도 3a 내지 도 3c는 본 발명의 실시예에 따른 인쇄회로기판을 이용한 멀티 패키지를 도시한 도면이다.
도 1a 및 도 1b를 참조하면, 본 발명에 따른 인쇄회로기판(100)은 봉지 영역 및 상기 봉지 영역의 외측으로 연장된 연장 영역을 갖는 절연층(102)을 포함하여 이루어진다. 상기 절연층(102)의 봉지 영역 일면에는 다수의 전극 단자(104)가 구비되고, 상기 절연층(102)의 연장 영역에는 상기 봉지 영역의 전극 단자(104)와 전기적으로 연결되는 제1연결단자(106)가 구비되며, 상기 절연층(102)의 타면에는 다수의 볼랜드를 포함하는 제2연결단자(108)가 형성된다.
상기 인쇄회로기판(100)은 다양한 형태의 반도체 패키지 및 스택 패키지를 포함하는 멀티 패키지를 형성하기 위하여 절곡과 같은 형태의 변경이 가능한 플렉서블(Flexible) 기판이다.
상기 인쇄회로기판을 이용하여 형성된 반도체 패키지는 도 2a 내지 도 2b에 도시된 바와 같다.
도 2a 및 도 2b를 참조하면, 본 발명에 따른 반도체 패키지(110)는 상기 도 1a 내지 도 1b에 도시된 인쇄회로기판(100)과 반도체 칩(112) 및 봉지부(116)를 포함하여 이루어진다.
상기 반도체 칩(112)은 상기 인쇄회로기판(100)의 봉지 영역 내에 적어도 하나 이상 배치되며, 상기 반도체 칩(112)는 상기 인쇄회로기판(100)의 봉지 영역에 형성된 전극 단자(104)와 금속와이어(114)와 같은 연결 매개를 통해 전기적으로 연결된다. 상기 인쇄회로기판(100)의 봉지 영역 상부에는 상기 반도체 칩을 덮도록 봉지부(116)가 형성된다.
상기 반도체 칩(112)과 상기 인쇄회로기판(100)은 상기 금속와이어(114) 외에 플립 칩 패키지와 같은 다른 방법을 통하여 전기적으로 연결될 수 있다.
한편, 상기 도 2a 내지 도 2b에 도시된 본 발명에 따른 반도체 패키지를 이용하여 도 3a에 도시된 바와 같이 수직으로 스택된 형태의 멀티 패키지를 형성할 수 있으며, 도 3b 및 도 3c에 도시된 바와 같이 수평으로 배열된 형태의 멀티 패키지를 형성할 수 있다.
도 3a를 참조하면, 본 발명에 따른 멀티 패키지(120)는 상기 도 2a 내지 도 2b의 반도체 패키지들이 수직으로 스택되어 이루어진다.
자세하게, 본 발명에 따른 반도체 패키지(110)들은 접착제(미도시)를 매개로 수직적으로 스택되며, 상기 각 반도체 패키지(110)의 봉지부(116) 외측 연장 영역은 절곡되어 상기 반도체 패키지(110)들의 측면에 배치된다.
상기 스택된 반도체 패키지(110)들 중 하나의 반도체 패키지(110) 연장 영역의 제1 및 제2연결단자(106, 108)는 이에 대응하는 상기 하나의 반도체 패키지(110) 상부 및 하부에 배치되는 반도체 패키지(110) 연장 영역의 제1 및 제2연결단자(106, 108)와 접합되어 전기적으로 연결된다.
상기 각 반도체 패키지(110)는 전기적인 연결을 위하여 연장 영역의 길이가 상호 다르게 형성될 수 있으며, 상기 각 반도체 패키지(110)의 연장 영역은 상기 각 반도체 패키지(110)의 다수면으로 연장될 수 있다.
상기 최하부에 스택된 반도체 패키지(110)의 제2연결단자(108)에는 솔더볼과 같은 외부접속단자(122)가 부착되며, 상기 스택된 반도체 패키지(110)들의 인쇄회로기판 부분을 보호하기 위하여 별도의 봉지부(미도시)가 형성될 수 있다.
아울러, 본 발명에 따른 멀티 패키지(120)는, 도 3b 및 도 3c에 도시된 바와 같이, 다수의 반도체 패키지(110)가 수평으로 배치되고, 상기 각 반도체 패키지(110) 연장 영역의 제1 및 제2연결단자(106, 108)들이 상호 접합되어 전기적으로 연결된다.
자세하게, 도 3b에 도시된 바와 같이, 본 발명에 따른 멀티 패키지(120)는 상기 각 반도체 패키지(110)의 봉지부(116) 외측 연장 영역이 절곡되어 상기 각 반도체 패키지(110)의 제2연결단자(108)들이 상호 접합되어 전기적으로 연결되도록 이루어진다.
또한, 도 3c에 도시된 바와 같이, 본 발명에 따른 멀티 패키지(120)는 상기 각 반도체 패키지(110)의 봉지부(116) 외측 연장 영역들이 상호 오버랩되어 하나의 반도체 패키지(110)의 제1연결단자(106)와 다른 하나의 반도체 패키지의 제2연결단자(108)가 상호 접합되어 전기적으로 연결되도록 이루어진다.
상기 수평으로 배열된 각 반도체 패키지들의 제2연결단자에는 솔더볼과 같은 외부접속단자가 부착되며, 상기 각 반도체 패키지(110)의 연장 영역은 상기 각 반도체 패키지(110)의 다수면으로 연장될 수 있다.
상기 연장 영역을 갖는 인쇄회로기판을 이용하여 형성되는 멀티 패키지는 상기 인쇄회로기판의 연장 영역 형상에 따라 다양한 형태를 갖도록 전기적으로 연결될 수 있다.
이상에서와 같이, 본 발명은 봉지 영역의 외측으로 돌출되도록 연장 영역을 갖고 상기 연장 영역에 연결단자가 구비된 인쇄회로기판을 이용하여 반도체 패키지들을 형성하고, 상기 반도체 패키지의 연장 영역을 절곡하여 상호 전기적으로 연결되도록 멀티 패키지를 형성한다.
따라서, 전기적인 연결을 위하여 기판, 연결 핀 및 외부접속단자와 같은 별도의 매개물 없이 멀티 패키지를 형성함으로써 전체 멀티 패키지의 높이를 줄일 수 있다.
또한, 멀티 패키지를 형성하기 위하여 별도의 매개물이 필요 없어 외부 충격에 의해 멀티 패키지의 데미지를 줄일 수 있으며, 멀티 패키지의 제조 비용을 감소시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
102 ; 절연층 104 ; 전극 단자
106 ; 제1연결단자 108 ; 제2연결단자
110 ; 반도체 패키지 112 ; 반도체 칩
114 ; 금속와이어 116 ; 봉지부
120 ; 멀티 패키지
106 ; 제1연결단자 108 ; 제2연결단자
110 ; 반도체 패키지 112 ; 반도체 칩
114 ; 금속와이어 116 ; 봉지부
120 ; 멀티 패키지
Claims (4)
- 봉지 영역 및 상기 봉지 영역의 외측으로 연장된 연장 영역을 갖는 절연층, 상기 절연층의 봉지 영역 일면에 형성된 전극 단자, 상기 절연층의 연장 영역에 형성되고 상기 봉지 영역의 전극 단자와 전기적으로 연결된 제1연결단자 및 상기 절연층의 타면에 형성된 제2연결단자 포함하는 기판과, 상기 기판의 봉지 영역 내에 부착된 적어도 하나 이상의 반도체 칩 및 상기 기판의 연장 영역이 노출되도록 봉지 영역을 덮는 봉지부를 포함하는 반도체 패키지가 복수 수평으로 배치되며,
상기 각 반도체 패키지 연장 영역의 상호 대응하는 제1 및 제2연결 단자들이 접합되어 전기적으로 연결된 것을 특징으로 하는 멀티 패키지. - 청구항 2은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,
상기 기판은 플렉스블(Flexible) 기판인 것을 특징으로 하는 멀티 패키지. - 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,
상기 각 반도체 패키지의 연장 영역은 절곡된 것을 특징으로 하는 멀티 패키지. - 청구항 4은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,
상기 각 반도체 패키지의 연장 영역은 상기 각 반도체 패키지의 다수면으로 연장된 것을 특징으로 하는 멀티 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110105160A KR101096457B1 (ko) | 2011-10-14 | 2011-10-14 | 멀티 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110105160A KR101096457B1 (ko) | 2011-10-14 | 2011-10-14 | 멀티 패키지 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110069385A Division KR101096456B1 (ko) | 2011-07-13 | 2011-07-13 | 멀티 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110118758A KR20110118758A (ko) | 2011-11-01 |
| KR101096457B1 true KR101096457B1 (ko) | 2011-12-20 |
Family
ID=45390494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110105160A Expired - Fee Related KR101096457B1 (ko) | 2011-10-14 | 2011-10-14 | 멀티 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101096457B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100287805B1 (ko) | 1997-08-11 | 2001-04-16 | 다니구찌 이찌로오, 기타오카 다카시 | 반도체부품 |
-
2011
- 2011-10-14 KR KR1020110105160A patent/KR101096457B1/ko not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100287805B1 (ko) | 1997-08-11 | 2001-04-16 | 다니구찌 이찌로오, 기타오카 다카시 | 반도체부품 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110118758A (ko) | 2011-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108022923B (zh) | 半导体封装 | |
| KR100753415B1 (ko) | 스택 패키지 | |
| KR101454884B1 (ko) | 적층된 집적회로 패키지 인 패키지 시스템 | |
| KR101070913B1 (ko) | 반도체 칩 적층 패키지 | |
| KR20240168899A (ko) | 반도체 패키지 | |
| KR20180046990A (ko) | 비대칭 칩 스택들을 가지는 반도체 패키지 | |
| KR20110078399A (ko) | 스택 패키지 및 그의 제조방법 | |
| KR20110124065A (ko) | 적층형 반도체 패키지 | |
| KR101544508B1 (ko) | 본드 핑거를 갖는 인쇄회로기판 및 반도체 패키지 | |
| CN107293520A (zh) | 堆叠型半导体封装件 | |
| KR101219484B1 (ko) | 반도체 칩 모듈 및 이를 갖는 반도체 패키지 및 패키지 모듈 | |
| CN103400826B (zh) | 半导体封装及其制造方法 | |
| KR20100050976A (ko) | 반도체 패키지 및 그의 제조 방법 | |
| KR101219086B1 (ko) | 패키지 모듈 | |
| KR101096457B1 (ko) | 멀티 패키지 | |
| KR101096456B1 (ko) | 멀티 패키지 | |
| KR20090096181A (ko) | 스택 패키지 | |
| KR20100050981A (ko) | 반도체 패키지 및 이를 이용한 스택 패키지 | |
| KR20090096176A (ko) | 인쇄회로기판 및 이를 이용한 반도체 패키지 및 멀티패키지 | |
| KR101332873B1 (ko) | 캐패시턴스 제공용 인터포져 및 이를 이용한 리드 프레임 타입 반도체 패키지 | |
| KR102029804B1 (ko) | 패키지 온 패키지형 반도체 패키지 및 그 제조 방법 | |
| KR20110130017A (ko) | 멀티-칩 패키지 및 그의 제조 방법 | |
| KR20080061604A (ko) | 멀티칩 패키지 | |
| KR101207883B1 (ko) | 패키지 모듈 | |
| KR101019705B1 (ko) | 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| PA0107 | Divisional application |
St.27 status event code: A-0-1-A10-A16-div-PA0107 St.27 status event code: A-0-1-A10-A18-div-PA0107 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
Fee payment year number: 1 St.27 status event code: A-2-2-U10-U11-oth-PR1002 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 St.27 status event code: A-5-5-R10-R13-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 St.27 status event code: A-5-5-R10-R13-asn-PN2301 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Not in force date: 20141215 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE St.27 status event code: A-4-4-U10-U13-oth-PC1903 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 St.27 status event code: A-5-5-R10-R13-asn-PN2301 |
|
| PC1903 | Unpaid annual fee |
Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20141215 St.27 status event code: N-4-6-H10-H13-oth-PC1903 |