[go: up one dir, main page]

CN103579115B - 互补式薄膜晶体管及其制备方法、阵列基板、显示装置 - Google Patents

互补式薄膜晶体管及其制备方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN103579115B
CN103579115B CN201310557091.4A CN201310557091A CN103579115B CN 103579115 B CN103579115 B CN 103579115B CN 201310557091 A CN201310557091 A CN 201310557091A CN 103579115 B CN103579115 B CN 103579115B
Authority
CN
China
Prior art keywords
film transistor
thin film
active layer
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310557091.4A
Other languages
English (en)
Other versions
CN103579115A (zh
Inventor
刘晓娣
王刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310557091.4A priority Critical patent/CN103579115B/zh
Publication of CN103579115A publication Critical patent/CN103579115A/zh
Priority to US14/429,165 priority patent/US10083988B2/en
Priority to PCT/CN2014/080270 priority patent/WO2015067054A1/zh
Application granted granted Critical
Publication of CN103579115B publication Critical patent/CN103579115B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/427—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer having different thicknesses of the semiconductor bodies in different TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明提供一种互补式薄膜晶体管及其制备方法、阵列基板、显示装置，属于薄膜晶体管制备技术领域，其可解决现有的互补式薄膜晶体管的第一薄膜晶体管与第二薄膜晶体管的有源层材料互相影响的问题。本发明的互补式薄膜晶体管的制备方法，包括：通过构图工艺，在基底上形成包括第一薄膜晶体管的有源层以及保护层的图形，且保护层至少位于第一薄膜晶体管的有源层上；通过构图工艺形成包括第二薄膜晶体管有源层的图形。本发明可用于各种电路和系统中。

Description

互补式薄膜晶体管及其制备方法、阵列基板、显示装置
技术领域
本发明属于薄膜晶体管制备技术领域，具体涉及一种互补式薄膜晶体管及其制备方法、阵列基板、显示装置。
背景技术
每个互补式薄膜晶体管（CMOSTFT）包括第一薄膜晶体管和第二薄膜晶体管，其中，两个薄膜晶体管中一个为P型薄膜晶体管（PMOSTFT），另一个为N型薄膜晶体管（NMOSTFT），所以利用CMOSTFT可以实现PMOSTFT或NCMOSTFT难以实现的各种电路和系统。
如图1所示，通常制备CMOSTFT的方法具体包括：
步骤一、在基底1形成包括第一薄膜晶体管栅极12和第二薄膜晶体管栅极22的栅极金属层的图形，且第一薄膜晶体管的栅极12和第二薄膜晶体管的栅极22是电连接在一起的；
步骤二、在完成上述步骤的基底1上形成栅极绝缘层3；
步骤三、在完成上述步骤的基底1上，形成包括第一薄膜晶体管有源层4的图形；
步骤四、在完成上述步骤的基底1上，形成包括第二薄膜晶体管有源层5的图形；
步骤五、在完成上述步骤的基底1上，形成刻蚀阻挡层6，并刻蚀该层形成用于第一薄膜晶体管源极71、漏极72和第二薄膜晶体管源极81、漏极82分别与各自有源区接触的源漏接触区；
步骤六、在完成上述步骤的基底1上，形成包括第一薄膜晶体管的源极71、漏极72，第二薄膜晶体管的源极81、漏极82的源漏金属层的图形，其中第一薄膜晶体管的漏极72和第二薄膜晶体管的源极81相邻并电连接。
上述步骤是以制备底栅型第一薄膜晶体管和第二薄膜晶体管为例的，制备顶栅型的第一薄膜晶体管和第二薄膜晶体管与上述方法的区别主要是先制备有源层，再制备栅极2，在此就不重复追述了。
发明人发现现有技术中至少存在如下问题：第一薄膜晶体管有源层4制备完成后，在制备第二薄膜晶体管有源层5时，由于第一薄膜晶体管有源层4的材料与第二薄膜晶体管有源层5的材料不同，会对已经形成的第一薄膜晶体管有源层4的材料产生影响，具体地说，在形成第一薄膜晶体管的有源层4后沉积的第二薄膜晶体管有源层薄膜会与第一薄膜晶体管有源层4接触，即使刻蚀掉第一薄膜晶体管有源层4上方的第二薄膜晶体管有源层5材料同样还是会对第一薄膜晶管有源层4材料性能造成影响，第二薄膜晶体管的有源层5材料的处理方式，如等离子处理、掺杂改性等高能过程会导致等离子体轰击损伤，不同气氛退火等处理方式也会影响器件性能，导致CMOSTFT特性劣化，如阈值电压、亚阈值摆幅、稳定性等退化。
发明内容
本发明所要解决的技术问题包括，针对现有的互补式薄膜晶体管存在的上述问题，提供一种性能稳定的互补式薄膜晶体管及其制备方法、阵列基板、显示装置。
解决本发明技术问题所采用的技术方案是一种互补式薄膜晶体管的制备方法，包括：
通过构图工艺，在基底上形成包括第一薄膜晶体管的有源层的图形，以及保护层的图形，且保护层至少位于第一薄膜晶体管有源层上；
在完成上述步骤的基底上，通过构图工艺形成包括第二薄膜晶体管的有源层的图形。
本发明的互补式薄膜晶体管的制备方法中，在第一薄膜晶体管有源层上设有保护层，可以有效的避免在制备第二薄膜晶体管有源层时，由于两薄膜晶体管有源层的材料不同，影响第一薄膜晶体管有源层的性能，进而可以提高互补式薄膜晶体管的性能。
优选的是，所述在基底上形成第一薄膜晶体管有源层，以及保护层具体包括：
在基底上依次沉积第一薄膜晶管有源层薄膜、保护层薄膜；
在完成上述步骤的基底上，通过一次构图工艺，同时形成包括第一薄膜晶体管有源层和保护层的图形。
优选的是，所述在基底上形成第一薄膜晶体管有源层以及保护层具体包括：
形成第一薄膜晶体管有源层薄膜；
在完成上述步骤的基底上，通过构图工艺形成包括第一金属氧化物薄膜晶体管的有源层的图形；
在完成上述步骤的基底上，形成保护层薄膜；
在完成上述步骤的基底上，通过构图工艺形成包括保护层的图形。
进一步优选的是，所述在形成包括保护层的图形之前还包括：
通过等离子体改性或溅射掺杂处理形成的第一薄膜晶体管有源层的步骤；
和/或，
所述在形成第二薄膜晶体管的有源层之后还包括：
通过等离子体改性或溅射掺杂处理形成的第二薄膜晶体管有源层的步骤。
优选的是，所述第一薄膜晶体管有源层采用第一半导体材料形成，所述第二薄膜晶体管有源层采用第二半导体材料形成，其中，所述第一半导体材料为P型半导体材料且第二半导体材料为N型半导体材料，或者所述第一半导体材料为Ｎ型半导体材料且第二半导体材料为Ｐ型半导体材料。
优选的是，所述制备方法还包括：
在基底上形成包括第一薄膜晶体管栅极和第二薄膜晶体管栅极的栅极层图形；
在完成上述步骤的基底上，形成栅极绝缘层。
进一步优选的是，所述在形成包括第二薄膜晶体管有源层之后还包括：
在基底上，形成刻蚀阻挡层，且形成贯穿刻所述刻蚀阻挡层、保护层，用于第一薄膜晶体管的源、漏极和第二薄膜晶体管的源、漏极分别与各自有源层接触的源、漏接触区；
在完成上述步骤的基底上，通过构图工艺形成包括第一薄膜晶体管的源、漏极和第二薄膜晶体管的源、漏极的图形，且通过各自源、漏接触区与各自的有源层接触。
解决本发明技术问题所采用的技术方案是一种互补式薄膜晶体管，所述互补式薄膜晶体管包括第一薄膜晶体管和第二薄膜晶体管，且第一薄膜晶体管的有源层上方设置保护层。
本发明的互补式薄膜晶体管的第一薄膜晶体管有源层上方设置有保护层，从而可以避免第一薄膜晶体管有源层材料与第二薄膜晶体管有源层材料以及后续制备工艺的相互影响，进而可以提高互补式薄膜晶体管的性能。
优选的是，所述第一薄膜晶体管和第二薄膜晶体管中，其中一个为P型薄膜晶体管，另一个为N型薄膜晶体管，所述N型薄膜晶体管的有源层中掺杂有砷、锑、磷中任意一种或多种离子；所述P型薄膜晶体管的有源层中掺杂有硼、铟、镓中任意一种或多种离子。
解决本发明技术问题所采用的技术方案是一种阵列基板，其包括上述互补式薄膜晶体管。
本发明的阵列基板包括上述互补式薄膜晶体管，故其性能更稳定。
解决本发明技术问题所采用的技术方案是一种显示装置，其包括上述阵列基板
本发明的显示装置包括上述阵列基板，故其性能更稳定。
附图说明
图1为现有的互补式薄膜晶体管制备方法的流程图；
图2为本发明的实施例1的互补式薄膜晶体管制备方法的流程图；
图3为本发明的实施例2的互补式薄膜晶体管的结构图。
其中附图标记为：1、基底；21、第一薄膜晶体管栅极；22、第二薄膜晶体管栅极；3、栅极绝缘层；4、第一薄膜晶体管有源层；5、第二薄膜晶体管有源层；6、刻蚀阻挡层；71第一薄膜晶体管源极；72、第一薄膜晶体管漏极；81、第二薄膜晶体管源极；82、第二薄膜晶体管漏极；9、保护层；10、钝化层；11、金属电极。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
如图2所示，本实施例提供一种互补式薄膜晶体管的制备方法，所述互补式薄膜晶体管包括第一薄膜晶体管和第二薄膜晶体管，且第一薄膜晶管和第二薄膜晶体管一个为P型薄膜晶体管，另一个为N型薄膜晶体管，也就是说，第一薄膜晶管为P型薄膜晶体管，第二薄膜晶体管为N型薄膜晶体管；或第一薄膜晶管为N型薄膜晶体管，第二薄膜晶体管为P型薄膜晶体管。制备方法具体包括如下步骤：
步骤一、在基底1上采用磁控溅射的方法沉积一层栅极金属层薄膜，通过构图工艺形成包括第一薄膜晶体管栅极12和第二薄膜晶体管栅极22以及栅极线的栅极金属层的图形。其中，第一薄膜晶体管栅极21和第二薄膜晶体管栅极22是电连接在一起的。
需要说明的是，基底1既可以指没有形成任何膜层的衬底，如白玻璃，也可以指形成有其他膜层或者图案的衬底，例如形成有缓冲层的衬底。构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。上述步骤即先形成栅极金属层薄膜，涂覆光刻胶覆盖栅极金属层薄膜；利用掩模板曝光，形成曝光区和非曝光区；进行显影去除了曝光区的光刻胶（以正性光刻胶为例），非曝光区光刻胶保留；刻蚀栅极金属层薄膜，非曝光区的栅极金属层薄膜由于光刻胶的保护而未被刻蚀，最后剥离光刻胶，形成包括第一薄膜晶体管栅极12和第二薄膜晶体管栅极22以及栅极线的栅极金属层的图形。
其中，所述栅极金属层薄膜的材料可以为钼（Mo）、钼铌合金（MoNb）、铝（Al）、铝钕合金（AlNd）、钛（Ti）和铜（Cu）中的一种或它们中多种材料形成的单层或多层复合叠层，优选为Mo、Al或含Mo、Al的合金组成的单层或多层复合膜。
步骤二、在完成上述步骤的基底1上，采用热生长、常压化学气相沉积、低压化学气相沉积、等离子辅助体化学气相淀积、溅射等制备方法，形成栅极绝缘层3。
其中，所述栅极绝缘层3的材料可以为硅的氧化物（SiOx）、硅的氮化物（SiNx）、铪的氧化物（HfOx）、硅的氮氧化物（SiON）、铝的氧化物（AlOx）等中的一种或它们中两种材料组成的多层复合膜。
步骤三、在完成上述步骤基底1上，通过构图工艺形成包括第一薄膜晶体管有源层4的图形，以及保护层9的图形，且保护层9至少位于第一薄膜晶体管有源层4上。
优选地，步骤三具体包括：通过喷涂、真空蒸发，溶胶-凝胶、磁控溅射等依次沉积第一薄膜晶体管有源层薄膜、保护层薄膜，并通过一次构图工艺同时形成包括第一薄膜晶体管有源层4和保护层9的图形。其中，第一薄膜晶体管有源层4采用第一半导体材料，第一半导体材料为P型或N型半导体材料。该方法简单，容易实现。当然，该步骤还可以具体包括：形成一层薄膜晶体管有源层薄膜，再对该层采用离子注入方法进行掺杂，进而形成第一薄膜晶体管有源层4。例如说，先形成一层氧化锡（SnOx）材料层，通过构图工艺形成第一薄膜晶体管的有源层，然后将第一薄膜晶体管的有源层中掺杂有砷、锑、磷中任意一种或多种离子形成N型薄膜晶体管有源层4；或将第一薄膜晶体管的有源层中掺杂有硼、铟、镓中任意一种或多种离子形成P型薄膜晶体管有源层4。
由于保护层9与第一薄膜晶体管有源层4同步形成，不会增加曝光、显影等工艺步骤。
优选地，步骤三还可以具体包括：形成第一薄膜晶体管有源层薄膜，并通过构图工艺在基底1上形成包括第一金属氧化物薄膜晶体管有源层4的图形。
在完成上述步骤的基底1上，形成保护层薄膜，并通过构图工艺形成包括保护层9的图形。
需要说明的是，该步骤中形成的保护层9可以是仅仅覆盖第一薄膜晶体管有源层4，也可以对保护层薄膜不进行曝光、显影等步骤，直接整个基底1上形成一层保护层9。
进一步优选的，所述在形成包括保护层9之前还包括：通过等离子体改性或溅射掺杂处理形成的第一薄膜晶体管有源层4的步骤。此时可以进一步优化第一薄膜晶体管有源层4的性能。
其中，保护层9的材料可以为硅的氧化物（SiOx）、硅的氮化物（SiNx）、铪的氧化物（HfOx）、硅的氮氧化物（SiON）、铝的氧化物（AlOx）等或由其中两种或三种组成的多层膜组成。
步骤四、在完成上述步骤基底1上，形成第二薄膜晶体管有源层薄膜，并通过构图工艺形成包括第二薄膜晶体管有源层5的图形。具体形成方法与第一薄膜晶体管有源层4的形成相同，只是采用的材料是不同的，在此就不重复赘述了。
优选地，在形成第二薄膜晶体管有源层5之后还包括：通过等离子体改性或溅射掺杂处理形成的第二薄膜晶体管的有源层的步骤。此时可以进一步优化第二薄膜晶体管有源层5的性能。
步骤五、在完成上述步骤基底1上，形成刻蚀阻挡层6，并刻蚀形成贯穿刻蚀阻挡层6、保护层9，用于第一薄膜晶体管源极71、漏极72和第二薄膜晶体管的源极81、漏极82与各自有源层接触的源、漏接触区；
其中，所述刻蚀阻挡层6的材料可以为硅的氧化物（SiOx）、硅的氮化物（SiNx）、铪的氧化物（HfOx）、硅的氮氧化物（SiON）、铝的氧化物（AlOx）等或由其中两种或三种组成的多层膜组成。
步骤六、在完成上述步骤的基底1上，形成源漏金属层薄膜，并通过构图工艺形成包括第一薄膜晶体管源极71、漏极72和第二薄膜晶体管的源极81、漏极82的图形，且通过各自源、漏接触区与各自的有源层接触。
其中，所述源漏金属层薄膜的材料可以是钼（Mo）、钼铌合金（MoNb）、铝（Al）、铝钕合金（AlNd）、钛（Ti）和铜（Cu）中的一种或多种材料形成的，优先为Mo、Al或含Mo、Al的合金材料。
步骤七、在完成上述步骤的基底1上形成钝化层10，并形成贯穿各电极上方的钝化层10的接触过孔，采用金属电极11通过接触过孔将各电极引出。
步骤八、将完成上述步骤的基底1在真空、氮气或氧气的环境中对上述产品进行退火，退火温度可以在120-400℃之间。最终形成互补式薄膜晶体管。
本实施例的互补式薄膜晶体管的制备方法中，在第一薄膜晶体管有源层4上设有保护层9，可以有效的避免在制备第二薄膜晶体管有源层5时，由于两薄膜晶体管有源层的材料不同，影响第一薄膜晶体管有源层4的性能，进而可以提高互补式薄膜晶体管的性能。
需要说明的是，上述制备方法制备的互补式薄膜晶体管的第一薄膜晶体管和第二薄膜晶体管是底栅型薄膜晶体管。当然，也可以将一薄膜晶体管和第二薄膜晶体管制备成顶栅型薄膜晶体管，具体步骤与上述步骤大致相同，区别在于其形成各结构的顺序与制备顶栅型薄膜晶体管时不同，例如其制备过程可包括：
在基底1上，通过构图工艺形成包括第一薄膜晶体管有源层4，以及保护层9；
在完成上述步骤的基底1上，通过构图工艺形成第二薄膜晶体管有源层5；
在完成上述步骤的基底1上形成栅极绝缘层3；
在完成上述步骤的基底1上，同时通过构图工艺形成包括第一薄膜晶体管栅极21和第二薄膜晶体管栅极22图形；
在完成上述步骤的基底1上，形成平坦化层；
在完成上述步骤的基底1上，形成贯穿平坦化层、栅极绝缘层3的接触过孔，所述接触过孔用于第一薄膜晶体管源极71、漏极72和第二薄膜晶体管的源极81、漏极82分别与其有源层连接。之后在形成第一薄膜晶体管源极71、漏极72和第二薄膜晶体管的源极81、漏极82等其他步骤与底栅型薄膜晶体管相似，在此就不再重复赘述了。
需要说明的是，如图2、3所示的，除了第一薄膜晶体管源极71、漏极72和第二薄膜晶体管的源极81、漏极82以外的栅极图形是基底1上其他薄膜晶体管的栅极，由于图中所示只是一个面的剖面图，所示图像只看到了该薄膜晶体管的栅极。而且第一薄膜晶体管和第二薄膜晶体管也不局限于顶栅型或底栅型结构，也可以是其他结构的薄膜晶体管，在此不一一描述。
实施例2：
如图3所示，本实施例提供一种互补式薄膜晶体管，其包括第一薄膜晶体管和第二薄膜晶体管，且第一薄膜晶体管的有源层上方设置保护层，其中，第一薄膜晶体管和第二薄膜晶体管中，一个为P型薄膜晶体管，另一个为N型薄膜晶体管。
该互补式薄膜晶体管可以由实施例1的方法制备的，由于第一薄膜晶体管有源层4上方设置有保护层8，从而可以避免第一薄膜晶体管有源层4材料与第二薄膜晶体管有源层5材料相互影响，进而可以提高互补式薄膜晶体管的性能。
其中，第一薄膜晶管为P型薄膜晶体管，第二薄膜晶体管为N型薄膜晶体管；或第一薄膜晶管为N型薄膜晶体管，第二薄膜晶体管为P型薄膜晶体管，优选地，所述N型薄膜晶体管的有源层中掺杂有砷、锑、磷中任意一种或多种离子。所述P型薄膜晶体管的有源层中掺杂有硼、铟、镓中任意一种或多种离子。此时，可以进一步提高互补式薄膜晶体管的性能。
实施例3：
本实施例提供一种阵列基板，其包括上述的互补式薄膜晶体管，当然还包括像素电极、公共电极等其他结构。
由于本实施例的阵列基板包括上述互补式薄膜晶体管，故其性能更稳定。
实施例4：
本实施例提供一种显示装置，其包括上述阵列基板，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例的显示装置中具有实施例3中的阵列基板，故其性能更好。
当然，本实施例的显示装置中还可以包括其他常规结构，如电源单元、显示驱动单元等。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (8)

1.一种互补式薄膜晶体管的制备方法，其特征在于，包括：
形成包括第一薄膜晶体管的有源层以及保护层的图形，且保护层至少位于第一薄膜晶体管的有源层上；
在完成上述步骤的基底上，通过构图工艺形成包括第二薄膜晶体管的有源层的图形；
所述在基底上形成包括第一薄膜晶体管有源层以及保护层具体包括：
在基底上依次沉积第一薄膜晶体管有源层薄膜、保护层薄膜；
在完成上述步骤的基底上，通过一次构图工艺，同时形成包括第一薄膜晶体管有源层和保护层的图形。
2.根据权利要求1所述的互补式薄膜晶体管的制备方法，其特征在于，所述第一薄膜晶体管有源层采用第一半导体材料形成，所述第二薄膜晶体管有源层采用第二半导体材料形成，其中，所述第一半导体材料为P型半导体材料且第二半导体材料为N型半导体材料，或者所述第一半导体材料为N型半导体材料且第二半导体材料为P型半导体材料。
3.根据权利要求1所述的互补式薄膜晶体管的制备方法，其特征在于，所述制备方法还包括：
在基底上形成包括第一薄膜晶体管栅极和第二薄膜晶体管栅极的栅极层图形；
在完成上述步骤的基底上，形成栅极绝缘层。
4.根据权利要求3所述的互补式薄膜晶体管的制备方法，其特征在于，在所述形成包括第二薄膜晶体管有源层之后还包括：
形成刻蚀阻挡层，且形成贯穿所述刻蚀阻挡层、所述保护层，用于第一薄膜晶体管的源、漏极和第二薄膜晶体管的源、漏极分别与各自有源层接触的源、漏接触区；
在完成上述步骤的基底上，通过构图工艺形成包括第一薄膜晶体管的源、漏极和第二薄膜晶体管的源、漏极的图形，且通过各自源、漏接触区与各自的有源层接触。
5.一种互补式薄膜晶体管，其特征在于，所述互补式薄膜晶体管是由权利要求1-4中任意一项所述的制备方法制备的，所述互补式薄膜晶体管包括第一薄膜晶体管和第二薄膜晶体管，且第一薄膜晶体管的有源层上方设置有保护层。
6.根据权利要求5所述的互补式薄膜晶体管，其特征在于，所述第一薄膜晶体管和第二薄膜晶体管中，其中一个为P型薄膜晶体管，另一个为N型薄膜晶体管，所述N型薄膜晶体管的有源层中掺杂有砷、锑、磷中任意一种或多种离子；所述P型薄膜晶体管的有源层中掺杂有硼、铟、镓中任意一种或多种离子。
7.一种阵列基板，其特征在于，包括如权利要求5或6所述的互补式薄膜晶体管。
8.一种显示装置，其特征在于，包括如权利要求7所述的阵列基板。
CN201310557091.4A 2013-11-11 2013-11-11 互补式薄膜晶体管及其制备方法、阵列基板、显示装置 Active CN103579115B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310557091.4A CN103579115B (zh) 2013-11-11 2013-11-11 互补式薄膜晶体管及其制备方法、阵列基板、显示装置
US14/429,165 US10083988B2 (en) 2013-11-11 2014-06-19 Complementary thin film transistor and manufacturing method thereof, array substrate, display apparatus
PCT/CN2014/080270 WO2015067054A1 (zh) 2013-11-11 2014-06-19 互补式薄膜晶体管及其制备方法、阵列基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310557091.4A CN103579115B (zh) 2013-11-11 2013-11-11 互补式薄膜晶体管及其制备方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN103579115A CN103579115A (zh) 2014-02-12
CN103579115B true CN103579115B (zh) 2015-11-25

Family

ID=50050593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310557091.4A Active CN103579115B (zh) 2013-11-11 2013-11-11 互补式薄膜晶体管及其制备方法、阵列基板、显示装置

Country Status (3)

Country Link
US (1) US10083988B2 (zh)
CN (1) CN103579115B (zh)
WO (1) WO2015067054A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579115B (zh) * 2013-11-11 2015-11-25 京东方科技集团股份有限公司 互补式薄膜晶体管及其制备方法、阵列基板、显示装置
CN103985639B (zh) * 2014-04-28 2015-06-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN105093738B (zh) * 2015-07-29 2018-09-04 武汉华星光电技术有限公司 一种薄膜晶体管的控制电路
US9935127B2 (en) 2015-07-29 2018-04-03 Wuhan China Star Optoelectronics Technology Co., Ltd. Control circuit of thin film transistor
CN105742308B (zh) * 2016-02-29 2019-09-13 深圳市华星光电技术有限公司 互补型薄膜晶体管及其制造方法
KR102676341B1 (ko) * 2016-12-30 2024-06-17 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
CN106847837B (zh) * 2017-04-26 2020-01-10 京东方科技集团股份有限公司 一种互补型薄膜晶体管及其制作方法和阵列基板
US10290666B2 (en) * 2017-05-12 2019-05-14 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Thin film transistor (TFT) array substrates and manufacturing methods thereof
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1312958A (zh) * 1998-06-19 2001-09-12 薄膜电子有限公司 集成无机/有机互补薄膜晶体管电路及其制造方法
CN101150092A (zh) * 2007-11-08 2008-03-26 友达光电股份有限公司 互补式金属氧化物半导体薄膜晶体管的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05145073A (ja) * 1991-11-22 1993-06-11 Seiko Epson Corp 相補型薄膜トランジスタ
JP4420032B2 (ja) * 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
US8598025B2 (en) * 2010-11-15 2013-12-03 Varian Semiconductor Equipment Associates, Inc. Doping of planar or three-dimensional structures at elevated temperatures
CN103579115B (zh) * 2013-11-11 2015-11-25 京东方科技集团股份有限公司 互补式薄膜晶体管及其制备方法、阵列基板、显示装置
CN103715196B (zh) 2013-12-27 2015-03-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103715147B (zh) * 2013-12-27 2016-08-17 京东方科技集团股份有限公司 互补型薄膜晶体管驱动背板及其制作方法、显示面板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1312958A (zh) * 1998-06-19 2001-09-12 薄膜电子有限公司 集成无机/有机互补薄膜晶体管电路及其制造方法
CN101150092A (zh) * 2007-11-08 2008-03-26 友达光电股份有限公司 互补式金属氧化物半导体薄膜晶体管的制造方法

Also Published As

Publication number Publication date
US20160035753A1 (en) 2016-02-04
WO2015067054A1 (zh) 2015-05-14
CN103579115A (zh) 2014-02-12
US10083988B2 (en) 2018-09-25

Similar Documents

Publication Publication Date Title
CN103579115B (zh) 互补式薄膜晶体管及其制备方法、阵列基板、显示装置
CN104282769B (zh) 薄膜晶体管的制备方法、阵列基板的制备方法
CN103745978B (zh) 显示装置、阵列基板及其制作方法
CN103354218B (zh) 阵列基板及其制作方法和显示装置
CN104253159B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN103325841B (zh) 薄膜晶体管及其制作方法和显示器件
US9391207B2 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
CN103730346B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN105702744B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN102709327B (zh) 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN103745955B (zh) 显示装置、阵列基板及其制造方法
WO2014012334A1 (zh) 阵列基板的制造方法及阵列基板、显示装置
CN102881598B (zh) 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN105428313A (zh) 阵列基板及其制备方法、显示装置
CN105097548A (zh) 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置
CN104022079A (zh) 薄膜晶体管基板的制造方法
CN106384714A (zh) 薄膜晶体管及其制备方法、阵列基板
WO2015192549A1 (zh) 阵列基板、其制作方法以及显示装置
CN103531639A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
CN103715200A (zh) 阵列基板及其制备方法、显示装置
CN106128960B (zh) 薄膜晶体管、阵列基板及各自制备方法、显示装置
US9685463B2 (en) Array substrate, its manufacturing method, display panel and display device
CN103558722B (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant