CN103367380A - 双侧图像传感器 - Google Patents

Abstract

本申请案涉及一种双侧图像传感器。一种实例双侧图像传感器包含半导体裸片、光电检测器、电荷-电压转换器和支持电路。所述半导体裸片具有第一侧和与所述第一侧相对的第二侧。所述光电检测器安置在所述半导体裸片内在所述第一侧上，用于响应于入射在所述第一侧上的光积累图像电荷。所述电荷-电压转换器安置在所述半导体裸片内在所述第一侧上。传送门也安置在所述半导体裸片的所述第一侧上在所述光电检测器与所述电荷-电压转换器之间，用以将所述图像电荷从所述光电检测器传送到所述电荷-电压转换器。所述图像传感器的支持电路安置在所述半导体裸片内在所述第二侧上且电耦合到所述电荷-电压转换器。

Description

双侧图像传感器

技术领域

本发明大体涉及图像传感器的领域，且更特定来说涉及形成在半导体裸片上的有源像素传感器。

背景技术

为减小互补金属氧化物半导体(CMOS)图像传感器的大小，需要深度缩放亚微米CMOS工艺。这产生问题，因为随着CMOS工艺缩放到小尺寸，工艺集成和结构的细节改变，这通常导致像素性能的降级。此降级的一些实例涉及浅沟槽隔离，和重度掺杂逆行阱(retrograde well)。两者对于建置深亚微米装置均是必需的，但对像素的暗电流具有不利影响。因此，已经做了很多工作将光电检测器和像素再集成且再优化到新的亚微米CMOS图像传感器设计中。

设计者面临相对于亚微米CMOS装置的设计和制造的折衷。一方面，不移动到更大程度缩放的CMOS工艺维持了像素图像质量，但导致相对大的像素。另一方面，移动到更大程度缩放的CMOS工艺产生较小像素，但导致这些较小像素的低填充因数和图像质量的降级。这产生了对再集成和再设计光电检测器以获得可接受的图像质量的需要。

一种解决方案是与CMOS电路分离而建置光电检测器。图像传感器例如可建置在不同晶片上，且所述晶片使用三维集成或晶片级互连技术而接合在一起。然而，包含接合在一起的两个不同晶片的图像传感器设计归因于需要堆叠的晶片之间的晶片间连接器而产生具有相对厚的构型以及增加的复杂性的图像传感器。

发明内容

本发明的一个实施例涉及一种图像传感器。所述图像传感器包括：半导体裸片，其具有第一侧和与所述第一侧相对的第二侧；安置在所述半导体裸片内在所述第一侧上的像素的光电检测器，其用于响应于入射在所述半导体裸片的所述第一侧上的光积累图像电荷；安置在所述半导体裸片内在所述第一侧上的所述像素的电荷-电压转换器；安置在所述半导体裸片的所述第一侧上在所述光电检测器与所述电荷-电压转换器之间的所述像素的传送门，其用以将所述图像电荷从所述光电检测器传送到所述电荷-电压转换器；以及支持电路，其安置在所述半导体裸片内在所述第二侧上且电耦合到所述电荷-电压转换器。

本发明的另一实施例涉及一种互补金属氧化物半导体(“CMOS”)图像传感器。所述互补金属氧化物半导体(“CMOS”)图像传感器包括：半导体裸片，其具有第一侧和与所述第一侧相对的第二侧；布置成多个行和列的像素的阵列，其中每一像素包含：安置在所述半导体裸片内在所述第一侧上的光电检测器，其用于响应于入射在所述半导体裸片的所述第一侧上的光积累图像电荷；安置在所述半导体裸片内在所述第一侧上的电荷-电压转换器；安置在所述半导体裸片的所述第一侧上在所述光电检测器与所述电荷-电压转换器之间的传送门，其用以将所述图像电荷从所述光电检测器传送到所述电荷-电压转换器；以及支持电路，其安置在所述半导体裸片内在所述第二侧上且电耦合到所述电荷-电压转换器。

本发明的另一实施例涉及一种图像传感器。所述图像传感器包括：半导体裸片，其具有第一侧和与所述第一侧相对的第二侧；安置在所述半导体裸片内在所述第一侧上的像素的光电检测器，其用于响应于入射在所述半导体裸片的所述第一侧上的光积累图像电荷；安置在所述半导体裸片内在所述第一侧上的所述像素的电荷-电压转换器；安置在所述半导体裸片的所述第一侧上在所述光电检测器与所述电荷-电压转换器之间的所述像素的传送门，其用以将所述图像电荷从所述光电检测器传送到所述电荷-电压转换器；支持电路，其安置在所述半导体裸片内在所述第二侧上；以及用于将所述电荷-电压转换器电耦合到所述半导体裸片的所述第二侧上的所述支持电路的构件。

附图说明

参看以下图式描述本发明的非限制性且非排他性实施例，图式中除非另外指定，否则相同参考数字贯穿各图指代相同零件。

图1A是根据本发明的实施例具有像素阵列和垂直连接器的图像传感器的顶侧视图。

图1B是图1A的图像传感器的底侧视图。

图2是说明根据本发明的实施例的图像传感器内的两个4T像素的像素电路的电路图。

图3A是根据本发明的实施例具有安置在半导体裸片的底侧上的支持电路的图像传感器的两个像素的横截面图。

图3B是根据本发明的实施例具有安置在半导体裸片的底侧上的支持电路(其包含延伸的浮动扩散)的图像传感器的两个像素的横截面图。

图4是说明根据本发明的实施例具有安置在半导体裸片的顶侧上的复位晶体管的图像传感器内的两个4T像素的像素电路的另一电路图。

图5是根据本发明的实施例具有安置在半导体裸片的顶侧上的复位门的图像传感器的两个像素的横截面图。

图6是根据本发明的实施例具有安置在半导体裸片的底侧上的支持电路的图像传感器的两个像素的横截面图。

图7是根据本发明的实施例具有布置成像素群组的像素阵列的图像传感器的顶侧视图，其中每一群组包含共享的垂直连接。

图8是说明根据本发明的实施例的图像传感器内的像素群组的像素电路的电路图。

图9A是根据本发明的实施例具有共享的电荷-电压转换器和共享的垂直连接的图像传感器的两个像素的横截面图。

图9B是根据本发明的实施例具有延伸且共享的电荷-电压转换器的图像传感器的两个像素的横截面图。

图10是根据本发明的实施例具有共享的电荷-电压转换器的图像传感器的两个像素的横截面图。

图11是根据本发明的实施例具有实施为布线的垂直连接器的图像传感器的周边区的横截面图。

图12是根据本发明的实施例具有实施为穿硅通孔(TSV)的垂直连接器的图像传感器的周边区的横截面图。

图13是根据本发明的实施例的图像传感器封装的横截面图。

具体实施方式

在以下描述中，陈述众多特定细节以提供对实施例的彻底理解。然而，相关领域的技术人员将认识到，本文描述的技术可在没有所述特定细节的一者或一者以上的情况下实践，或以其它方法、组件、材料等实践。在其它例子中，未详细展示或描述众所周知的结构、材料或操作以避免混淆特定方面。

贯穿本说明书中对“一个实施例”或“一实施例”的参考意味着，结合所述实施例描述的特定特征、结构或特性包含在本发明的至少一个实施例中。因此，贯穿本说明书中各处短语“在一个实施例中”或“在一实施例中”的出现不一定全部指代同一实施例。此外，特定特征、结构或特性可以任何适宜的方式在一个或一个以上实施例中组合。

简言之，本发明的实施例包含形成在单一半导体晶片上的双侧图像传感器，其中晶片的一侧包含光电检测器，例如光电二极管，且其中晶片的另一侧包含支持电路，例如像素晶体管、控制电路、读出电路、功能逻辑等。如本文所揭示，利用半导体晶片的两侧允许设计者针对晶片的顶侧上的光电检测器使用一个CMOS工艺流程，且针对晶片的底侧上的支持电路使用单独的CMOS工艺流程，同时还与上文描述的常规接合晶片解决方案相比减小图像传感器的总体厚度和复杂性。或者，同一CMOS工艺流程可用于晶片的顶侧和底侧两者，但具有允许不同布局复杂性的不同设计规则。举例来说，包含支持电路的底侧可使用65nm设计规则，从而允许相对较复杂的布局，而包含光电感测元件的顶侧可使用相同工艺流程，但使用适于相对较大电路元件的110nm设计规则。

图1A是根据本发明的实施例具有像素阵列105以及垂直连接器104和106的图像传感器100的顶侧视图。像素阵列105是形成在半导体裸片108上的像素(例如，像素102)的二维(“2D”)阵列。在一个实施例中，图像传感器100是有源像素传感器，其中例如每一像素是互补金属氧化物(“CMOS”)成像像素。有源像素传感器如此命名是因为每一像素含有一个或一个以上有源电组件或像素电路(例如，像素晶体管)。如所说明，每一像素布置成行(例如，行R1到Ry)和列(例如，列C1到Cx)以获取人、地点或物体的图像数据，所述图像数据可接着用于呈现所述人、地点或物体的2D图像。

图像传感器100可包含任何数目的像素。举例来说，图像传感器100可包含1280列乘960行像素。图像传感器100还包含垂直连接器104和106。垂直连接器104和106用于将形成在半导体裸片108的顶侧上的电路与形成在半导体裸片108的底侧上的支持电路电耦合。在所说明的实例中，垂直连接器106沿着周边区112中的图像传感器100的至少一个边缘形成。尽管图1A仅说明形成在周边区112中的垂直连接器106的一列，但其它实施例可包含图像传感器100的两个或两个以上周边边缘上的垂直连接器106。垂直连接器104展示为安置在像素阵列105内。在一个实施例中，每一像素102包含像素(例如，像素102)内的对应的垂直连接器104。然而，在其它实施例中，如下文将参看图7-10论述，垂直连接器104可在多个像素102之间共享。

尽管图1A将图像传感器100说明为包含安置在像素102内的垂直连接器104连同安置在周边区112中的垂直连接器106的组合，但图像传感器100的其它实施例可包含像素阵列105内的垂直连接器104，而不包含周边区112中的垂直连接器106。在又一实施例中，图像传感器100可包含周边区112中的垂直连接器106，而不包含像素阵列105内的垂直连接器104。

图1B是图1A的图像传感器100的底侧视图。图1B将图像传感器100说明为进一步包含安置在半导体裸片108的底侧上的支持电路。图1B的所说明的实例将支持电路展示为包含像素电路125、读出列130、读出电路110、功能逻辑115和控制电路120。

像素电路125借助垂直连接器104耦合到半导体裸片108的顶侧上的像素阵列105，且可包含有源电路组件(例如，像素晶体管)以用于像素的操作。举例来说，像素电路125可包含针对每一像素102的源极跟随器(SF)晶体管、复位门晶体管(RG)、行选择(RSEL)晶体管和电源电压(V_DD)。

在每一像素已获取其图像数据或图像电荷之后，图像数据借助读出列130读出到读出电路110。读出电路110可包含放大电路、模/数(“ADC”)转换电路等。图像数据接着传送到功能逻辑115，功能逻辑115可简单地存储图像数据或甚至通过应用后期图像效果(例如，裁剪、旋转、移除红眼、调整亮度、调整对比度等)来操纵图像数据。在一个实施例中，读出电路110可一次读出沿着读出列130的一行图像数据，或可使用多种其它技术(未说明，例如，所有像素同时串行读出或完全并行读出)读出图像数据。

控制电路120借助垂直连接器106和像素电路125耦合到像素阵列105以控制像素阵列105的操作特性。举例来说，控制电路120可产生用于控制图像获取的快门信号。在一个实施例中，快门信号是用于同时启用像素阵列105内的所有像素以在单一获取窗口期间同时俘获其相应的图像数据的全局快门信号。在替代实施例中，快门信号是滚动快门信号，借此像素的每一行、列或群组在连续获取窗口期间被循序启用。

根据本发明的教示，在其它实施例中，位于图像传感器100的底侧处的支持电路可包含额外或不同模拟和/或数字电路。此类模拟和/或数字电路的实例包含(但不限于)行和列解码器和驱动器、每列取样和保持电路、模拟信号处理链、数字成像处理块、存储器、定时和控制电路、输入/输出(I/O)，以及焊垫。实例还包含适于图像传感器100的功能的逻辑电路的其它实施例。

图2是说明根据本发明的实施例的像素阵列内的两个四晶体管(“4T”)像素的像素电路200的电路图。像素电路200是用于实施图1A和1B的像素阵列105内的每一像素的一种可能的像素电路架构。然而，应了解，本发明的实施例不限于4T像素架构；事实上，得益于本发明的所属领域的一般技术人员将理解，本发明的教示还适用于3T设计、5T设计和各种其它像素架构。

在图2中，像素Pa和Pb布置成两行和一列。像素电路200中的每一像素的所说明的实施例包含光电检测器(例如，光电二极管PD)、传送(TX)晶体管T1、复位(RST)晶体管T2、源极跟随器(SF)晶体管T3、选择(SEL)晶体管T4和电荷-电压转换器(例如，浮动扩散节点(FD))。如图2所示，光电二极管PD、传送晶体管T1和浮动扩散节点FD包含在顶侧电路210中且因此安置在图1A和1B的例如裸片108等半导体裸片的顶侧上。复位晶体管T2、源极跟随器晶体管T3和选择晶体管T4展示为包含在底侧电路212中且因此安置在图1A和1B的例如裸片108等半导体裸片的底侧上。

在操作期间，传送晶体管T1接收传送信号TX，所述传送信号TX将在光电二极管PD中积累的电荷传送到浮动扩散节点FD。在一个实施例中，浮动扩散节点FD可耦合到用于临时存储图像电荷的存储电容器(未图示)。浮动扩散FD节点接着借助垂直连接器204电耦合到半导体裸片的底侧上的源极跟随器晶体管T3。换句话说，垂直连接器204将顶侧电路210电耦合到底侧电路212。垂直连接器204可为上文提及的垂直连接器中的任一者，例如图1A和1B的垂直连接器104或垂直连接器106。

复位晶体管T2耦合在电力轨VDD与浮动扩散节点FD之间以在复位信号RST的控制下将像素复位(例如，将FD和PD放电或充电到预设电压)。浮动扩散节点FD经耦合以控制SF晶体管T3的栅极。SF晶体管T3耦合在电力轨VDD与选择晶体管T4之间。SF晶体管T3作为源极跟随器操作，提供来自浮动扩散FD的高阻抗输出。最终，选择晶体管T4在选择信号SEL的控制下选择性地将像素的输出耦合到读出列以从图像传感器的其它像素中选择所述像素。

在一个实施例中，TX信号、RST信号和SEL信号由图1B的控制电路120产生。在其中像素阵列105用全局快门操作的实施例中，全局快门信号耦合到整个像素阵列105中的每一传送晶体管T1的栅极以同时开始从每一像素的光电二极管PD的电荷传送。或者，滚动快门信号可施加到传送晶体管T1的群组。

图3A是根据本发明的实施例具有安置在半导体裸片308的底侧上的支持电路306的图像传感器的两个像素302和304的横截面图。像素302的所说明的实例包含支持电路306、衬底310、顶侧外延(EPI)层312、底侧外延层314、隔离区316、光电检测器(例如，光电二极管区318)、钉扎层320、传送门322、电荷-电压转换器(例如，浮动扩散区324)、垂直连接器326、隔离区328、节点330、底侧互连层332、电介质层334、顶侧互连层336、彩色滤光器338和微透镜340。顶侧互连层336展示为包含金属层342，且底侧互连层332展示为包含金属层344、346、348和350。像素302和304是图2的像素Pa和Pb以及图1A和1B的像素阵列105内的像素102的可能的实施方案。

如图3A的实施例中展示，半导体裸片308包含安置在衬底310上的顶侧外延(epi)层312和安置在衬底310的与外延层312相对的表面上的底侧外延层314。因此，顶侧外延层312可提供半导体裸片308的顶侧，而底侧外延层314提供半导体裸片308的底侧。在一个实施例中，衬底310为单一硅层。借助实例，衬底310可为从硅铸块切割的晶片的单一层。衬底310可因而具有外延生长在其表面上以形成外延层312和/或外延层314的一个或一个以上硅层。在一个实施例中，外延层312和314为P-掺杂外延层，而衬底310为P+掺杂。应注意，半导体裸片308不一定按比例绘制。举例来说，衬底310可具有约500微米到700微米的厚度，而外延层312和314各自可具有约10微米的厚度。并且，尽管图3A将半导体裸片308展示为包含顶侧外延层312和底侧外延层314两者，但其它实施例可包含仅一个外延层乃至无外延层且仍从本文的教示获益。举例来说，在一个实施例中，半导体裸片308不包含底侧外延层314，且支持电路306直接形成在衬底310的底侧内。

像素302和304的所说明的实施例为前侧照明(FSI)有源像素。借助实例，光电二极管区318安置在半导体裸片308的顶侧上的顶侧外延层312内且响应于入射在半导体裸片308的顶侧上的光而积累图像电荷。在一个实施例中，光电二极管区318借助钉扎层320而实施为钉扎光电二极管。

传送门322展示为安置在半导体裸片308的顶侧上在光电二极管区318与浮动扩散324之间。在操作期间，传送门322借助顶侧互连层336中的金属层342接收传送信号。传送门322接着将积累在光电二极管区318中的电荷传送到浮动扩散区324。在一个实施例中，图像传感器包含传送门驱动器(未图示)，其位于半导体裸片308的顶侧上的外围中且借助顶侧互连层336中的金属层342耦合到传送门322。在另一实施例中，传送门驱动器包含在半导体裸片308的底侧上的支持电路306中。在此实施例中，包含在支持电路306中的传送门驱动器耦合到底侧互连层332的金属层344，所述金属层344耦合到第二垂直连接器(未图示)，第二垂直连接器接着耦合以借助顶侧互连层336的金属层342将传送信号提供到传送门322。用于在半导体裸片308的顶侧与底侧之间发射额外信号(例如，上文提及的传送信号)的额外垂直连接器可位于半导体裸片308的周边区中，且将在下文参看图11和12更详细论述。

如图3A所示，像素302包含垂直连接器326。在一个实施例中，垂直连接器326包含从浮动扩散区324延伸到位于半导体裸片308的底侧上的节点330的金属。在根据本发明的实施例中，垂直连接器326可实施为穿硅通孔(TSV)，且可横向被隔离区328围绕。隔离区328可实施为任何非导电材料，例如二氧化硅，且可经包含以将垂直连接器326与衬底310以及外延层312和314隔离。

垂直连接器326和底侧互连层332起作用以将浮动扩散区324(其位于半导体裸片308的顶侧处)电连接到支持电路306(其位于半导体裸片308的底侧处)。在如图3A所示的一个实施例中，垂直连接器326电连接到底侧上的节点330，节点330进一步电连接到底侧互连层332，底侧互连层332进一步经由金属层(例如，344、346、348和350)电连接到支持电路306。在根据本发明的另一实施例中，垂直连接器326可在无节点330的情况下电连接到底侧互连层332。举例来说，垂直连接器326可直接连接到底侧互连层332的金属层344、346、348或350，金属层344、346、348或350进一步电连接到支持电路306。在又一实施例中，垂直连接器326电连接到节点330，节点330直接连接到支持电路306。

在一个实施例中，支持电路306包含底侧像素电路，例如图2的底侧电路212。举例来说，浮动扩散区324可借助垂直连接器326电耦合到源极跟随器晶体管(例如，图2的晶体管T3)，其中源极跟随器晶体管位于支持电路306中的半导体裸片308的底侧上。换句话说，垂直连接器326将半导体裸片308的顶侧上的像素电路与底侧上的像素电路电耦合。

图3B中说明浮动扩散324和垂直连接器326的替代实施例。如此图所示，顶侧与底侧之间的电连接以延伸的浮动扩散区324b实现，延伸的浮动扩散区324b跨越半导体裸片308。延伸的浮动扩散区324b可为N+，且可额外由P+层(未图示)围绕。延伸的浮动扩散324b在顶侧连接到传送门322，且在底侧电耦合到支持电路306。举例来说，延伸的浮动扩散324b可直接电耦合到源极跟随器晶体管(例如，图2的晶体管T3)。延伸的浮动扩散324b与支持电路306之间的其它电耦合类似于涉及先前段落中揭示的垂直连接器326的实例。

现在参看图3A和3B两者，半导体裸片308的底侧处的每一像素302和304可包含支持电路306。包含在支持电路306中的组件和电路的类型可取决于图像传感器的目的或用途。借助实例，支持电路306可包含针对像素的源极跟随器(SF)晶体管、复位门晶体管(RG)、行选择(RSEL)晶体管和电源电压(V_DD)。在本发明的其它实施例中，支持电路306还可包含额外或不同模拟和/或数字电路。此类模拟和/或数字电路的实例包含(但不限于)行和列解码器和驱动器、每列取样和保持电路、模拟信号处理链、数字成像处理块、存储器、定时和控制电路、输入/输出(I/O)和焊垫。实例还包含适于图像传感器的运作的逻辑电路的其它实施例。

因此，不同CMOS工艺流程可单独用于顶侧和底侧。或者，相同CMOS工艺流程可用于晶片的顶侧和底侧两者，但具有允许不同布局复杂性的不同设计规则。举例来说，包含支持电路的底侧可使用65nm设计规则，从而允许相对较复杂的布局，而包含光电感测元件的顶侧可使用相同工艺流程，但使用适于相对较大电路元件的110nm设计规则。

图3A和3B进一步将像素302说明为包含安置在顶侧互连层336上的彩色滤光器338。彩色滤光器338可经配置以对每一光电二极管区318接收的入射光的带宽进行滤波。借助实例，彩色滤光器338可经配置使得在红光谱(或红外光谱)处或附近传播的光由光电二极管区318接收。在另一实例中，彩色滤光器338可经配置使得在绿光谱处或附近传播的光由光电二极管区318接收。在又一实例中，彩色滤光器338可经配置使得在蓝光谱处或附近传播的光由光电二极管区318接收。在一个实施例中，彩色滤光器338可经配置使得跨越大量颜色的光谱在全色光谱处或附近传播的光由光电二极管区318接收。包含在像素阵列(例如，图1A的像素阵列105)中的大量彩色滤光器338组合以形成彩色滤光器阵列。彩色滤光器阵列的实例可包含红-绿-蓝(RGB)、黄-青-品红(YCM)，或彩色滤光器与全色滤光器的混合。微透镜340形成在彩色滤光器338上，且用于朝向光电二极管区318聚焦光。

图4是说明根据本发明的实施例具有安置在半导体裸片的顶侧上的复位晶体管的图像传感器内的两个4T像素(即，像素Pc和像素Pd)的像素电路的另一电路图。像素电路400是用于实施图1A和1B的像素阵列105内的每一像素的一种可能的像素电路架构。像素电路400类似于图2的像素电路200而操作。即，像素电路400也具有4T像素架构。然而，应了解，图4的实施例不限于4T像素架构；事实上，得到本发明益处的所属领域的一般技术人员将理解，本发明教示也适用于3T设计、5T设计以及各种其它像素架构。

在图4中，像素Pc和Pd布置成两行和一列。与图2的像素电路200一样，像素电路400中的每一像素的所说明的实施例包含光电检测器(例如，光电二极管PD)、传送(TX)晶体管T1、复位(RST)晶体管T2、源极跟随器(SF)晶体管T3、选择(SEL)晶体管T4和电荷-电压转换器(例如，浮动扩散节点(FD))。然而，如图4所示，光电二极管PD、传送晶体管T1、浮动扩散节点FD和复位晶体管T2包含在顶侧电路410中且因此安置在例如图1A和1B的裸片108等半导体裸片的顶侧上。源极跟随器晶体管T3和选择晶体管T4展示为包含在底侧电路412中且因此安置在例如图1A和1B的裸片108等半导体裸片的底侧上。浮动扩散FD节点借助垂直连接器404电耦合到半导体裸片的底侧上的源极跟随器晶体管T3。换句话说，垂直连接器404将顶侧电路410电耦合到底侧电路412。垂直连接器404可为上文提及的垂直连接器中的任一者，例如图1A和1B的垂直连接器104或垂直连接器106。

图5是根据本发明的实施例具有安置在半导体裸片308的顶侧上的复位门552的图像传感器的两个像素502和504的横截面图。像素502和504是图4的像素Pc和Pd以及图1A和1B的像素阵列105内的像素102的可能的实施方案。像素502和504大体类似于图3的像素302和304操作。然而，像素502和504包含安置在半导体裸片308的顶侧上的复位晶体管。另外，像素502和504包含安置在半导体裸片308的底侧上且直接耦合到垂直连接器326的源极跟随器晶体管的栅极556。

如图5的实施例中展示，像素502包含安置在半导体裸片308的顶侧上的外延层312内的复位晶体管的漏极区554。像素502还包含安置在半导体裸片308的顶侧上在浮动扩散区324与漏极区554之间的复位晶体管的栅极552。复位门552和漏极区554形成用于复位像素502的复位晶体管的一部分，且表示图4的复位晶体管T2的一个可能的实施方案。通过将复位晶体管T2放置在半导体裸片308的顶侧上且在不经过晶片的情况下将其电耦合到浮动扩散324，需要相对少的电压来将电路复位。对比之下，图2和3A中的实施例展示半导体裸片308的底侧上的复位晶体管T2，其经由晶片分别通过垂直连接器204和326电耦合到顶侧上的浮动扩散324。经由晶片(其可达500到700nm)的电耦合产生更多电压降，借此需要相对多的电压来将电路复位。

在操作期间，复位门552借助顶侧互连层336中的金属层542接收复位信号。复位门552接着通过将浮动扩散区耦合到预定电压(例如，电压VDD)而将像素复位。在一个实施例中，图像传感器包含位于半导体裸片308的顶侧上的外围中且借助顶侧互连层336中的金属层542耦合到复位门552的复位门驱动器(未图示)。在另一实施例中，复位门驱动器包含在半导体裸片308的底侧上的支持电路306中。在此实施例中，包含在支持电路306中的复位门驱动器耦合到底侧互连层332的金属层346，金属层346耦合到第二垂直连接器(未图示)，第二垂直连接器接着经耦合以借助顶侧互连层336的金属层542将复位信号提供到复位门552。如上文提及，用于在半导体裸片308的顶侧与底侧之间发射额外信号(例如，上文提及的复位信号)的额外垂直连接器可位于半导体裸片308的周边区中且将在下文参看图11和12更详细论述。

如图5所示，垂直连接器326包含从浮动扩散区324延伸到源极跟随器晶体管的栅极556的金属。源极跟随器晶体管包含栅极556、漏极区560和源极区558。源极跟随器晶体管还包含在栅极556下方在源极区558与漏极区560之间的沟道区(未图示)。栅极556安置在半导体裸片308的底侧上在底侧外延层314上。漏极区560和源极区558安置在底侧外延层314内且耦合到栅极556。栅极556、漏极区560和源极区558形成用于提供来自浮动扩散区324的高阻抗输出的源极跟随器晶体管的一部分，且表示图4的源极跟随器晶体管T3的一个可能的实施方案。在一个实施例中，漏极区560维持在预定电压，例如电压VDD。

尽管图5说明具有全部安置在半导体裸片308的顶侧上的光电二极管区318、传送门322和复位晶体管(即，复位门552和漏极区554)且像素电路的其余部分位于底侧上的支持电路306中的像素502的实施例，但其它实施例可包含安置在半导体裸片308的顶侧上的像素502的像素电路的更多乃至全部。举例来说，在一个实施例中，光电二极管区318、传送门322、复位晶体管、源极跟随器晶体管和选择晶体管可全部位于导体裸片308的顶侧上。在此实施例中，行选择晶体管的输出可耦合到与位于半导体裸片308的底侧上的额外支持电路(例如，读出电路或功能逻辑，例如参见图1B的读出电路110和功能逻辑115)电连接的垂直连接器。

图6是根据本发明的实施例具有安置在半导体裸片308的底侧上的支持电路306的图像传感器的两个像素602和604的横截面图。像素602和604是图2的像素Pa和Pb、图4的像素Pc和Pd以及图1A和1B的像素阵列105内的像素102的可能的实施方案。像素602和604大体类似于图3A的像素302和304操作。然而，像素602和604不包含像素本身内的垂直连接器。事实上，垂直连接器(未图示)包含在半导体裸片308的周边区(例如，图1A的周边区112)中的像素阵列外部。

举例来说，像素602包含横向且在底侧被结隔离区628围绕的浮动扩散区324，结隔离区628是与浮动扩散324相反的类型的掺杂阱。举例来说，浮动扩散324可为N+，而掺杂阱为P+。并且，传送门322展示为安置在半导体裸片308的顶侧上在光电二极管区318与浮动扩散324之间。在操作期间，传送门322借助互连层336接收传送信号。传送门322接着将积累在光电二极管区318中的电荷传送到浮动扩散区324。在一个实施例中，浮动扩散区324电耦合到包含在半导体裸片308的底侧上的支持电路306中的额外像素电路。举例来说，在图6的所说明的实施例中，浮动扩散区324耦合到顶侧互连层336的金属层642，金属层642耦合到半导体裸片的周边区中的垂直连接器(未图示)，垂直连接器接着耦合到底侧互连层332的金属层348，且接着在底侧耦合到安置在半导体裸片308内的支持电路306。位于半导体裸片308的周边区中的垂直连接器的实例将在下文参看图11和12更详细论述。

图7是根据本发明的实施例具有布置成像素群组(例如，像素群组702)的像素阵列705的图像传感器700的顶侧视图，其中每一群组包含共享的垂直连接(例如，垂直连接器704)。像素阵列705是形成在半导体裸片708上的像素(例如，像素707)的二维(“2D”)阵列。在一个实施例中，图像传感器700是有源像素传感器，其中例如每一像素是互补金属氧化物(“CMOS”)成像像素。如所说明，每一像素布置成行(例如，行R1到Rj)和列(例如，列C1到Ci)以获取人、地点或物体的图像数据，所述图像数据可接着用于呈现所述人、地点或物体的2D图像。像素阵列705的像素还布置成像素群组(例如，像素群组702)，其中每一像素群组共享至少一个垂直连接器(例如，垂直连接器704)。尽管图7将每一像素群组说明为包含四个像素，但像素群组的其它实施例可各自包含两个、三个、五个或更多个别像素。

垂直连接器704和706用于将形成在半导体裸片708的顶侧上的电路与形成在半导体裸片708的底侧上的支持电路电耦合。在所说明的实例中，垂直连接器706沿着周边区712中的图像传感器700的至少一个边缘形成。尽管图7仅说明形成在周边区712中的垂直连接器706的一列。但其它实施例可包含图像传感器700的两个或两个以上周边区上的垂直连接器706。垂直连接器704展示为安置在像素阵列705内。在一个实施例中，每一像素群组702包含像素群组(例如，像素群组702)内的对应的垂直连接器704。然而，在其它实施例中，位于周边区712中的垂直连接器706的一者或一者以上可为在像素群组间共享的垂直连接器。因此，尽管图7将图像传感器700说明为包含安置在像素群组702内的垂直连接器704连同安置在周边区712中的垂直连接器706的组合，但图像传感器700的其它实施例可包含像素群组702内的共享垂直连接器704，而不包含周边区712中的垂直连接器706。在又一实施例中，图像传感器700可包含周边区712中的共享垂直连接器706，而不包含每一像素群组702内的垂直连接器704。

图8是说明根据本发明的实施例的图像传感器内的像素群组802的像素电路的电路图。像素群组802是用于实施图7的像素阵列705内的每一像素群组的一种可能的像素电路架构。

在图8的实施例中，每一像素群组802包含四个邻近像素，其中每一像素包含光电检测器(例如，光电二极管PD)和传送(TX)晶体管T1。然而，在此实施例中，电荷-电压转换器(例如，浮动扩散节点(FD))、复位(RST)晶体管T2、源极跟随器(SF)晶体管T3和选择(SEL)晶体管T4在像素群组802的像素间共享。举例来说，图8将每一像素的传送晶体管T1说明为耦合到单一浮动扩散FD，其中浮动扩散FD耦合到单一复位晶体管T2和单一源极跟随器晶体管T3。

如图8所示，光电二极管PD、传送晶体管T1和共享的浮动扩散节点FD包含在顶侧电路810中且因此安置在例如图7的裸片708等半导体裸片的顶侧上。复位晶体管T2、源极跟随器晶体管T3和选择晶体管T4展示为包含在底侧电路812中且因此安置在例如图7的裸片708等半导体裸片的底侧上。

在操作期间，传送晶体管T1接收传送信号TX，所述传送信号TX将积累在光电二极管PD中的电荷传送到共享浮动扩散节点FD。在一个实施例中，浮动扩散节点FD可耦合到用于临时存储图像电荷的存储电容器(未图示)。浮动扩散FD节点接着借助垂直连接器804电耦合到半导体裸片的底侧上的节点830。换句话说，垂直连接器804将顶侧电路810电耦合到底侧电路812。垂直连接器804可为上文提及的垂直连接器中的任一者，例如图7的垂直连接器704或垂直连接器706。或者，顶侧电路810到底侧电路812的电耦合可以从顶侧经由晶片延伸到底侧的浮动扩散(例如，图3B的延伸的浮动扩散324b)实现。在一个实施例中，TX信号、RST信号和SEL信号由控制电路(例如，图1B的控制电路120)产生。

在一个实施例中，像素群组802中的多个像素间对浮动扩散节点FD的共享允许多种像素合并(pixel binning)方式。举例来说，若干彩色像素信号可借助共享的浮动扩散节点FD合并在一起以产生全色信号。类似地，相同颜色的若干像素可合并在一起以产生较低空间分辨率下较高的敏感度输出。在一个实施例中，为了像素阵列的一个颜色但不为其它颜色牺牲空间分辨率。即，在此实例中，四个红色像素可合并在一起，同时保留个别像素用于绿色和蓝色。在又一实例中，多种颜色的像素合并在一起以产生高敏感度低空间分辨率全色信号。举例来说，三乘三像素群组可包含两个红色像素、4个绿色像素和2个蓝色像素，其中中间像素位置为共同浮动扩散。

图9A是根据本发明的实施例具有共享的电荷-电压转换器(例如，浮动扩散区324)和共享的垂直连接(例如，垂直连接器326)的图像传感器的两个像素902和904的横截面图。像素902和904是图7的像素群组702的两个像素以及图8的像素群组802的两个像素的可能的实施方案。像素902和904大体类似于图3A的像素302和304操作。然而，像素902和904共享浮动扩散区324和垂直连接器326。

如图9A的实施例中展示，像素902的传送门322和像素904的传送门322两者耦合到浮动扩散区324。在操作期间，传送门322借助顶侧互连层336中的金属层342接收传送信号。传送门322接着将积累在其相应的光电二极管区318中的电荷传送到浮动扩散区324。在一个实施例中，垂直连接器326包含从浮动扩散区324延伸到位于半导体裸片308的底侧上的节点330的金属。通过参考，节点330可与图8的像素群组802中的节点830对应。

如图9A所示的浮动扩散324、垂直连接器328和节点330的替代实施例为如图9B所示的延伸的浮动扩散324b。跨越半导体裸片308的延伸的浮动扩散324b可为N+，且可额外被P+层(未图示)围绕。延伸的浮动扩散324b在顶侧连接到像素902和904的传送门322，且在底侧电耦合到支持电路306。延伸的浮动扩散324b与支持电路306之间的电耦合的实例类似于涉及先前段落中的垂直连接器326的实例。

图10是根据本发明的实施例具有共享的电荷-电压转换器(例如，浮动扩散区324)的图像传感器的两个像素1002和1004的横截面图。像素1002和1004是图7的像素群组702的两个像素以及图8的像素群组802的两个像素的可能的实施方案。像素1002和1004大体类似于图9的像素902和904操作。然而，像素1002和1004的像素群组不包含像素群组内的垂直连接器。事实上，垂直连接器(未图示)包含在半导体裸片308的周边区(例如，图7的周边区712)中的像素阵列外部。

如图10的实施例中展示，像素1002的传送门322和像素1004的传送门322两者安置在半导体裸片308的顶侧上且两者耦合到浮动扩散区324。在操作期间，传送门322借助顶侧互连层336中的金属层342接收传送信号。传送门322接着将积累在其相应的光电二极管区318中的电荷传送到浮动扩散区324。

在图10的所说明的实例中，共享的浮动扩散区324横向且在底部被结隔离区1028围绕，结隔离区1028是与浮动扩散324相反的类型的阱。举例来说，浮动扩散可为N+，而掺杂阱1028可为P+。在一个实施例中，浮动扩散区324电耦合到包含在半导体裸片308的底侧上的支持电路306中的额外像素电路。举例来说，在图10的所说明的实施例中，浮动扩散区324耦合到顶侧互连层336的金属层1042，金属层1042耦合到半导体裸片308的周边区中的垂直连接器(未图示)，垂直连接器接着耦合到底侧互连层332的金属层348，且接着在底侧耦合到安置在半导体裸片308内的支持电路306。位于半导体裸片308的周边区中的垂直连接器的实例将在下文参看图11和12更详细论述。

图11是根据本发明的实施例具有实施为布线1108的垂直连接器的图像传感器的周边区1112的横截面图。像素1102可为先前提及的像素的任一者，包含图1A的像素102、图2的像素Pa、图3A和3B的像素302、图4的像素Pc、图5的像素502、图6的像素602、图7的像素702、图9A和9B的像素902，以及图10的像素1002。周边区1112可与图1A的周边区112或与图7的周边区712对应。

如图11所示，布线1108位于半导体裸片的周边区1112处，且将顶侧互连层336与底侧互连层332电连接。在一个实施例中，布线1108为一或多根电线，其可为绝缘的，耦合到顶侧互连层336的金属层且布设在半导体裸片的侧边缘周围，且接着耦合到底侧互连层332的金属层。在另一实施例中，布线1108是形成在半导体裸片的侧边缘上的金属迹线，且与先前实施例一样类似地耦合到顶侧和底侧。此外，布线1108可通过绝缘体1109与半导体裸片的侧边缘绝缘，绝缘体1109可为电介质(例如，氧化硅)。

位于周边区1112中的垂直连接器(例如，布线1108)可用于在半导体裸片的顶侧与底侧之间发射信号。举例来说，用于控制像素电路的信号的一者或一者以上(例如，传送信号、复位信号和选择信号)可借助一个或一个以上布线1108从底侧上的支持电路306传送到顶侧电路。另外，如先前提及，顶侧处的像素1102的浮动扩散区可借助布线1108耦合到底侧处的源极跟随器晶体管。

图12是根据本发明的实施例具有实施为穿硅通孔(TSV)1202的垂直连接器的图像传感器的周边区1212的横截面图。所说明的像素阵列包含邻近于周边区1212的像素，且可为先前提及的像素的任一者，包含图1A的像素102、图2的像素Pa、图3A和3B的像素302、图4的像素Pc、图5的像素502、图6的像素602、图7的像素702、图9A和9B的像素902，以及图10的像素1002。周边区1212可与图1A的周边区112或与图7的周边区712对应。

如图12所示，TSV1202位于半导体裸片的周边区1212处，且将顶侧互连层336与底侧互连层332电连接。在一个实施例中，TSV1202包含从半导体裸片的顶侧延伸到底侧的金属且横向被隔离区1204围绕。底侧互连层332可进一步包含在底侧耦合到TSV1202的节点1230。在替代实施例中，互连层332不包含节点1230，且TSV1202直接与金属层344、346、348或350的至少一者耦合。

TSV1202可用于在半导体裸片的顶侧与底侧之间发射信号。举例来说，用于控制像素电路的信号的一者或一者以上(例如，传送信号、复位信号和选择信号)可借助一个或一个以上TSV1202从底侧上的支持电路306传送到顶侧电路。在一个实施例中，驱动器电路1208包含在半导体裸片的底侧处的周边区1212中，用于驱动位于顶侧的像素晶体管的一者或一者以上。因此，在此实施例中，驱动器电路1208可产生输出到金属层344上的传送信号，金属层344耦合到节点1230，节点1230耦合到TSV1202，TSV1202耦合到金属层342用于输出到位于半导体裸片的顶侧上的像素的传送门。另外，如先前提及，顶侧处的像素的浮动扩散区可借助TSV1202耦合到底侧处的源极跟随器晶体管。

图13是根据本发明的实施例的图像传感器封装的横截面图。图像传感器封装1300的所说明的实施例包含半导体裸片1310、彩色滤光器和微透镜组合件1320、结合氧化物1330、硅载体1340、顶部玻璃1350、底部玻璃1352、周边布线1360和控制器1370。

半导体裸片1310在其顶侧包含感测元件1312(其可包含光电检测器)、传送门和电荷-电压转换机构，如本文所揭示。感测元件1312的顶侧可额外包含例如复位晶体管、源极跟随器和行选择晶体管等读出电路的一部分或全部。半导体裸片1310在其底侧包含工艺逻辑1314，其可包含行和列解码器和驱动器、每列取样和保持电路、模拟信号处理链、数字成像处理块、存储器、定时和控制电路、输入/输出(I/O)，以及焊垫。半导体裸片的底侧可额外包含支持电路，其可包含读出电路的一部分或全部。

彩色滤光器和微透镜组合件1320位于感测元件1312顶部。在根据本发明的实施例中，顶部玻璃1350位于彩色滤光器和微透镜组合件1350顶部，且如图所示置于DAM1354上方。半导体裸片1310的底侧通过结合氧化物1330结合到硅载体1340。在根据本发明的实施例中，底部玻璃1352如图所示附接到硅载体1340。或者，半导体裸片1310的底侧通过结合氧化物1330结合到硅载体1340，或直接结合到底部玻璃1352。换句话说，存在结合氧化物1330和硅载体，或存在底部玻璃1352，但不是两者。

在根据本发明的实施例中，半导体裸片1310在其顶侧和底侧以及其周边周围包含如图所示的周边连接器1318。周边布线1360位于堆叠的周边处，且如图所示连接到周边连接器1318。周边布线1360的实例包含绝缘电线和形成在半导体裸片1310的侧边缘上的金属迹线，其中金属迹线通过绝缘体(未图示)与半导体裸片1310的侧边缘绝缘。通过参考，周边布线1360的实例可与图11的布线1108对应。周边布线1360提供半导体裸片1310的顶侧与底侧之间的电连接，以及半导体裸片1310与成像器1300的其它元件之间的电连接。举例来说，如图13所示，周边布线1360利用焊球1362电连接到控制器1370。控制器1370对半导体裸片1310实行控制，且处理从半导体裸片1310接收的数据。

本发明的所说明的实施例的以上描述(包含说明书摘要中描述的内容)不希望为详尽的或将本发明限于所揭示的精确形式。虽然本文出于说明性目的描述本发明的特定实施例和实例，但如相关领域的技术人员将了解，在本发明的范围内的各种修改是可能的。

鉴于上文的详细描述对本发明作出这些修改。所附权利要求书中使用的术语不应解释为将本发明限于说明书中揭示的特定实施例。事实上，本发明的范围应完全由所附权利要求书确定，所附权利要求书应根据确立的权利要求解释原则来解释。

Claims (35)

1.一种图像传感器，其包括：

半导体裸片，其具有第一侧和与所述第一侧相对的第二侧；

安置在所述半导体裸片内在所述第一侧上的像素的光电检测器，其用于响应于入射在所述半导体裸片的所述第一侧上的光积累图像电荷；

安置在所述半导体裸片内在所述第一侧上的所述像素的电荷-电压转换器；

安置在所述半导体裸片的所述第一侧上在所述光电检测器与所述电荷-电压转换器之间的所述像素的传送门，其用以将所述图像电荷从所述光电检测器传送到所述电荷-电压转换器；以及

支持电路，其安置在所述半导体裸片内在所述第二侧上且电耦合到所述电荷-电压转换器。

2.根据权利要求1所述的图像传感器，其中所述电荷-电压转换器从所述第一侧穿过所述半导体裸片延伸到所述第二侧。

3.根据权利要求1所述的图像传感器，其进一步包括垂直连接器，所述垂直连接器耦合到所述电荷-电压转换器以将所述电荷-电压转换器电耦合到所述半导体裸片的所述第二侧上的所述支持电路。

4.根据权利要求3所述的图像传感器，其中所述垂直连接器安置在所述半导体裸片内且从所述电荷-电压转换器延伸到所述半导体裸片的所述第二侧。

5.根据权利要求3所述的图像传感器，其中所述垂直连接器安置在所述半导体裸片的周边区中，所述图像传感器进一步包括安置在所述半导体层的所述第一侧上以将所述电荷-电压转换器电耦合到所述垂直连接器的互连层。

6.根据权利要求5所述的图像传感器，其中所述垂直连接器安置在所述半导体裸片内且从所述半导体裸片的所述第一侧延伸到所述第二侧。

7.根据权利要求5所述的图像传感器，其中所述垂直连接器包括从所述第一侧开始围绕所述半导体裸片的侧边缘到达所述第二侧的布线。

8.根据权利要求3所述的图像传感器，其中所述垂直连接器包括穿硅通孔TSV。

9.根据权利要求1所述的图像传感器，其中所述支持电路包括具有安置在所述半导体裸片的所述第二侧上的栅极的源极跟随器晶体管，其中所述源极跟随器晶体管的所述栅极电耦合到所述电荷-电压转换器以提供来自所述电荷-电压转换器的高阻抗输出。

10.根据权利要求1所述的图像传感器，其进一步包括：

安置在所述半导体裸片内在所述第二侧上的传送门驱动器；以及

垂直连接器，其经安置以将所述第一侧上的所述传送门与所述半导体裸片的所述第二侧上的所述传送门驱动器电耦合。

11.根据权利要求1所述的图像传感器，其进一步包括安置在所述半导体裸片的所述第二侧上的互连层，用于将所述电荷-电压转换器电耦合到所述第二侧上的所述支持电路。

12.根据权利要求1所述的图像传感器，其中所述支持电路包括选自由以下各项组成的群组的所述像素的一个或一个以上像素电路晶体管：经耦合以使所述像素复位的复位晶体管、经耦合以提供来自所述电荷-电压转换器的高阻抗输出的源极跟随器晶体管，以及经耦合以从所述图像传感器的其它像素中选择所述像素以供读出的选择晶体管。

13.根据权利要求1所述的图像传感器，其中所述支持电路包括选自由以下各项组成的群组的一个或一个以上电路：行解码器、列解码器、行驱动器、列驱动器、列取样和保持电路、模拟信号处理链、数字成像处理块、存储器、定时和控制电路、输入/输出I/O电路，和焊垫。

14.根据权利要求1所述的图像传感器，其进一步包括：

所述像素的复位晶体管的漏极区，所述漏极区安置在所述半导体裸片内在所述第一侧上；以及

安置在所述半导体裸片的所述第一侧上在所述电荷-电压转换器与所述复位晶体管的所述漏极区之间的所述复位晶体管的栅极，其中所述复位晶体管经耦合以使所述像素复位。

15.根据权利要求1所述的图像传感器，其中所述半导体裸片包括：

衬底；

安置在所述衬底上以提供所述半导体裸片的所述第一侧的第一外延epi层，其中所述光电检测器和电荷-电压转换器安置在所述第一epi层内；以及

安置在所述衬底的与所述第一epi层相对的表面上的第二epi层，所述第二epi层用以提供所述半导体裸片的所述第二侧，其中所述支持电路安置在所述第二epi层内。

16.根据权利要求1所述的图像传感器，其中所述像素是包含在所述图像传感器中的像素阵列的第一像素，所述图像传感器进一步包括所述像素阵列的安置在所述半导体裸片的所述第一侧上邻近于所述第一像素的第二像素，其中所述电荷-电压转换器是耦合到所述第一像素的所述传送门且耦合到所述第二像素的传送门的共享的电荷-电压转换器。

17.一种互补金属氧化物半导体CMOS图像传感器，其包括：

半导体裸片，其具有第一侧和与所述第一侧相对的第二侧；

布置成多个行和列的像素的阵列，其中每一像素包含：

安置在所述半导体裸片内在所述第一侧上的光电检测器，其用于响应于入射在所述半导体裸片的所述第一侧上的光积累图像电荷；

安置在所述半导体裸片内在所述第一侧上的电荷-电压转换器；

安置在所述半导体裸片的所述第一侧上在所述光电检测器与所述电荷-电压转换器之间的传送门，其用以将所述图像电荷从所述光电检测器传送到所述电荷-电压转换器；以及

支持电路，其安置在所述半导体裸片内在所述第二侧上且电耦合到所述电荷-电压转换器。

18.根据权利要求17所述的图像传感器，其中所述电荷-电压转换器从所述第一侧穿过所述半导体裸片延伸到所述第二侧。

19.根据权利要求17所述的图像传感器，其进一步包括至少一个垂直连接器，所述垂直连接器耦合到所述电荷-电压转换器以将所述电荷-电压转换器电耦合到所述半导体裸片的所述第二侧上的所述支持电路。

20.根据权利要求19所述的图像传感器，其中每一像素的所述垂直连接器安置在所述半导体裸片内且从所述电荷-电压转换器延伸到所述半导体裸片的所述第二侧。

21.根据权利要求19所述的图像传感器，其中每一像素的所述垂直连接器安置在所述半导体裸片的周边区中，所述图像传感器进一步包括安置在所述半导体层的所述第一侧上以将所述电荷-电压转换器电耦合到所述垂直连接器的互连层。

22.根据权利要求21所述的图像传感器，其中所述垂直连接器安置在所述半导体裸片内且从所述半导体裸片的所述第一侧延伸到所述第二侧。

23.根据权利要求21所述的图像传感器，其中所述垂直连接器包括从所述第一侧开始围绕所述半导体裸片的侧边缘到达所述第二侧的布线。

24.根据权利要求19所述的图像传感器，其中所述垂直连接器包括穿硅通孔TSV。

25.根据权利要求17所述的图像传感器，其中所述支持电路包括选自由以下各项组成的群组的所述像素的一个或一个以上像素电路晶体管：经耦合以使所述像素复位的复位晶体管、经耦合以提供来自所述电荷-电压转换器的高阻抗输出的源极跟随器晶体管，以及经耦合以从所述图像传感器的其它像素选择所述像素以供读出的选择晶体管。

26.根据权利要求17所述的图像传感器，其中所述支持电路包括具有安置在所述半导体裸片的所述第二侧上的栅极的源极跟随器晶体管，其中所述源极跟随器晶体管的所述栅极电耦合到所述电荷-电压转换器以提供来自所述电荷-电压转换器的高阻抗输出。

27.根据权利要求17所述的图像传感器，其进一步包括安置在所述半导体裸片的所述第二侧上的互连层，用于将所述电荷-电压转换器电耦合到所述第二侧上的所述支持电路。

28.根据权利要求17所述的图像传感器，其中所述支持电路包括选自由以下各项组成的群组的一个或一个以上电路：行解码器、列解码器、行驱动器、列驱动器、列取样和保持电路、模拟信号处理链、数字成像处理块、存储器、定时和控制电路、输入/输出I/O电路，和焊垫。

29.根据权利要求17所述的图像传感器，其中每一像素进一步包括：

复位晶体管的漏极区，所述漏极区安置在所述半导体裸片内在所述第一侧上；以及

安置在所述半导体裸片的所述第一侧上在所述电荷-电压转换器与所述复位晶体管的所述漏极区之间的所述复位晶体管的栅极，其中所述复位晶体管经耦合以使所述像素复位。

30.根据权利要求17所述的图像传感器，其中所述半导体裸片包括：

衬底；

安置在所述衬底上以提供所述半导体裸片的所述第一侧的第一外延epi层，其中每一像素的所述光电检测器和电荷-电压转换器安置在所述第一epi层内；以及

安置在所述衬底的与所述第一epi层相对的表面上的第二epi层，所述第二epi层用以提供所述半导体裸片的所述第二侧，其中每一像素的所述支持电路安置在所述第二epi层内。

31.一种图像传感器，其包括：

半导体裸片，其具有第一侧和与所述第一侧相对的第二侧；

安置在所述半导体裸片内在所述第一侧上的像素的光电检测器，其用于响应于入射在所述半导体裸片的所述第一侧上的光积累图像电荷；

安置在所述半导体裸片内在所述第一侧上的所述像素的电荷-电压转换器；

安置在所述半导体裸片的所述第一侧上在所述光电检测器与所述电荷-电压转换器之间的所述像素的传送门，其用以将所述图像电荷从所述光电检测器传送到所述电荷-电压转换器；

支持电路，其安置在所述半导体裸片内在所述第二侧上；以及

用于将所述电荷-电压转换器电耦合到所述半导体裸片的所述第二侧上的所述支持电路的构件。

32.根据权利要求31所述的图像传感器，其中所述电荷-电压转换器从所述第一侧穿过所述半导体裸片延伸到所述第二侧。

33.根据权利要求31所述的图像传感器，其中所述支持电路包括具有安置在所述半导体裸片的所述第二侧上的栅极的源极跟随器晶体管，其中所述源极跟随器晶体管的所述栅极耦合到所述电荷-电压转换器以提供来自所述电荷-电压转换器的高阻抗输出。

34.根据权利要求31所述的图像传感器，其中所述支持电路包括选自由以下各项组成的群组的一个或一个以上电路：经耦合以使所述像素复位的复位晶体管、经耦合以提供来自所述电荷-电压转换器的高阻抗输出的源极跟随器晶体管、经耦合以从所述图像传感器的其它像素中选择所述像素以供读出的选择晶体管、行解码器、列解码器、行驱动器、列驱动器、列取样和保持电路、模拟信号处理链、数字成像处理块、存储器、定时和控制电路、输入/输出I/O电路，和焊垫。

35.根据权利要求31所述的图像传感器，其中所述半导体裸片包括：

衬底；

安置在所述衬底上以提供所述半导体裸片的所述第一侧的第一外延epi层，其中所述光电检测器和电荷-电压转换器安置在所述第一epi层内；以及

安置在所述衬底的与所述第一epi层相对的表面上的第二epi层，所述第二epi层用以提供所述半导体裸片的所述第二侧，其中所述支持电路安置在所述第二epi层内。

Images