[go: up one dir, main page]

CN103311312A - 薄膜场效应晶体管及其驱动方法、阵列基板、显示装置 - Google Patents

薄膜场效应晶体管及其驱动方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN103311312A
CN103311312A CN2013102263774A CN201310226377A CN103311312A CN 103311312 A CN103311312 A CN 103311312A CN 2013102263774 A CN2013102263774 A CN 2013102263774A CN 201310226377 A CN201310226377 A CN 201310226377A CN 103311312 A CN103311312 A CN 103311312A
Authority
CN
China
Prior art keywords
layer
metal layer
gate metal
voltage
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013102263774A
Other languages
English (en)
Inventor
吴博
祁小敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN2013102263774A priority Critical patent/CN103311312A/zh
Priority to US14/241,558 priority patent/US9515191B2/en
Priority to PCT/CN2013/080789 priority patent/WO2014194558A1/zh
Publication of CN103311312A publication Critical patent/CN103311312A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6706—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing leakage current 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜场效应晶体管及其驱动方法、阵列基板、显示装置。所述薄膜场效应晶体管包括栅极金属层及半导体层，还包括：导流层，所述栅极金属层与所述半导体层之间形成电场时，所述导流层与所述栅极金属层之间也形成电场，利用所述导流层与所述栅极金属层之间的电场，所述半导体层累积加强所述栅极金属层与所述半导体层之间电场的电子或空穴。所述薄膜场效应晶体管通过设置导流层，从薄膜场效应晶体管本身结构上的改进影响其电流特性，实现阈值电压及漏电流的降低。

Description

薄膜场效应晶体管及其驱动方法、阵列基板、显示装置
技术领域
本发明涉及显示技术领域，尤其是指一种薄膜场效应晶体管及其驱动方法、阵列基板、显示装置。
背景技术
在液晶显示技术中，现有的薄膜场效应晶体管包括低温多晶硅（LTPS：Low Temperature Poly-Silicon）晶体管、金属-氧化物-半导体场效应晶体管（MOSFET）和非晶硅薄膜晶体管等几种类型，其中在该些薄膜场效应晶体管的设计过程中，由于阈值电压及漏电流的存在，使显示器像素电路产生的驱动电流不够均匀，给显示亮度的均匀性提出了挑战，因此如何降低阈值电压或对阈值电压进行补偿成为显示面板上像素驱动电路的设计重点。
尤其，对于低温多晶硅来说，其特性使上述问题的解决更加迫切。低温多晶硅是新一代薄膜场效应晶体管液晶显示器（TFT-LCD，Thin Film Transistor-Liquid Crystal Display）的制造工艺，是多晶硅技术的一个重要分支。对LCD显示器来说，由于LTPS技术可大大提高载流子迁移率，有利于TFT元件小型化，并提高面板开口率，使得亮度增加、降低功耗，此外，低温制程有利于使用玻璃基板，可大幅降低生产成本，因此在现代液晶显示器生产领域中被广泛采用。
图1是典型N型金属-氧化物-半导体场效应晶体管（MOSFET）、低温多晶硅及非晶硅薄膜晶体管的漏极电流-栅极电压特性曲线，非晶硅具有较低的漏电流，但其载流子迁移率较低使得导通电流不够高，而低温多晶硅LTPS薄膜晶体管的导通电流明显高出非晶硅薄膜晶体管许多。当操作在截止状态时，低温多晶硅LTPS的漏电流会随着栅极负电压的拉高而增加，易造成像素在截止状态时仍存在漏电的途径，使得显示器像素驱动电路中的存储电容中所储存电压下降，故采用低温多晶硅的像素电路设计中会以各种方法来降低漏电流。
然而，现有技术还缺少一种能够使薄膜场效应晶体管本身结构上的改进达到影响其电流特性，实现阈值电压及漏电流降低的技术方案。
发明内容
本发明技术方案的目的是提供一种薄膜场效应晶体管及其驱动方法、阵列基板、显示装置，从薄膜场效应晶体管本身结构上的改进影响其电流特性，实现阈值电压及漏电流的降低。
本发明提供一种薄膜场效应晶体管，包括栅极金属层及半导体层，其中，所述薄膜场效应晶体管还包括：
导流层，所述栅极金属层与所述半导体层之间形成电场时，所述导流层与所述栅极金属层之间也形成电场，利用所述导流层与所述栅极金属层之间的电场，所述半导体层累积加强所述栅极金属层与所述半导体层之间电场的电子或空穴。
优选地，上述所述的薄膜场效应晶体管，所述栅极金属层与所述导流层之间的电场方向和所述栅极金属层与所述半导体层之间的电场方向相同。
优选地，上述所述的薄膜场效应晶体管，当所述栅极金属层接入导通工作电压时，所述导流层接入第一电压，所述栅极金属层与所述导流层之间的电场方向和所述栅极金属层与所述半导体层之间的电场方向相同；当所述栅极金属层接入关闭工作电压时，所述导流层接入第二电压，所述栅极金属层与所述导流层之间的电场方向和所述栅极金属层与所述半导体层之间的电场方向相同。
优选地，上述所述的薄膜场效应晶体管，所述薄膜场效应晶体管为N型，所述导通工作电压为正电压，所述关闭工作电压为负电压，所述第一电压和所述第二电压均为处于所述导通工作电压与所述关闭工作电压之间的其中一电压值。
优选地，上述所述的薄膜场效应晶体管，所述薄膜场效应晶体管为P型，所述导通工作电压为负电压，所述关闭工作电压为正电压，所述第一电压值和所述第二电压值均为处于所述导通工作电压与所述关闭工作电压之间的其中一电压值。
优选地，上述所述的薄膜场效应晶体管，所述第一电压和所述第二电压相等，均为零。
优选地，上述所述的薄膜场效应晶体管，所述半导体层位于所述栅极金属层和所述导流层之间。
优选地，上述所述的薄膜场效应晶体管，所述半导体层与所述栅极金属层之间设置有第一绝缘层，所述半导体层和所述导流层之间设置有第二绝缘层。
本发明还提供一种薄膜场效应晶体管的驱动方法，其中所述薄膜场效应晶体管包括导流层，所述驱动方法包括：
所述栅极金属层接入导通工作电压或关闭工作电压，所述栅极金属层与所述半导体层之间形成电场时，所述导流层接入预定电压，使所述导流层与所述栅极金属层之间也形成电场，利用所述导流层与所述栅极金属层之间的电场，所述半导体层累积加强所述栅极金属层与所述半导体层之间电场的电子或空穴。
本发明另一方面还提供一种阵列基板，所述阵列基板上设置有如上任一项所述的薄膜场效应晶体管。
优选地，上述所述的阵列基板，包括屏蔽金属层，所述屏蔽金属层形成为所述导流层。
优选地，上述所述的阵列基板，所述屏蔽金属层接地连接。
本发明还提供一种显示装置，包括如上任一项所述的阵列基板。
本发明具体实施例上述技术方案中的至少一个具有以下有益效果：
通过设置导流层，利用在薄膜场效应晶体管呈开启与关闭状态时，分别与栅极金属层之间的电场作用，达到减小阈值电压Vth、增大开启时的电流Ion以及减小漏电流Ioff的目的，从而由薄膜场效应晶体管本身结构上的改进影响其电流特性，开关电流比增大。
附图说明
图1表示现有技术各薄膜场效应晶体管的特性曲线图；
图2表示本发明具体实施例所述薄膜场效应晶体管的结构示意图；
图3表示所述薄膜场效应晶体管为低温多晶硅晶体管时的剖面示意图；
图4表示所述薄膜场效应晶体管为低温多晶硅晶体管时的一种实施方式的平面图；
图5表示所述薄膜场效应晶体管为低温多晶硅晶体管时的另一种实施方式的平面图；
图6表示采图5所示结构时的连接示意图；
图7表示所述薄膜场效应晶体管呈开启状态时的电场分布图；
图8表示所述薄膜场效应晶体管呈关闭状态时的电场分布图。
具体实施方式
下面结合附图对本发明作进一步详细的说明。
参阅图2所示，以栅极金属层位于顶端的薄膜场效应晶体管为例对本发明的结构进行详细描述。本发明具体实施例所述薄膜场效应晶体管，包括在衬底基板1上的栅极金属层10、源极金属层60、漏极金属层70及半导体层50。其中，栅极金属层10设置于半导体层50的上方，半导体层50的两端分别设置有源极金属层60和漏极金属层70，且源极金属层60和漏极金属层70分别通过过孔13与半导体层50电性连接。
所述半导体层50与所述栅极金属层10之间设置有栅极绝缘层11，所述半导体层50和所述导流层30之间设置有第二绝缘层31，源极金属层60与漏极金属层70和栅极金属层10之间设置有保护层15，以保护栅极金属层10不受侵蚀，以及避免源极金属层60、漏极金属层70和栅极金属层10在制作过程中发生短路。
所述过孔13需要穿透源极金属层60和漏极金属层70与半导体层50之间的功能层，保证源极金属层60和漏极金属层70分别通过过孔13与半导体层50电性连接；例如本实施例中，所述过孔13需要穿透功能层（即保护层15和栅极绝缘层11）。
所述薄膜场效应晶体管包括一导通工作电压和一关闭工作电压。当所述栅极金属层10处接入导通工作电压时，所述源极金属层60与漏极金属层70之间导通，形成电流；当所述栅极金属层10处接入关闭工作电压时，所述源极金属层60与漏极金属层70之间断开。
如图2，本发明提供的一个实施例，所述栅极金属层10接入导通工作电压或关闭工作电压，所述栅极金属层10与所述半导体层50之间形成电场，使薄膜场效应晶体管导通或关闭时，所述导流层30接入预定电压，使所述导流层30与所述栅极金属层10之间也形成电场，利用所述导流层30与所述栅极金属层10之间的电场，所述半导体层50累积加强所述栅极金属层10与所述半导体层50之间电场的电子或空穴，从而使源极金属层60与漏极金属层70容易导通。通过在薄膜场效应晶体管中增加导流层30，使之与栅极金属层之间形成电场并作用于半导体层50，达到减小薄膜场效应晶体管的阈值电压Vth、增大开启时的电流Ion以及减小漏电流Ioff的目的，从而由薄膜场效应晶体管本身结构上的改进影响其电流特性，开关电流比增大。
优选的，所述栅极金属层10与所述导流层30之间形成电场，且所述栅极金属层10与所述导流层30之间的电场方向和所述栅极金属层10与所述半导体层50之间的电场方向相同。
优选的，当所述栅极金属层10接入导通工作电压时，所述导流层30接入第一电压，使所述栅极金属层10与所述导流层30之间的电场方向和所述栅极金属层10与所述半导体层50之间的电场方向相同；当所述栅极金属层接入关闭工作电压时，所述导流层30接入第二电压，使所述栅极金属层10与所述导流层30之间的电场方向和所述栅极金属层10与所述半导体层50之间的电场方向相同。
根据薄膜场效应晶体管的不同，所述导通工作电压和关闭工作电压不同。例如当薄膜场效应晶体管具有N型沟道时，导通工作电压为正电压，关闭工作电压为负电压。当向所述栅极金属层10施加导通工作电压时，会在半导体层50中产生吸引作用，形成电子沟道，使源极金属层60与漏极金属层70之间呈导通状态；当向所述栅极金属层10施加关闭工作电压时，会将半导体层50中的电子排除，使源极金属层60与漏极金属层70之间呈关闭状态。
因此，如图2所示，所述栅极金属层10与第一电压输入端20连接；当通过第一电压输入端20向所述栅极金属层10输入电压达到导通工作电压时，所述源极金属层60与所述漏极金属层70之间导通；当通过第一电压输入端20向所述栅极金属层10接入电压达到关闭工作电压时，所述源极金属层60与所述漏极金属层70之间断开。
本实施例中，导流层30设置于半导体层50下方，且与第二电压输入端40连接，用于当所述栅极金属层10接入导通工作电压，使所述源极金属层60与所述漏极金属层70之间导通时，所述第二电压输入端40向所述导流层30输入第一电压，所述栅极金属层10与所述导流层30之间形成电场，且所述栅极金属层10与所述导流层30之间的电场方向和所述栅极金属层10与所述半导体层50之间的电场方向相同；当所述栅极金属层10接入关闭工作电压，使所述源极金属层60与所述漏极金属层70之间断开时，所述第二电压输入端40向所述导流层30输入第二电压，所述栅极金属层10与所述导流层30之间形成电场，且所述栅极金属层10与所述导流层30之间的电场方向和所述栅极金属层10与所述半导体层50之间的电场方向相同。
可以理解的是，所述薄膜场效应晶体管的栅极金属层10、半导体层50和导流层30相互位置关系并不限于图2所示结构，只需满足当栅极金属层10与导流层30形成电场时，使半导体层50累积电子或空穴，进而使源极金属层60与漏极金属层70容易导通或关闭即可。
优选的，所述半导体层50位于所述栅极金属层10和所述导流层30之间。
进一步的，半导体层50与栅极金属层10之间还设置有第一绝缘层（也即如上的栅极绝缘层11），半导体层50和导流层30之间还设置有第二绝缘层31。第一绝缘层11和第二绝缘层31的材质可以相同，也可以不同。当然，半导体层50与栅极金属层10之间或半导体层50与栅极金属层10之间还可以设置有其他层结构，只需不影响相互间形成电场即可。
可以理解的是，为了让栅极金属层10和导流层30之间形成的电场对半导体层50的作用更直接有效，半导体层50、栅极金属层10与导流层30三者之间相互正对（即部分或全部重叠）；优选的，半导体层50、栅极金属层10与导流层30三者重叠的区域，导流层30的截面面积大于半导体层50的截面面积，且半导体层50的截面面积大于栅极金属层10的截面面积（如图2所示）。
可以理解的是，上述以栅极位于顶端的薄膜场效应晶体管的结构为例进行介绍。薄膜场效应晶体管的栅极金属层10，半导体层50和导流层30相互位置关系在此不做限定，只需满足当栅极金属层10与导流层30形成电场时，使半导体层50的累积电子或空穴，进而使源极金属层60与漏极金属层70容易导通即可。
可以理解的是，所述导流层30可以是导电材料，例如导体或半导体;只需保证所述栅极金属层10与导流层30之间在通电压时可以形成所需电场即可，在此不做限定；所述导流层30优选采用导电能力比较强的材料制成，例如：金属或合金。
该导流层30选用的材料可以和栅极金属层相同，例如Cu；进一步地，为了防止所述导流层30对衬底基板1的影响或者增强所述导流层30与衬底基板1的附着力，还可以在所述导流层30和衬底基板1之间设置增强层（未示出），增强层可以选用透明导电材料，如ITO等。
本领域技术人员应该了解当薄膜场效应晶体管呈导通或关闭状态时，栅极金属层10与半导体层50之间的电场情况，在此不详细描述。
所述薄膜场效应晶体管采用上述结构，当呈导通或关闭状态时，所述栅极金属层10与所述导流层30之间形成电场，若栅极金属层10的电压大于导流层30的电压，根据电子移动方向与电场方向相反的特性，可以获知，在该种情况下，形成电场的电子层会更容易聚集在所述栅极金属层10的下方的半导体层50；若栅极金属层10的电压小于导流层30的电压，根据电子移动方向与电场方向相反的特性，在该种情况下，形成电场的空穴会更容易聚集在所述栅极金属层10的下方的半导体层50。
在薄膜场效应晶体管的开启状态下，若所述薄膜场效应晶体管为N型管，开启状态时会在栅极金属层10下方的半导体层50累积电子，因此若栅极金属层10的电压大于导流层30的电压，通过所述栅极金属层10与所述导流层30之间形成电场，增强栅极金属层10与半导体层50之间的电场，使栅极金属层10下方更容易累积电子从而使薄膜场效应晶体管更容易开启，开启电压也即阈值电压Vth减小，以及呈开启状态的电流Ion增大；若所述薄膜场效应晶体管为P型管，开启状态时会在栅极金属层10下方的半导体层50累积空穴，因此若栅极金属层10的电压小于导流层30的电压，通过所述栅极金属层10与所述导流层30之间形成电场，增强栅极金属层10与半导体层50之间的电场，使栅极金属层10下方更容易累积空穴，从而使薄膜场效应晶体管更容易开启，开启电压也即阈值电压Vth减小，以及呈开启状态的电流Ion增大。
同理，当在薄膜场效应晶体管的关闭状态下，若所述薄膜场效应晶体管为N型管，关闭状态时会在栅极金属层10下方的半导体层50排斥电子而累积空穴，因此若栅极金属层10的电压小于导流层30的电压，通过所述栅极金属层10与所述导流层30之间形成电场，增强栅极金属层10与半导体层50之间的电场，栅极金属层10下方的半导体层50更容易排斥电子，而空穴更容易聚集，通过电场的作用减小漏电流Ioff。，若所述薄膜场效应晶体管为P型管，关闭状态时会在栅极金属层10下方的半导体层50排斥空穴而累积电子，因此若栅极金属层10的电压大于导流层30的电压，通过所述栅极金属层10与所述导流层30之间形成电场，增强栅极金属层10与半导体层50之间的电场，栅极金属层10下方的半导体层50更容易排斥空穴而累积电子，通过电场的作用减小漏电流Ioff。
因此，上述结构的薄膜场效应晶体管，通过设置导流层，利用在薄膜场效应晶体管呈开启与关闭状态时，分别与栅极金属层之间的电场作用，达到减小阈值电压Vth、增大开启时的电流Ion以及减小漏电流Ioff的目的，从而由薄膜场效应晶体管本身结构上的改进影响其电流特性，开关电流比增大。本发明所述薄膜场效应晶体管为MOSFET、低温多晶硅及非晶硅薄膜晶体管中的其中一种，采用上述原理，均可以达到降低阈值电压及漏电流的技术效果。
此外，上述结构的所述薄膜场效应晶体管可以为N型管，也可以为P型管。
当所述薄膜场效应晶体管为N型时，用于使所述薄膜场效应晶体管导通的所述导通工作电压为正电压，用于使所述薄膜场效应晶体管关闭的关闭工作电压为负电压，而为了使所述薄膜场效应晶体管导通，且所述栅极金属层10下方的半导体层50更容易累积电子而排拆空穴，形成从栅极金属层10指向所述导流层30的电场，所述导流层30所接入的第一电压应该低于所述导通工作电压，优选地，处于所述导通工作电压与所述关闭工作电压之间；为了使所述薄膜场效应晶体管关闭，且所述栅极金属层10与所述导流层30且所述栅极金属层10下方的半导体层50更容易累积空穴而排拆电子，形成从所述导流层30指向所述栅极金属层10的电场，所述导流层30所接入的第二电压值应该高于所述关闭工作电压，优选地，处于所述导通工作电压与所述关闭工作电压之间。
较佳地，所述第一电压和所述第二电压相等，且均接地连接。
同理，当所述薄膜场效应晶体管为P型时，用于使所述薄膜场效应晶体管导通的所述导通工作电压为负电压，用于使所述薄膜场效应晶体管关闭的关闭工作电压为正电压，而为了使所述薄膜场效应晶体管导通，且所述栅极金属层10下方的半导体层50更容易累积空穴而排拆电子，所述导流层30所接入的第一电压应该高于所述导通工作电压，优选地，处于所述导通工作电压与所述关闭工作电压之间；为了使所述薄膜场效应晶体管关闭，且所述栅极金属层10与所述导流层30且所述栅极金属层10下方的半导体层50更容易累积电子而排拆空穴，所述导流层30所接入的第二电压应该低于所述关闭工作电压，优选地，处于所述导通工作电压与所述关闭工作电压之间。
较佳地，所述第一电压和所述第二电压相等，且均接地连接。
以下将以薄膜场效应晶体管为低温多晶硅晶体管的N型管为例对本发明的结构进行详细说明。
图3表示低温多晶硅晶体管的剖面简化示意图，本实施例中，栅极金属层10与导流层30之间设置有半导体层50，且利用显示面板上的屏蔽金属层形成为该导流层30。
图4表示本发明实施例所述低温多晶硅晶体管的一种实施方式的平面图；图5表示本发明实施例所述低温多晶硅晶体管的另一种实施方式的平面图。在图4所示实施方式中，在基板上，各低温多晶硅晶体管的导流层30分别独立设置，因此可以分别进行控制；而在图5所示实施方式中，在基板上，各低温多晶硅晶体管的导流层30相互连接，分别连接至一个电压端进行电压输入控制。
图6表示了本发明实施例所述低温多晶硅晶体管，采用图5所示结构时的布局平面图。所述显示面板的屏蔽金属层构成为N型低温多晶硅晶体管的导流层30，且整个基板的各低温多晶硅晶体管的导流层30连接在一起，分别接地连接。在本实施例中，显示面板的屏蔽金属层相互连接，并分别连接至显示面板驱动电路IC60的接地GND端或者连接至柔性印刷电路板FPC70。其中驱动电路IC60和柔性印刷电路板FPC70都是显示面板的外部电压供给装置，柔性印刷电路板FPC70给驱动电路IC60提供信号。
以N型管为例，上述结构的低温多晶硅晶体管的工作原理如下：
开启状态：栅极金属层10接正电位，导流层30也即屏蔽金属层（shieldingmetal）接GND端，栅极金属层10与半导体层50之间形成电场方向如图7所示，同时也为栅极金属层10与导流层30形成的电场方向，从栅极金属层10指向导流层30（包括垂直方向和倾斜方向）。根据电子移动方向与电场方向相反的规则，如图7中相较于现有技术所增加的从栅极金属层10指向导流层30的电场方向，使得电子层更容易在栅极金属层10下方的半导体层50形成，从而减小了Vth，增大了Ion。
关闭状态：栅极金属层10接负电位，导流层30也即屏蔽金属层（shieldingmetal）接GND端，栅极金属层10与半导体层50之间形成电场方向如图8所示，同时也为栅极金属层10和导流层30之间形成的电场方向，从导流层30指向栅极金属层10（包括垂直方向和斜角方向）。根据电子移动方向与电场方向相反的规则，相较于现有技术所增加的从导流层30指向栅极金属层10的电场方向，使得电子层更不易在栅极金属层10下方聚集，空穴更易在栅极金属层10下方聚集，因此通过电场的作用减小Ioff。
上述以N型低温多晶硅晶体管的结构以及工作原理进行了说明，采用相同原理，可以获得P型低温多晶硅晶体管的结构，在此不详细说明。可以了解的是，采用本发明原理，P型低温多晶硅晶体管的屏蔽金属层与栅极金属层之间形成的电场作用与N型低温多晶硅晶体管类似，开启状态由于电场的作用栅极金属层吸引空穴，使得空穴更容易在栅极金属层下方形成，从而减小了Vth，增大了Ion；关闭状态由于电场的作用排斥空穴，吸引电子，减小了Ioff。因此低温多晶硅晶体管的开关电流比增大。
另外，本发明实施例中，采用屏蔽金属层形成为导流层，屏蔽金属层接GND，相比悬空没有接电位的屏蔽金属层（更不易受电荷积累等外部电位的影响，有助于抗静电（ESD）及抗电磁干扰（EMI）。
因此，本发明具体实施例所述薄膜场效应晶体管，通过将用于薄膜场效应晶体管遮蔽的屏蔽金属层shielding metal连接在一起，接至IC或FPC的GND端，通过薄膜场效应晶体管中屏蔽金属层shielding metal与栅极金属层之间的电场作用，达到减小Vth，增大Ion，减小Ioff，从而实现增大薄膜场效应晶体管开关电流比的目的。另外，形成为环状的屏蔽金属层shielding metal接地连接还有助于提高抗静电（ESD）及抗电磁干扰（EMI）性能。当然，其他非导流层30的材料和工艺都可以采用现有技术，在此不再赘述。
本发明具体实施例另一方面还提供一种阵列基板，所述阵列基板上设置有如上述任一所述的薄膜场效应晶体管。例如：如果该薄膜场效应晶体管作为阵列基板的像素单元的开关元件时，所述薄膜场效应晶体管的源极金属层60或漏极金属层70与像素单元的像素电极连接。
所述阵列基板包括屏蔽金属层，所述屏蔽金属层形成为薄膜场效应晶体管的所述导流层。
进一步的，阵列基板的所述屏蔽金属层接地连接。此外，本发明具体实施例另一方面还提供一种显示装置，所述显示装置上设置有如上述任一所述的阵列基板；所述显示装置的阵列基板上设置有如上任一所述结构的薄膜场效应晶体管。所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框和导航仪等任何具有显示功能的产品或部件。
所述薄膜场效应晶体管的具体结构如上所述，在此不再赘述。
优选地，所述薄膜场效应晶体管为N型管时，所述显示面板上的屏蔽金属层shielding metal形成为所述导流层，且屏蔽金属层相互连接在一起，且接地连接。这样采用本发明实施例所述结构时，不但达到减小Vth，增大Ion，减小Ioff，实现增大薄膜场效应晶体管开关电流比的目的，而且还有助于提高抗静电（ESD）及抗电磁干扰（EMI）性能。
本发明另一方面还提供一种用于如上述任一所述的薄膜场效应晶体管的驱动方法，所述驱动方法包括：
所述栅极金属层接入导通工作电压或关闭工作电压，所述栅极金属层与所述半导体层之间形成电场时，所述导流层接入预定电压，使所述导流层与所述栅极金属层之间也形成电场，利用所述导流层与所述栅极金属层之间的电场，所述半导体层累积加强所述栅极金属层与所述半导体层之间电场的电子或空穴。
进一步的，所述栅极金属层接入导通工作电压，所述导流层接入第一电压，所述源极金属层与所述漏极金属层之间导通；即，此时预定电压为第一电压；
所述栅极金属层接入关闭工作电压，所述导流层接入第二电压，所述源极金属层与所述漏极金属层之间断开；即，此时预定电压为第二电压。
所述薄膜场效应晶体管为N型时，所述导通工作电压为正电压，所述关闭工作电压为负电压，所述第一电压和所述第二电压均为处于所述导通工作电压与所述关闭工作电压之间的其中一电压值。
所述薄膜场效应晶体管为P型，所述导通工作电压为负电压，所述关闭工作电压为正电压，所述第一电压和所述第二电压均为处于所述导通工作电压与所述关闭工作电压之间的其中一电压值。
其中，较佳地，所述第一电压和所述第二电压相等，均为零；即预定电压为零。
采用本发明具体实施例所述薄膜场效应晶体管及其驱动方法、阵列基板及显示装置，通过设置导流层，利用在薄膜场效应晶体管呈开启与关闭状态时，分别与栅极金属层之间的电场作用，达到减小阈值电压Vth、增大开启时的电流Ion以及减小漏电流Ioff的目的，从而由薄膜场效应晶体管本身结构上的改进影响其电流特性，开关电流比增大。
以上所述的仅是本发明的一个实施方式。对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (13)

1.一种薄膜场效应晶体管，包括栅极金属层及半导体层，其特征在于，所述薄膜场效应晶体管还包括：
导流层，所述栅极金属层与所述半导体层之间形成电场时，所述导流层与所述栅极金属层之间形成电场，利用所述导流层与所述栅极金属层之间的电场，所述半导体层累积加强所述栅极金属层与所述半导体层之间电场的电子或空穴。
2.如权利要求1所述的薄膜场效应晶体管，其特征在于，所述栅极金属层与所述导流层之间的电场方向和所述栅极金属层与所述半导体层之间的电场方向相同。
3.如权利要求2所述的薄膜场效应晶体管，其特征在于，当所述栅极金属层接入导通工作电压时，所述导流层接入第一电压，所述栅极金属层与所述导流层之间的电场方向和所述栅极金属层与所述半导体层之间的电场方向相同；当所述栅极金属层接入关闭工作电压时，所述导流层接入第二电压，所述栅极金属层与所述导流层之间的电场方向和所述栅极金属层与所述半导体层之间的电场方向相同。
4.如权利要求3所述的薄膜场效应晶体管，其特征在于，所述薄膜场效应晶体管为N型，所述导通工作电压为正电压，所述关闭工作电压为负电压，所述第一电压和所述第二电压均为处于所述导通工作电压与所述关闭工作电压之间的其中一电压值。
5.如权利要求3所述的薄膜场效应晶体管，其特征在于，所述薄膜场效应晶体管为P型，所述导通工作电压为负电压，所述关闭工作电压为正电压，所述第一电压值和所述第二电压值均为处于所述导通工作电压与所述关闭工作电压之间的其中一电压值。
6.如权利要求4或5所述的薄膜场效应晶体管，其特征在于，所述第一电压和所述第二电压相等，均为零。
7.如权利要求1-5任一所述的薄膜场效应晶体管，其特征在于，所述半导体层位于所述栅极金属层和所述导流层之间。
8.如权利要求7所述的薄膜场效应晶体管，其特征在于，所述半导体层与所述栅极金属层之间设置有第一绝缘层，所述半导体层和所述导流层之间设置有第二绝缘层。
9.一种薄膜场效应晶体管的驱动方法，其特征在于，所述薄膜场效应晶体管包括导流层，所述驱动方法包括：
所述栅极金属层接入导通工作电压或关闭工作电压，所述栅极金属层与所述半导体层之间形成电场时，所述导流层接入预定电压，使所述导流层与所述栅极金属层之间也形成电场，利用所述导流层与所述栅极金属层之间的电场，所述半导体层累积加强所述栅极金属层与所述半导体层之间电场的电子或空穴。
10.一种阵列基板，其特征在于，所述阵列基板上设置有如权利要求1至8任一项所述的薄膜场效应晶体管。
11.如权利要求10所述的阵列基板，其特征在于，所述阵列基板包括屏蔽金属层，所述屏蔽金属层形成为所述导流层。
12.如权利要求11所述的阵列基板，其特征在于，所述屏蔽金属层接地连接。
13.一种显示装置，其特征在于，包括如权利要求10至12任一项所述的阵列基板。
CN2013102263774A 2013-06-07 2013-06-07 薄膜场效应晶体管及其驱动方法、阵列基板、显示装置 Pending CN103311312A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2013102263774A CN103311312A (zh) 2013-06-07 2013-06-07 薄膜场效应晶体管及其驱动方法、阵列基板、显示装置
US14/241,558 US9515191B2 (en) 2013-06-07 2013-08-05 Thin-film field effect transistor, driving method thereof, array substrate, display device, and electronic product
PCT/CN2013/080789 WO2014194558A1 (zh) 2013-06-07 2013-08-05 薄膜场效应晶体管及其驱动方法、阵列基板、显示装置、电子产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013102263774A CN103311312A (zh) 2013-06-07 2013-06-07 薄膜场效应晶体管及其驱动方法、阵列基板、显示装置

Publications (1)

Publication Number Publication Date
CN103311312A true CN103311312A (zh) 2013-09-18

Family

ID=49136324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013102263774A Pending CN103311312A (zh) 2013-06-07 2013-06-07 薄膜场效应晶体管及其驱动方法、阵列基板、显示装置

Country Status (3)

Country Link
US (1) US9515191B2 (zh)
CN (1) CN103311312A (zh)
WO (1) WO2014194558A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103339A (zh) * 2020-09-03 2020-12-18 Oppo广东移动通信有限公司 薄膜晶体管、像素电路、显示屏、电子设备
CN113257837A (zh) * 2021-05-11 2021-08-13 京东方科技集团股份有限公司 一种柔性显示基板、显示装置及制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721845B1 (en) * 2016-04-26 2017-08-01 International Business Machines Corporation Vertical field effect transistors with bottom contact metal directly beneath fins
US10185190B2 (en) * 2016-05-11 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Display device, module, and electronic device
CN107664891A (zh) * 2017-10-26 2018-02-06 京东方科技集团股份有限公司 一种阵列基板、其制备方法、显示面板及显示装置
CN107958922B (zh) * 2017-12-11 2020-06-30 京东方科技集团股份有限公司 显示基板及其制造方法、显示面板
CN115101023A (zh) * 2022-06-30 2022-09-23 厦门天马显示科技有限公司 一种阵列基板、显示面板及显示装置
WO2024247038A1 (ja) * 2023-05-29 2024-12-05 シャープディスプレイテクノロジー株式会社 表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1480914A (zh) * 1998-11-26 2004-03-10 ������������ʽ���� 电光装置及其制造方法和电子装置
US20050282317A1 (en) * 2000-03-29 2005-12-22 Sony Corporation Thin film semiconductor apparatus and method for driving the same
US20110175674A1 (en) * 2010-01-15 2011-07-21 Canon Kabushiki Kaisha Method of driving transistor and device including transistor driven by the method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2850564B2 (ja) 1991-05-09 1999-01-27 富士通株式会社 薄膜トランジスタマトリックス及びその製造方法
TW289097B (zh) * 1994-08-24 1996-10-21 Hitachi Ltd
JP3360199B2 (ja) 1994-10-06 2002-12-24 富士通株式会社 薄膜トランジスタ・マトリクス基板及びその製造方法
JP5028723B2 (ja) 2001-08-16 2012-09-19 奇美電子股▲ふん▼有限公司 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式
US7317205B2 (en) * 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
JP2006165233A (ja) * 2004-12-07 2006-06-22 Canon Inc 有機電子デバイス、及び有機電子デバイス作成方法
KR101107265B1 (ko) 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
JP4591451B2 (ja) 2007-01-10 2010-12-01 ソニー株式会社 半導体装置および表示装置
CN102969362B (zh) * 2011-09-01 2016-03-30 中国科学院微电子研究所 高稳定性非晶态金属氧化物tft器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1480914A (zh) * 1998-11-26 2004-03-10 ������������ʽ���� 电光装置及其制造方法和电子装置
US20050282317A1 (en) * 2000-03-29 2005-12-22 Sony Corporation Thin film semiconductor apparatus and method for driving the same
US20110175674A1 (en) * 2010-01-15 2011-07-21 Canon Kabushiki Kaisha Method of driving transistor and device including transistor driven by the method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103339A (zh) * 2020-09-03 2020-12-18 Oppo广东移动通信有限公司 薄膜晶体管、像素电路、显示屏、电子设备
CN113257837A (zh) * 2021-05-11 2021-08-13 京东方科技集团股份有限公司 一种柔性显示基板、显示装置及制备方法

Also Published As

Publication number Publication date
US9515191B2 (en) 2016-12-06
WO2014194558A1 (zh) 2014-12-11
US20150311344A1 (en) 2015-10-29

Similar Documents

Publication Publication Date Title
CN103311312A (zh) 薄膜场效应晶体管及其驱动方法、阵列基板、显示装置
US10403757B2 (en) Top-gate self-aligned metal oxide semiconductor TFT and method of making the same
CN107452757B (zh) 一种显示面板、其制作方法及显示装置
CN104900653B (zh) Tft布局结构
US8304778B2 (en) Thin film transistor and pixel structure having the thin film transistor
US11158628B2 (en) Electro-static discharge circuit, array substrate, display panel and display apparatus
CN103035734A (zh) 金属氧化物薄膜晶体管
CN105572993A (zh) 阵列基板及液晶显示装置
CN106024838A (zh) 基于混合tft结构的显示元件
CN111146212B (zh) 半导体基板
CN104779257B (zh) Tft布局结构
CN106024906A (zh) 一种薄膜晶体管、显示基板以及液晶显示装置
WO2024011951A1 (zh) 一种显示面板及显示装置
US9373683B2 (en) Thin film transistor
CN105576038A (zh) 薄膜晶体管及其制作方法、显示基板和显示装置
US10459299B2 (en) ESD protection unit, array substrate, LCD panel and display device
US10714514B2 (en) Back-channel-etched TFT substrate
US9082664B2 (en) Method for manufacturing thin-film transistor substrate and thin-film transistor substrate manufactured with same
CN114335022A (zh) 显示面板及其制作方法
CN113433747A (zh) 阵列基板及制作方法、移动终端
CN106409840A (zh) 一种薄膜晶体管阵列基板、其制作方法及显示面板
CN113299666A (zh) 显示面板及其驱动方法、显示装置
CN203300624U (zh) 薄膜场效应晶体管及其阵列基板、显示装置
CN114078429B (zh) 一种防护电路、显示面板和显示装置
CN108172631B (zh) 薄膜晶体管及其制作方法和阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130918