[go: up one dir, main page]

CN103311240A - 用于化合物半导体场效应晶体管的过电压保护器件 - Google Patents

用于化合物半导体场效应晶体管的过电压保护器件 Download PDF

Info

Publication number
CN103311240A
CN103311240A CN201310079411XA CN201310079411A CN103311240A CN 103311240 A CN103311240 A CN 103311240A CN 201310079411X A CN201310079411X A CN 201310079411XA CN 201310079411 A CN201310079411 A CN 201310079411A CN 103311240 A CN103311240 A CN 103311240A
Authority
CN
China
Prior art keywords
semiconductor material
region
implanted region
implanted
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310079411XA
Other languages
English (en)
Inventor
E.巴哈特-特赖德尔
C-T.张
O.希尔特
H-J.韦尔夫尔
R.兹海特尼茨卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN103311240A publication Critical patent/CN103311240A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H10D89/813—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

一种用于化合物半导体场效应晶体管的过电压保护器件包括设置在化合物半导体材料中的注入区。该注入区具有使得注入区在阈值电压处变得导电的空间分布式陷阱状态。第一接触连接到注入区。与第一接触隔开的第二接触也连接到注入区。第一接触与第二接触之间的距离部分地决定了过电压保护器件的阈值电压。

Description

用于化合物半导体场效应晶体管的过电压保护器件
技术领域
本申请涉及过电压保护，尤其是用于化合物半导体场效应晶体管的过电压保护。
背景技术
功率硅基场效应晶体管（FET）由于形成Si FET所需的n型和p型区的原因而具有固有的与晶体管并联的寄生p-n体二极管。该寄生体二极管在栅极或漏极过电压事件期间吸收能量，向Si基晶体管提供一定保护以免受瞬态电压尖峰。许多类型的化合物半导体FET没有这样的寄生p-n二极管。例如，GaN FET没有p-n结。在电感性负载开关条件下，即使GaN晶体管被关断并且处于高电阻状态下，电流也继续在该晶体管中流动。在缺少常规上处于专用集成电路形式的某种形式的过电压保护的情况下，晶体管在电感性负载开关条件下将被损坏或毁坏。
发明内容
依照半导体器件的一个实施例，该器件包括化合物半导体材料以及设置在化合物半导体材料中的场效应晶体管。该晶体管包括栅极、源极、漏极以及由栅极控制的位于源极与漏极之间的沟道。所述器件进一步包括电连接在晶体管的源极和漏极之间且由化合物半导体材料的注入区形成的过电压保护器件。该过电压保护器件可操作来在低于晶体管的击穿电压的阈值电压处变得导电。
依照用于化合物半导体场效应晶体管的过电压保护器件的一个实施例，该器件包括设置在化合物半导体材料中的注入区。注入区具有使得注入区在阈值电压处变得导电的空间分布式陷阱状态。第一接触连接到注入区。与第一接触隔开的第二接触也连接到注入区。第一接触与第二接触之间的距离部分地决定了过电压保护器件的阈值电压。
依照制造半导体器件的方法的一个实施例，该方法包括：在化合物半导体材料中形成场效应晶体管，该晶体管包括栅极、源极、漏极以及由栅极控制的位于源极与漏极之间的沟道；将离子注入到化合物半导体材料中以便在化合物半导体材料中形成注入区，该注入区具有使得注入区在低于晶体管的击穿电压的阈值电压处变得导电的空间分布式陷阱状态；以及在晶体管的源极与漏极之间电连接注入区。
本领域技术人员在阅读以下详细描述时并且在查看附图时将会认识到附加的特征和优点。
附图说明
附图的元件不一定相对于彼此成比例。相似的附图标记指明相应的类似部分。各个图解说明的实施例的特征可以加以组合，除非它们彼此排斥。实施例在附图中绘出并且在后续的说明中加以详述。
图1图解说明了与化合物半导体FET并联耦合的过电压保护器件的示意图。
图2图解说明了依照不同实施例的与化合物半导体FET并联耦合的过电压保护器件的自顶向下的平面图。
图3图解说明了沿着图2中的标记为‘A’的线的过电压保护器件的实施例的截面图。
图4图解说明了在用于形成过电压保护器件的注入区的注入工艺期间的图2的实施例。
图5图解说明了沿着图2中的标记为‘B’的线的过电压保护器件的实施例的截面图。
图6图解说明了沿着图2中的标记为‘C’的线的过电压保护器件的实施例的截面图。
图7图解说明了过电压保护器件的又一个实施例的截面图。
具体实施方式
接下来描述的是用于高电压电路保护的化合物半导体过电压保护器件的实施例。该过电压保护器件可以用来保护基于III族氮化物的异质结构场效应晶体管（HFET）免受晶体管栅极或漏极处的过电压事件的影响。术语HFET也常常称为HEMT（高电子迁移率晶体管）、MODFET（调制掺杂FET）或者MESFET（金属半导体场效应晶体管）。术语化合物半导体场效应晶体管、HFET、HEMT、MESFET和MODFET在本文中可互换地用来指结合在具有不同带隙的两种材料之间的结（即异质结）作为沟道的场效应晶体管。例如，可以将GaAs与AlGaAs组合，可以将GaN与AlGaN组合，可以将InGaAs与InAlAs组合，可以将GaN与InGaN组合，等等。另外，晶体管可以具有AlInN/AlN/GaN阻挡层/间隔层/缓冲层结构。当在本文中使用时，术语化合物半导体场效应晶体管也可以指使用单一外延化合物半导体外延制造的场效应晶体管，例如外延SiC。在每种情况下，过电压保护器件可以用来保护功率电子应用电路中的晶体管免受高压脉冲的影响并且因此也在本文中可互换地称为静电放电器件（ESDD）。
过电压保护器件可以与晶体管单片地嵌入并且利用与晶体管相同的化合物半导体外延结构。可替换地，过电压保护器件可以与晶体管分开地实现为不同管芯上的独立器件。在任一种情况下，过电压保护器件都在晶体管的源极与漏极之间与晶体管并联地连接。过电压保护器件在低于晶体管击穿电压的预定义阈值电压处传导电流。依照一个实施例，过电压保护器件的阈值电压介于晶体管的击穿电压的50%与90%之间。因此，该器件例如在开关电感性负载时在晶体管击穿电压之前传导电流并且吸收晶体管向其暴露的耗散能量。如本文中后面将更详细地描述的，可以调节各个参数以便设定保护器件的希望的阈值电压，使得该器件在不干扰受保护的晶体管的正常操作的情况下提供充分的保护。
图1图解说明了在化合物半导体场效应晶体管80的源极（S）与漏极（D）之间与晶体管80并联地耦合的过电压保护器件70的示意性电路图。晶体管80也在源极与漏极之间具有由栅极（G）控制的沟道。过电压保护器件70防止了晶体管80的栅极端子和漏极端子二者处的过电压峰值，这对于功率应用是特别重要的。例如，如果电感性负载由晶体管80开关，那么在漏极侧可能出现过高的漏极-源极脉冲（VDS）。在栅极处也可能出现过高的栅极-源极脉冲（VGS）。如果这样的脉冲在关键器件区（例如基于III族氮化物的HFET的栅极区域）中导致过高的电场，那么晶体管80可能烧坏或者具有降低的寿命。过电压保护器件70通过吸收栅极端子和漏极端子处的过高的电压脉冲而用作用于高电压开关晶体管80的ESDD。
过电压保护器件70充当预击穿器件，因为器件70被设计成具有比晶体管80的击穿电压更低的阈值电压。当横跨过电压保护器件70的电场变得足够大时，器件70变得导通并且创建绕过晶体管80的保护电流路径，这时晶体管80偏置于断开状态条件下，即被关断。在该阈值电压之下，过电压保护器件70失活（不导通）并且不影响晶体管80的正常操作。为了提供高效的保护，过电压保护器件70具有比关断的晶体管80的电阻低得多的（活性或者接通）电阻。过电压保护器件70的两个端子之间的电阻可以通过如本文中后面更详细地解释的那样改变注入剂量和器件尺寸而进行调节。保护器件70可以与晶体管80一起集成到相同的管芯上，或者可以是不同管芯上的独立器件。
图2示出了集成在相同外延结构中的过电压保护器件70的不同实施例的自顶向下的平面图，所述外延结构用来形成两个共享共同的栅极端子、漏极端子和源极端子28、31、30的晶体管。这些实施例中的每一个由不同的虚线（A、B和C）指示。
图3示出了沿着图2中的标记为‘A’的虚线的一个实施例的截面图（在图3中，为了易于图示起见仅仅示出了一个晶体管）。依照该实施例，过电压保护器件70的注入区27在晶体管的活性区域29中形成并且从上面的III-V族阻挡层24延伸到下面的III-V族缓冲层21中。
更详细地说，提供了诸如Si、蓝宝石、SiC或者GaN衬底之类的半导体衬底20。外延化合物半导体材料28在衬底20上形成。取决于场效应晶体管的类型，该化合物半导体材料28可以包括一个或多个化合物半导体层。例如，化合物半导体材料28可以是单一SiC外延层。对于III族氮化物HFET而言，化合物半导体材料28包括电阻性缓冲层21和阻挡层24。III族氮化物HFET可以例如用GaN技术实现。
利用GaN技术，极化电荷和应变效应的存在导致所谓的“二维电荷载气”23的实现，该二维电荷载气是以甚高载流子密度和载流子迁移率为特征的二维电子或空穴反型层。在GaN技术中由于极化电荷的原因而出现的二维电子气（2DEG）或者二维空穴气（2DHG）可以用作晶体管的传导沟道，其由晶体管的栅极端子28控制。在一个实施例中，晶体管为GaN HEMT，缓冲层21包括GaN并且阻挡层24包括InGaN或AlGaN，这取决于器件的类型，即是2DEG（n沟道器件）还是2DHG（p沟道器件）形成GaN HEMT的沟道。也可以使用其他的化合物半导体技术，例如SiC、GaAs等等。
在每种情况下，晶体管具有隔开的漏极端子和源极端子31、30，它们是在阻挡层24上形成的欧姆接触（电极焊盘）。钝化层25也在阻挡层24上提供。如图3中所示，欧姆接触30、31也接触过电压保护器件70的注入区27的相对侧，并且横向隔开距离LESD。如本文中后面更详细地描述的，该距离部分地决定过电压保护器件70的阈值电压。器件间隔离区22防止邻近器件之间的串扰。注入区27连接在晶体管的漏极和源极欧姆接触30、31之间，并且形成过电压保护器件70的活性区域。过电压保护器件70的注入区27通过离子注入形成。注入区27被设计成在某个阈值电压之上均质地传导。传导性归因于陷阱辅助跳变。换言之，陷阱在化合物半导体材料28中通过惰性气体离子或者掺杂剂离子的注入而创建。如果使用掺杂剂原子，那么后续的处理温度维持足够低，例如低于900oC，使得大部分掺杂剂原子保持失活。在这两种情况下，二维电荷载气23在注入区27中由于陷阱状态的原因而被打乱。
图4示出了在离子注入期间以及在接触形成和其他后续处理之前的过电压保护器件70。将掩模90施加到化合物半导体材料28，例如施加到III族氮化物器件的阻挡层24上，使得只有要注入的化合物半导体材料28的区域被暴露。利用诸如N、Ar、Xe之类的低能惰性气体离子92大量注入暴露的区域以便在化合物半导体材料28的未遮蔽部分中创建晶格损伤。离子注入消除了注入的化合物半导体区27中的二维电荷载气23（对于n沟道器件而言为2DEG，对于p沟道器件而言为2DHG）。注入离子、能量水平和剂量被选择成使得注入的半导体区27在施加于欧姆接触30、31之间的设计的阈值电压之上是高度传导的。在一个实施例中，注入区27在导电时可操作来提供横向均质的功率耗散。注入的半导体区27在该阈值电压之下不传导。对于GaN器件而言，注入能量介于10kV与100kV之间，并且剂量介于1013与1016之间。注入能量和剂量可以因不同的化合物半导体技术和电压施加而变化。可替换地，过电压保护器件70的注入区27可以通过利用诸如B、As等等之类的掺杂剂离子来注入化合物半导体材料28的未遮蔽区域而形成。
在任一情况下，每个单独的离子在诸如空位和填隙之类的影响下在目标晶体中产生点缺陷。这些点缺陷可能迁移并且彼此聚集，导致扩展的缺陷簇。如果掺杂剂离子而不是惰性气体离子用来形成过电压保护器件70的注入区域27，那么离子注入之后的处理温度维持在最大温度（例如900°C）之下，使得足够多的掺杂剂原子保持失活以便打乱注入区27中的二维电荷载气23。由离子注入创建的空间分布式陷阱状态在过电压保护器件70的注入区27中隔开平均距离，该平均距离小得足以允许陷阱辅助电荷载流子以足够的量在陷阱状态之间跳变，使得注入区27在过电压保护器件70的阈值电压处变得导电并且在该阈值电压之下不传导。
如上面所解释的，过电压保护器件70的阈值电压是注入能量水平和剂量的函数。过电压保护器件70的阈值电压也是到注入区27的接触30、31之间的距离LESD的函数。由于遂穿效应的原因，具有较短LESD（例如对于III族氮化物器件而言介于2μm与8μm之间）的ESDD快速地达到击穿点，并且可能更容易达到开始跳变传导的阈值。在这种情况下，击穿电流可能具有相当突然的增加。对于具有较长LESD（例如对于III族氮化物器件而言介于8μm与16μm之间）的ESDD而言，具有最高剂量水平的ESDD具有更平滑的电流曲线以及与具有极高接通电压的二极管类似地工作。基于这样的I-V特性并且与要保护的晶体管的击穿电压相比，利用最高离子剂量水平注入并且具有最长LESD的ESDD最有效地用作用于高电压开关晶体管的预击穿保护器件。击穿电流开始的电压可以通过调节LESD而在大范围内进行控制。
换言之，通常，过电压保护器件70的击穿电压随着更长的LESD而增加。离子注入剂量在特定LESD之上开始影响击穿电压。在该长度之下，离子注入剂量对击穿电压具有很小的影响或者没有影响。对于离子注入对击穿电压确实有影响所在的LESD长度而言，击穿电压起初在较低的剂量下增加，因为缺陷数量随着离子剂量的增加而增加。因此，越来越多的电子（或者对于p沟道注入而言为空穴）可能陷在该区中。对于较高的剂量而言，缺陷之间的间距降低，直到缺陷辅助导电机制可能发生。这反过来在剂量甚至进一步增加的情况下提供了击穿电压的降低。因此，击穿电压在第一关键剂量水平下开始降低，并且在甚至更高的第二关键剂量水平下急剧下降。
图5示出了沿着图2中的标记为‘B’的虚线的另一个实施例的截面图（在图5中，为了易于图示起见仅仅示出了一个晶体管）。依照该实施例，过电压保护器件70的注入区27完全掩埋在二维电荷载气23之下的下面的III-V族缓冲层27内。如本文中先前所描述的，离子注入可以用来形成掩埋的注入区27，然而，注入能量与图4中所示实施例相比增加，使得绝大多数注入的离子停留在二维电荷载气23之下的下面的III-V族缓冲层27内。
可以以不同的方式接触图5中所示的掩埋的注入区27。在一个实施例中，在欧姆源极和漏极接触30、31下方使用用来形成掩埋的注入区27的相同或相似的注入剂量以便在欧姆接触30、31与掩埋的注入区27之间形成垂直连接。在另一个实施例中，向下执行台面蚀刻到掩埋的注入区27，并且在台面中设置欧姆金属化上至提供源极和漏极接触30、31所在的化合物半导体材料28的顶表面。在又一个实施例中，可以根据使用的特定欧姆金属执行欧姆接触退火优化。在每种情况下，掩埋的注入区27通过垂直连接结构电连接到晶体管的欧姆漏极和源极接触30、31。
图6示出了沿着图2中的标记为‘C’的虚线的又一个实施例的截面图（在图6中，为了易于图示起见仅仅示出了一个晶体管）。依照该实施例，过电压保护器件70的注入区27在器件隔离区22中形成。这样，注入区27被器件隔离区22横向包围并且通过器件隔离区22的部分与晶体管的活性区29分离。器件隔离区22可以通过台面蚀刻或者多能量离子注入来形成。注入区27在施加的电压下比器件隔离区22更传导，并且因此在某个阈值电压之上传导以便保护晶体管器件。
图7示出了依照又一个实施例的过电压保护器件70的截面图。过电压保护器件70的注入区27在化合物半导体材料28的失活区33中形成，该失活区33与图7中看不见的晶体管的活性区29分离。欧姆接触26被提供给注入区27。欧姆接触26可以是晶体管的漏极和源极接触30、31的一部分或者为分离的接触。在一个实施例中，图7中所示的过电压保护器件结构在与受保护的晶体管分离的管芯上形成，并且因此到注入区27的欧姆接触26不同于晶体管的漏极和源极接触30、31。
为了便于描述，使用诸如“下方”、“之下”、“下面”、“上方”、“上面”等等之类的空间相对措词来解释一个元件相对于第二元件的定位。除了与图中所绘的取向不同的取向之外，这些措词意在涵盖器件的不同取向。此外，诸如“第一”、“第二”等等之类的措词也用来描述各个元件、区、部分等等并且也不意在是限制性的。在整个说明书中，相同的措词指代相同的元件。
当在本文中使用时，措词“具有”、“含有”、“包含”、“包括”等等是开放式措词，其指示存在所述的元件或特征，但是并没有排除附加的元件或特征。冠词“一”和“该”意在包括复数和单数，除非上下文另有明确指示。
要理解的是，本文描述的各个实施例的特征可以彼此组合，除非另有特别注明。
尽管本文图解说明和描述了特定的实施例，但是本领域普通技术人员将领会的是，在不脱离本发明的范围的情况下各种各样的可替换和/或等效实现方式可以代替示出和描述的特定实施例。本申请意在覆盖本文讨论的特定实施例的任何适配或变化。因此，本发明意在仅由权利要求书及其等效物限制。

Claims (30)

1.一种半导体器件，包括：
化合物半导体材料；
场效应晶体管，设置在化合物半导体材料中并且包括栅极、源极、漏极以及由栅极控制的位于源极与漏极之间的沟道；以及
过电压保护器件，电连接在晶体管的源极和漏极之间并且由注入区形成，该注入区包括使得注入区在低于晶体管的击穿电压的阈值电压处变得导电的空间分布式陷阱状态。
2.依照权利要求1的半导体器件，其中空间分布式陷阱状态在注入区中隔开平均距离，该平均距离小得足以允许陷阱辅助电荷载流子以足够的量在陷阱状态之间跳变，使得注入区在过电压保护器件的阈值电压处变得导电。
3.依照权利要求1的半导体器件，其中化合物半导体材料包括第一III-V族半导体材料以及在第一III-V族半导体材料上的第二III-V族半导体材料，并且其中第一和第二III-V族半导体材料具有不同的带隙，使得二维电荷载气靠近第一和第二III-V族半导体材料之间的界面地出现在第一III-V族半导体材料中。
4.依照权利要求3的半导体器件，其中注入区从第二III-V族半导体材料延伸到第一III-V族半导体材料中。
5.依照权利要求3的半导体器件，其中注入区完全在二维电荷载气之下的第一III-V族半导体材料内形成。
6.依照权利要求3的半导体器件，其中第一和第二III-V族半导体材料中的每一个包括氮化物。
7.依照权利要求6的半导体器件，其中第一III-V族半导体材料包括GaN并且晶体管为高电子迁移率晶体管。
8.依照权利要求3的半导体器件，其中注入区包括打乱注入区中的二维电荷载气的惰性气体离子。
9.依照权利要求3的半导体器件，其中注入区包括打乱注入区中的二维电荷载气的失活掺杂剂离子。
10.依照权利要求1的半导体器件，其中注入区在导电时可操作来提供横向均质的功率耗散。
11.依照权利要求1的半导体器件，进一步包括连接到过电压保护器件的第一端子的第一接触以及与第一接触隔开且连接到过电压保护器件的第二端子的第二接触，其中第一接触与第二接触之间的距离部分地决定了过电压保护器件的阈值电压。
12.依照权利要求1的半导体器件，其中场效应晶体管在化合物半导体材料的活性区中形成，并且该半导体器件进一步包括隔离晶体管的器件隔离区。
13.依照权利要求12的半导体器件，其中过电压保护器件的注入区在器件隔离区中形成。
14.依照权利要求12的半导体器件，其中过电压保护器件的注入区在化合物半导体材料的通过器件隔离区与活性区分离的失活区中形成。
15.依照权利要求1的半导体器件，其中过电压保护器件的阈值电压介于晶体管的击穿电压的50%与90%之间。
16.一种半导体器件，包括：
化合物半导体材料；
注入区，设置在化合物半导体材料中并且具有使得注入区在阈值电压处变得导电的空间分布式陷阱状态；
第一接触，连接到注入区；以及
第二接触，与第一接触隔开并且连接到注入区，第一接触与第二接触之间的距离部分地决定了阈值电压。
17.依照权利要求16的半导体器件，其中注入区包括惰性气体离子。
18.依照权利要求16的半导体器件，其中注入区包括失活掺杂剂离子。
19.依照权利要求16的半导体器件，其中空间分布式陷阱状态在注入区中隔开平均距离，该平均距离小得足以允许陷阱辅助电荷载流子以足够的量在陷阱状态之间跳变，使得注入区在阈值电压处变得导电。
20.一种制造半导体器件的方法，包括：
在化合物半导体材料中形成场效应晶体管，该晶体管包括栅极、源极、漏极以及由栅极控制的位于源极与漏极之间的沟道；
将离子注入到化合物半导体材料中以便在化合物半导体材料中形成注入区，该注入区具有使得注入区在低于晶体管的击穿电压的阈值电压处变得导电的空间分布式陷阱状态；以及
在晶体管的源极与漏极之间电连接注入区。
21.依照权利要求20的方法，其中化合物半导体材料包括第一III-V族半导体材料以及在第一III-V族半导体材料上的第二III-V族半导体材料，并且其中第一和第二III-V族半导体材料具有不同的带隙，使得二维电荷载气出现在第一III-V族半导体材料中。
22.依照权利要求21的方法，其中以足够的能量注入离子，使得注入区完全在二维电荷载气之下的第一III-V族半导体材料中形成。
23.依照权利要求21的方法，其中将离子注入到化合物半导体材料中以便形成注入区包括将足以打乱注入区中的二维电荷载气的一定量的惰性气体离子注入到化合物半导体材料中。
24.依照权利要求21的方法，其中将离子注入到化合物半导体材料中以便形成注入区包括将足以打乱注入区中的二维电荷载气的一定量的失活掺杂剂离子注入到化合物半导体材料中，并且其中离子注入后续的每个处理步骤都在低于预定温度下执行，使得足够的掺杂剂原子保持失活并且二维电荷载气在注入区中保持被打乱。
25.依照权利要求21的方法，其中以足够的能量将离子注入到化合物半导体材料中，以便完全在二维电荷载气之下的第一III-V族半导体材料中形成注入区。
26.依照权利要求20的方法，其中以足够的能量和浓度注入离子，使得空间分布式陷阱状态在注入区中隔开平均距离，该平均距离小得足以允许陷阱辅助电荷载流子以足够的量在陷阱状态之间跳变，使得注入区在注入区的阈值电压处变得导电。
27.依照权利要求20的方法，其中场效应晶体管在化合物半导体材料的活性区中形成，该方法进一步包括形成隔离晶体管的器件隔离区。
28.依照权利要求27的方法，其中将离子注入到器件隔离区中，使得注入区在器件隔离区中形成。
29.依照权利要求27的方法，其中将离子注入到化合物半导体材料的通过器件隔离区与活性区分离的失活区中。
30.依照权利要求20的方法，其中晶体管为GaN晶体管，并且以介于10kV与100kV之间的能量以及以介于1013与1016之间的剂量注入离子。
CN201310079411XA 2012-03-13 2013-03-13 用于化合物半导体场效应晶体管的过电压保护器件 Pending CN103311240A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/418833 2012-03-13
US13/418,833 US20130240894A1 (en) 2012-03-13 2012-03-13 Overvoltage Protection Device for Compound Semiconductor Field Effect Transistors

Publications (1)

Publication Number Publication Date
CN103311240A true CN103311240A (zh) 2013-09-18

Family

ID=49044104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310079411XA Pending CN103311240A (zh) 2012-03-13 2013-03-13 用于化合物半导体场效应晶体管的过电压保护器件

Country Status (3)

Country Link
US (1) US20130240894A1 (zh)
CN (1) CN103311240A (zh)
DE (1) DE102013102457A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349730A (zh) * 2019-08-07 2021-02-09 格芯公司 在一个或多个埋置多晶层上方的鳍式场效应晶体管
CN113270478A (zh) * 2021-04-23 2021-08-17 北京大学深圳研究生院 化合物半导体续流功率晶体管

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9276097B2 (en) 2012-03-30 2016-03-01 Infineon Technologies Austria Ag Gate overvoltage protection for compound semiconductor transistors
US10355475B2 (en) * 2014-08-15 2019-07-16 Navitas Semiconductor, Inc. GaN overvoltage protection circuit
DE102016205079B4 (de) 2016-03-29 2021-07-01 Robert Bosch Gmbh High-electron-mobility Transistor
CN112038336B (zh) * 2020-06-15 2023-03-24 湖南三安半导体有限责任公司 氮化物器件及其esd防护结构和制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530271A (en) * 1993-12-13 1996-06-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Integrated structure active clamp for the protection of power semiconductor devices against overvoltages
US5808326A (en) * 1993-11-29 1998-09-15 Sgs-Thomson Microelectronics S.A. Delta protection component
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
US20070228422A1 (en) * 2006-03-31 2007-10-04 Sanken Electric Co., Ltd. Monolithic integrated circuit of a field-effect semiconductor device and a diode
US20100207164A1 (en) * 2008-08-22 2010-08-19 Daisuke Shibata Field effect transistor
US20110049527A1 (en) * 2009-08-26 2011-03-03 Sanken Electric., Ltd. Semiconductor device
JP2011108684A (ja) * 2009-11-12 2011-06-02 Sumitomo Electric Ind Ltd 半導体装置
CN102194830A (zh) * 2010-01-28 2011-09-21 英特赛尔美国股份有限公司 氮化镓与硅器件和电路的单片集成、结构和方法
US20120037955A1 (en) * 2010-08-12 2012-02-16 Infineon Technologies Austria Ag Transistor Component with Reduced Short-Circuit Current

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808326A (en) * 1993-11-29 1998-09-15 Sgs-Thomson Microelectronics S.A. Delta protection component
US5530271A (en) * 1993-12-13 1996-06-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Integrated structure active clamp for the protection of power semiconductor devices against overvoltages
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
US20070228422A1 (en) * 2006-03-31 2007-10-04 Sanken Electric Co., Ltd. Monolithic integrated circuit of a field-effect semiconductor device and a diode
US20100207164A1 (en) * 2008-08-22 2010-08-19 Daisuke Shibata Field effect transistor
US20110049527A1 (en) * 2009-08-26 2011-03-03 Sanken Electric., Ltd. Semiconductor device
JP2011108684A (ja) * 2009-11-12 2011-06-02 Sumitomo Electric Ind Ltd 半導体装置
CN102194830A (zh) * 2010-01-28 2011-09-21 英特赛尔美国股份有限公司 氮化镓与硅器件和电路的单片集成、结构和方法
US20120037955A1 (en) * 2010-08-12 2012-02-16 Infineon Technologies Austria Ag Transistor Component with Reduced Short-Circuit Current

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349730A (zh) * 2019-08-07 2021-02-09 格芯公司 在一个或多个埋置多晶层上方的鳍式场效应晶体管
CN113270478A (zh) * 2021-04-23 2021-08-17 北京大学深圳研究生院 化合物半导体续流功率晶体管
CN113270478B (zh) * 2021-04-23 2023-02-17 北京大学深圳研究生院 化合物半导体续流功率晶体管

Also Published As

Publication number Publication date
DE102013102457A1 (de) 2013-09-19
US20130240894A1 (en) 2013-09-19

Similar Documents

Publication Publication Date Title
US20220173235A1 (en) Breakdown Resistant HEMT Substrate and Device
US10629681B2 (en) III-nitride devices including a graded depleting layer
US9570438B1 (en) Avalanche-rugged quasi-vertical HEMT
US7816707B2 (en) Field-effect transistor with nitride semiconductor and method for fabricating the same
JP5903642B2 (ja) 半導体装置
US9431391B2 (en) Gallium nitride hemt device with a mosfet in series coupled to diodes for protection of high-voltage
US9735141B2 (en) Compound semiconductor transistor with gate overvoltage protection
CN104282683B (zh) 半导体组件及制造方法
CN103178108B (zh) 具有掩埋式场板的化合物半导体器件
US8742460B2 (en) Transistors with isolation regions
US9589951B2 (en) High-electron-mobility transistor with protective diode
US10128228B1 (en) Type III-V semiconductor device with integrated diode
JPWO2018230136A1 (ja) 窒化物半導体装置及びその製造方法
CN103311240A (zh) 用于化合物半导体场效应晶体管的过电压保护器件
US20230207636A1 (en) High Voltage Blocking III-V Semiconductor Device
US9305917B1 (en) High electron mobility transistor with RC network integrated into gate structure
KR20180063848A (ko) 고전자이동도 트랜지스터 디바이스
KR102100928B1 (ko) 고전자 이동도 트랜지스터
US9391187B2 (en) Semiconductor heterojunction device
US9559161B2 (en) Patterned back-barrier for III-nitride semiconductor devices
KR102065114B1 (ko) 파워 소자의 전류 붕괴를 감소시키는 구동방법
US20250072102A1 (en) Isolation of a power hemt from other circuits
KR102005451B1 (ko) 고전자 이동도 트랜지스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130918