[go: up one dir, main page]

CN103227206A - 薄膜晶体管、其制造方法以及使用了该薄膜晶体管的显示装置 - Google Patents

薄膜晶体管、其制造方法以及使用了该薄膜晶体管的显示装置 Download PDF

Info

Publication number
CN103227206A
CN103227206A CN2012102235002A CN201210223500A CN103227206A CN 103227206 A CN103227206 A CN 103227206A CN 2012102235002 A CN2012102235002 A CN 2012102235002A CN 201210223500 A CN201210223500 A CN 201210223500A CN 103227206 A CN103227206 A CN 103227206A
Authority
CN
China
Prior art keywords
electrode layer
electrode
thin film
forming
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102235002A
Other languages
English (en)
Other versions
CN103227206B (zh
Inventor
楠敏明
浅沼春彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SH Copper Products Co Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Publication of CN103227206A publication Critical patent/CN103227206A/zh
Application granted granted Critical
Publication of CN103227206B publication Critical patent/CN103227206B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种薄膜晶体管、其制造方法以及使用了该薄膜晶体管的显示装置。本发明的薄膜晶体管具备半导体膜、栅电极、源电极、以及漏电极，其中，栅电极、源电极以及漏电极内的至少1个电极具有包括由铜合金构成的第1电极层和由纯铜构成的第2电极层的2层构造，第1电极层的铜合金是针对铜添加了P和其他元素的铜合金，其他元素是从Mn、Mg、Ca、Ni、Zn、Si、Al、Be、Ga、In、Fe、Ti、V、Co、Zr、以及Hf内选择的至少1种元素，第1电极层的厚度是10nm以上50nm以下，第2电极层的厚度是300nm以上600nm以下，其他元素的浓度与第1电极层的厚度之积的范围是50at.%·nm以上400at.%·nm以下。

Description

薄膜晶体管、其制造方法以及使用了该薄膜晶体管的显示装置
技术领域
本发明涉及薄膜晶体管以及使用了该薄膜晶体管的显示装置，特别涉及具备由铜布线构成的栅电极和/或源/漏电极的薄膜晶体管、其制造方法以及使用了该薄膜晶体管的有源矩阵型的显示装置。 
背景技术
近年来，液晶显示器（LCD）、有机EL显示器（OLED）等薄型显示器（显示装置）的市场持续扩大。在这些薄型显示器的驱动电路、像素电路中，使用了薄膜晶体管（TFT：thin film transistor）。构成电路的TFT的性能决定显示器的高性能化（大型化、像素的高精细化、帧频的增大等），所以TFT承担重要的作用。 
以往，作为TFT的布线（包括栅电极、源/漏电极等），广泛地使用Al（铝）布线。另外，为了抑制在Al布线表面形成凹凸、确保与透明导电膜的电连接性，经常使用Al与Mo（钼）的层叠膜（Mo/Al/Mo）布线。但是，Mo是昂贵的材料，而且由于电化学性质大不相同的金属彼此的层叠构造，蚀刻工序变得复杂，所以存在制造成本高这样的问题。 
另一方面，为了显示器的大型化、提高动画质量，自过去以来就要求电阻率小的布线。例如，研究了各种作为TFT的布线，代替以往的Al与Mo的层叠膜布线而使用Cu（铜）布线的情况。由于Cu的电阻率小于Al的电阻率，所以能够降低在布线中传递的电信号延迟的传播延迟现象，对显示器的大型化、动画质量的提高作出贡献。另外，Cu布线无需在表面形成凹凸而能够与透明导电膜直接连接，所以还具有相比于Al与Mo的层叠膜布线能够降低制造成本的优点。 
但是，在将Cu布线应用于TFT时，存在以下那样的问题。例如，Cu布线与玻璃基板、半导体膜（例如Si（硅）膜）、金属氧化物膜等的紧贴性不佳。另外，在Cu和半导体膜直接相接的情况下，通过Cu布线形成后的工序中的加热，Cu从Cu布线向半导体膜内部扩散，而有时使TFT特性劣化。其导致显示器的显示质量降低。 
为了解决上述紧贴性的问题、Cu扩散的问题，提出了各种技术。作为一个例子，在专利文献1（日本特开2010－050112号公报）中，公开有一种液晶显示装置，其特征在于：在构成液晶显示装置的TFT中，源电极以及漏电极由以铜为主体的层和包覆该层的包含氧化锰的氧化物层构成，半导体层和所述源电极或者所述漏电极具有电气的欧姆接合性。根据专利文献1，提供一种能够形成与半导体层或者像素电极的紧贴性高的氧化覆膜而防止布线材料等氧化，并且由被非晶硅等半导体层和钝化层夹持的源电极或者漏电极具有稳定的欧姆接合性的TFT构造构成的液晶显示装置。 
另外，在专利文献2（日本特开2010－251583号公报）中，公开有一种布线构造的制造方法，具备：基板准备工序，准备基板；半导体层形成工序，在基板上形成半导体层（非晶硅层）；含掺杂物的半导体层形成工序，在半导体层上形成包含掺杂物的含掺杂物的半导体层（含掺杂物的硅层）；氧化层形成工序，通过在含有水分子的氧化性气体气氛中对含掺杂物的半导体层的表面进行加热，而在含掺杂物的半导体层的表面形成氧化层（硅氧化层）；合金层形成工序，在氧化层上形成合金层（添加了从由Ni、Co、Mn、Zn、Mg、Al、Zr、Ti、Fe、以及Ag构成的群选择的至少1个金属元素的Cu合金层）；以及布线层形成工序，在合金层上形成布线层（由3N以上的无氧铜构成的Cu层）。根据专利文献2，能够以低制造成本在硅层上制造布线构造。 
另外，在专利文献3（日本特开2011－48323号公报）中，公开有一种显示装置，在透明基板上具有与透明基板直接接触的显示装置用Cu合金膜，其中，所述Cu合金膜具有包括第一层和第二层的层 叠构造，所述第一层与所述透明基板接触，所述第一层由包含从由Zn、Ni、Ti、Al、Mg、Ca、W、Nb以及Mn构成的群选择的至少1种元素合计2~20原子%的Cu合金构成，所述第二层由纯Cu或者以Cu为主要成分且其电气电阻率比所述第一层低的Cu合金构成。根据专利文献3，能够同时实现与透明基板的高紧贴性、和作为Cu合金膜整体的低电气电阻率。另外，该层叠构造的Cu合金膜（布线膜）针对在使用了廉价的钠钙玻璃基板时产生的钠离子等的扩散的耐性优良，并且在层叠构造内的蚀刻速度没有极端的差，所以能够容易地加工微细图案。 
【专利文献1】日本特开2010－050112号公报 
【专利文献2】日本特开2010－251583号公报 
【专利文献3】日本特开2011－48323号公报 
发明内容
最近，针对薄型显示器（显示装置）的高性能化（大型化、像素的高精细化、通过增大帧频实现的动画性能提高等）的要求逐渐变高，不使TFT特性劣化而进一步降低布线电阻变得重要。另外，显示装置的价格持续急速降低，所以强烈要求进一步降低制造成本。针对这些要求，在上述专利文献1~3记载的以往技术中，难以满足所要求的水平。 
因此，本发明为了满足上述要求，提供一种具备与基板、半导体膜的紧贴性以及与半导体膜的电气的连接性良好并且电气电阻比以往小的布线的薄膜晶体管。另外，提供一种能够以低成本制造该薄膜晶体管的制造方法。进而，提供一种使用了该薄膜晶体管的高性能的显示装置。 
（I）本发明的1个方式提供一种薄膜晶体管，在基板上具备半导体膜、栅电极、源电极、以及漏电极，其特征在于：所述栅电极、所述源电极以及所述漏电极内的至少1个电极具有包括由铜合金构成的第1电极层和由纯铜（Cu）构成的第2电极层的2层构造，所述第 1电极层的铜合金是针对铜添加了磷和其他元素的铜合金，所述其他元素是从锰、镁、钙、镍、锌、硅、铝、铍、镓、铟、铁、钛、钒、钴、锆、以及铪内选择的至少1种元素，所述第1电极层的厚度是10~50nm，所述第2电极层的厚度是300~600nm，所述其他元素的浓度与所述第1电极层的厚度之积的范围是50~400at.%·nm，其中，上述浓度的单位是at.%，上述厚度的单位是nm。 
（II）本发明的另一方式提供一种薄膜晶体管，在基板上具备半导体膜、栅电极、源电极、以及漏电极，其特征在于：所述栅电极、所述源电极以及所述漏电极内的至少1个电极具有包括由铜合金构成的第1电极层、由纯铜构成的第2电极层、以及由铜合金构成的第3电极层的3层构造，所述第1电极层以及所述第3电极层的铜合金是针对铜添加了磷和其他元素的铜合金，所述其他元素是从锰、镁、钙、镍、锌、硅、铝、铍、镓、铟、铁、钛、钒、钴、锆、以及铪内选择的至少1种元素，所述第1电极层以及所述第3电极层的厚度分别是10~100nm，所述第2电极层的厚度是300~600nm，所述其他元素的浓度与所述第1电极层以及所述第3电极层的厚度之积的范围分别是50~250at.%·nm，其中，上述浓度的单位是at.%，上述厚度的单位是nm。 
另外，在本发明中，层、膜的厚度是指成膜·形成时的名义厚度。栅电极、源电极以及漏电极定义为构成薄膜晶体管的布线的一种。另外，第1电极层以及第3电极层定义为包括在与和该电极层邻接的基板或者各种膜之间形成的含有所述其他元素的氧化物膜的层（详细后述）。 
另外，本发明能够在上述本发明的薄膜晶体管中，加上以下那样的改良、变更。 
（i）所述铜合金中的磷的浓度是0.01~0.5at.%，所述铜合金中的其他元素的浓度是2~20at.%。 
（ii）所述其他元素是锰。 
（iii）所述铜合金中的氧浓度小于0.5at.%。 
（iv）所述半导体膜由非晶质硅、多结晶硅、或者微晶硅构成。 
（v）所述半导体膜由氧化物半导体构成。 
（vi）在所述半导体膜与所述源电极之间以及所述半导体膜与所述漏电极之间，介有厚度1~3nm的氧化硅膜。 
（vii）所述薄膜晶体管是底栅型。 
（viii）所述薄膜晶体管是顶栅型。 
（ix）提供一种使用了薄膜晶体管的显示装置，所述薄膜晶体管是上述本发明所涉及的薄膜晶体管。 
（x）所述显示装置是液晶显示装置、有机EL显示装置、或者电子纸显示装置。 
（III）本发明的又一方式提供一种包括半导体膜形成工序、栅电极形成工序、以及源/漏电极形成工序的薄膜晶体管的制造方法，所述栅电极形成工序以及所述源/漏电极形成工序内的至少1个工序包括形成由铜合金构成的第1电极层的第1电极层形成工序、和形成由纯铜构成的第2电极层的第2电极层形成工序，所述第1电极层的铜合金是针对铜添加了磷和其他元素的铜合金，所述其他元素是从锰、镁、钙、镍、锌、硅、铝、铍、镓、铟、铁、钛、钒、钴、锆、以及铪内选择的至少1种元素，所述第1电极层形成工序是使所述第1电极层的厚度成为10~50nm，使所述其他元素的浓度与所述第1电极层的厚度之积的范围成为50~400at.%·nm的成膜的工序，其中，上述浓度的单位是at.%，上述厚度的单位是nm，所述第2电极层形成工序是使所述第2电极层的厚度成为300~600nm的成膜的工序。 
（IV）本发明的又一方式提供一种包括半导体膜形成工序、栅电极形成工序、以及源/漏电极形成工序的薄膜晶体管的制造方法，所述栅电极形成工序以及所述源/漏电极形成工序内的至少1个工序包括形成由铜合金构成的第1电极层的第1电极层形成工序、形成由纯铜构成的第2电极层的第2电极层形成工序、以及形成由铜合金构成的第3电极层的第3电极层形成工序，所述第1电极层以及所述第3电极层的铜合金是针对铜添加了磷和其他元素的铜合金，所述其他元 素是从锰、镁、钙、镍、锌、硅、铝、铍、镓、铟、铁、钛、钒、钴、锆、以及铪内选择的至少1种元素，所述第1电极层形成工序是使所述第1电极层的厚度成为10~100nm，使所述其他元素的浓度与所述第1电极层的厚度之积的范围成为50~250at.%·nm的成膜的工序，所述第2电极层形成工序是使所述第2电极层的厚度成为300~600nm的成膜的工序，所述第3电极层形成工序是使所述第3电极层的厚度成为10~100nm，使所述其他元素的浓度与所述第3电极层的厚度之积的范围成为50~250at.%·nm的成膜的工序，其中，上述浓度的单位是at.%，上述厚度的单位是nm。 
根据本发明，能够提供一种具备与基板、半导体膜的紧贴性以及与半导体膜的电气的连接性良好并且电气电阻比以往小的布线的薄膜晶体管。另外，能够提供一种低成本地制造该薄膜晶体管的制造方法。进而，能够通过使用该薄膜晶体管而提供一种高性能的显示装置。 
附图说明
图1是示出本发明的第1实施方式所涉及的薄膜晶体管的构造例的剖面示意图。 
图2A是示出栅电极形成工序的一部分（电极部件的形成）的剖面示意图。 
图2B是示出栅电极形成工序的其他部分（构图）的剖面示意图。 
图2C是示出栅极绝缘膜形成工序的剖面示意图。 
图2D是示出半导体膜形成工序的一部分（成膜）的剖面示意图。 
图2E是示出半导体膜形成工序的其他部分（构图）的剖面示意图。 
图2F是示出极薄氧化膜形成工序的剖面示意图。 
图2G是示出源/漏电极形成工序的一部分（电极部件的形成）的剖面示意图。 
图2H是示出源/漏电极形成工序的其他部分（构图）的剖面示意图。 
图2I是示出沟道形成工序的剖面示意图。 
图2J是示出保护膜形成工序的剖面示意图。 
图3是示出本发明的第2实施方式所涉及的薄膜晶体管的构造例的剖面示意图。 
图4A是示出栅电极形成工序的一部分（电极部件的形成）的剖面示意图。 
图4B是示出栅极绝缘膜形成工序的剖面示意图。 
图4C是示出源/漏电极形成工序的一部分（电极部件的形成）的剖面示意图。 
图4D是示出保护膜形成工序的剖面示意图。 
图5是示出本发明的第3实施方式所涉及的薄膜晶体管的构造例的剖面示意图。 
图6A是示出半导体膜形成工序的一部分（成膜）的剖面示意图。 
图6B是示出半导体膜形成工序的其他部分（构图）的剖面示意图。 
图6C是示出保护膜形成工序的剖面示意图。 
图7是本发明所涉及的显示装置（有源矩阵型的液晶显示装置）的像素结构的一个例子的俯视示意图。 
图8是图7所示的本发明所涉及的液晶显示装置的剖面示意图。 
（符号说明） 
1：基板；2：第1电极层；3：第2电极层；4：栅电极；5：栅极绝缘膜；6：氧化物膜；7：活性半导体膜；8：接触膜；9：半导体膜；10：第1电极层；11：第2电极层；12：源电极；13：漏电极；14：保护膜；15：极薄氧化膜；16：氧化物膜；19：氧化物半导体膜；21a：第1电极层；21b：第3电极层；22：第2电极层；23：栅电极；24a：第1电极层；24b：第3电极层；25：第2电极层；26：源电极；27：漏电极；31：蚀刻阻挡膜；101：TFT基板；102：扫描线；103：信号线；104：TFT；105：像素电极；106：存储电容器；111：光源；112：偏振片；113：绝缘膜；114：取向膜；115：液晶层；116：隔 板；117：共用电极；118：滤色器；119：黑矩阵；120：滤色器基板；121：偏振膜。 
具体实施方式
以下，参照附图，详细说明本发明的实施方式。另外，对同义的部位附加相同的符号，省略重复的说明。另外，本发明不限于在此例举的实施方式，能够在不变更要旨的范围内进行适宜组合、改良。例如，以下，以底栅极顶接触型的薄膜晶体管为代表例而进行说明，但即使是其他型（例如，底栅极底接触型、顶栅极底接触型、顶栅极顶接触型）的薄膜晶体管，也可以通过相同的技术思想来实现。 
[本发明的第1实施方式] 
（薄膜晶体管） 
图1是示出本发明的第1实施方式所涉及的薄膜晶体管的构造例的剖面示意图。如图1所示，本实施方式的TFT是底栅型，其构造的概略在于：在基板1上，大致依次层叠了栅电极4、栅极绝缘膜5、半导体膜9、源电极12、漏电极13、以及保护膜14。本发明的特征在于栅电极4、源电极12以及漏电极13的结构。其他部分的结构与以往相同即可。 
（薄膜晶体管的制造方法） 
接下来，按照制造工序，更详细地说明本实施方式的薄膜晶体管。 
（1－1）栅电极形成工序 
图2A是示出栅电极形成工序的一部分（电极部件的形成）的剖面示意图。如图2A所示，通过溅射法等方法，进行在基板1上形成由铜合金（以下，记载为Cu合金）构成的第1电极层2的第1电极层形成工序，接下来，进行在第1电极层2上形成由纯铜（以下，简称为Cu）构成的第2电极层3的第2电极层形成工序，从而形成2层构造的电极部件。基板1只要是绝缘性的基板，则没有特别限定，例如，能够使用无碱玻璃基板、耐热性树脂膜等。第1电极层2的Cu合金是针对Cu添加了磷（P）和其他元素的Cu合金。 
Cu合金中的P作为降低Cu合金溅射标靶材料中的氧浓度的脱氧剂而发挥作用，具有降低第1电极层2中的Cu基质中固溶的氧的浓度的效果。第1电极层2的Cu合金中的氧浓度优选小于0.5at.%。如果Cu合金中的氧浓度成为0.5at.%以上，则与添加到Cu合金的其他元素化合的频度高，阻碍该其他元素在Cu基质中的扩散。P的添加浓度优选为0.01~0.5at.%。如果P的添加浓度小于0.01at%，则作为脱氧剂的作用不充分，如果超过0.5at%，则Cu合金的电阻率增大。 
作为添加到第1电极层2的Cu合金的其他元素，优选从锰（Mn）、镁（Mg）、钙（Ca）、镍（Ni）、锌（Zn）、硅（Si）、铝（Al）、铍（Be）、镓（Ga）、铟（In）、铁（Fe）、钛（Ti）、钒（V）、钴（Co）、锆（Zr）、以及铪（Hf）内选择的至少1种元素。特别优选为Cu基质中的扩散性优良的Mn。该其他元素通过后工序中的热处理而朝向基板1扩散，在基板1与第1电极层2的界面形成氧化物而析出。该氧化物具有提高基板1与第1电极层2的紧贴性的效果。另外，通过形成氧化物而在Cu基质中固溶的该其他元素的浓度降低，所以还具有Cu合金的电阻率降低的效果。 
该其他元素的添加浓度优选为2~20at.%。另外，第1电极层2的厚度优选为10~50nm。另外，该其他元素的浓度与第1电极层2的厚度之积优选成为50~400at.%·nm的范围。其原因为，基板1与第1电极层2的界面中的氧化物析出量依赖于该其他元素的添加浓度、和第1电极层2的厚度（即扩散距离）。 
如果该其他元素的添加浓度小于2at.%，则该其他元素的扩散量变得过少，在基板1与第1电极层2的界面中析出的氧化物无法形成连续的膜。另一方面，如果该其他元素的添加浓度超过20at.%，则Cu基质中的固溶量（残留量）变得过多，Cu合金的电阻率增大。 
如上所述，第1电极层2的Cu合金中的其他元素通过后工序中的热处理而朝向基板1扩散，在基板1与第1电极层2的界面中形成氧化物而析出。作为后工序中的热处理条件，例如，在250~300℃下保持60~120秒钟（如果包括加热·冷却时间，则120~240秒左右）。 在该环境下能够使该其他元素在Cu基质中扩散的距离是50nm以下左右。如果第1电极层2的厚度超过50nm，则应扩散的距离变得过长，在后工序的热处理中无法完成适合地扩散·形成氧化物而在Cu基质中该其他元素大量残留。另一方面，如果第1电极层2的厚度小于10nm，则过薄而第1电极层2自身难以确保连续性，第1电极层2有可能剥离。 
根据上述观点，Cu合金中的其他元素的浓度与第1电极层2的厚度之积优选为50~400at.%·nm的范围。如果该积小于50at.%·nm，则难以确保第1电极层2与基板1的紧贴性。另一方面，如果该积超过400at.%·nm，则该其他元素在Cu合金中过剩地残留，电阻率增大（例如，成为与Al的电阻率同等以上（2.6μΩcm以上））。 
由Cu构成的第2电极层3的厚度优选为300~600nm。对于以往的布线中使用的Al，如果厚膜化，则易于发生凹凸，所以300nm以上的厚膜化一般是困难的。相对于此，Cu不发生凹凸，所以能够容易地厚膜化直至能够用栅极绝缘膜5充分包覆的600nm左右。通过对由Cu构成的第2电极层3进行厚膜化，根据与电阻率的降低的相乘效果，能够使栅电极4的布线电阻低电阻化为Al布线的情况的1/2以下。其对显示装置的高性能化（面板的大型化、像素的高精细化、帧频的增大）贡献较大。 
图2B是示出栅电极形成工序的其他部分（构图）的剖面示意图。如图2B所示，对成膜的2层构造的电极部件进行构图而形成栅电极4。在构图的方法中没有特别的限定，能够利用使用了光致抗蚀剂的以往的干蚀刻、湿蚀刻。在本发明中，第1电极层2和第2电极层3由相同的Cu系材料构成，所以具有它们的蚀刻性没有差异且形状控制性高的优点。 
（1－2）栅极绝缘膜形成工序 
图2C是示出栅极绝缘膜形成工序的剖面示意图。作为栅极绝缘膜5，形成例如氮化硅（SiNx）膜。栅极绝缘膜5的膜厚能够在能够确保向栅电极4的包覆的范围内进行调整，优选为50~400nm。对栅 极绝缘膜5的成膜方法没有特别的限定，但优选使用例如等离子体CVD法。利用等离子体CVD法的SiNx膜的成膜条件是例如在250~300℃下保持60~120秒钟（如果包括加热·冷却时间，则120~240秒左右）。 
在该工序中，添加到第1电极层2的Cu合金的其他元素朝向基板1扩散，在基板1与第1电极层2的界面中形成氧化物膜6。由此，基板1与第1电极层2（即栅电极4）的紧贴性提高。同时，Cu基质中固溶的该其他元素的浓度降低，所以Cu合金的电阻率降低。 
（1－3）半导体膜形成工序 
图2D是示出半导体膜形成工序的一部分（成膜）的剖面示意图。如图2D所示，在栅极绝缘膜5上连续形成活性半导体膜7和接触膜8。对于成膜方法没有特别的限定，但优选使用例如等离子体CVD法。作为活性半导体膜7，优选使用氢化非晶硅膜（a－Si：H）、微晶硅（μc－Si）等Si系的膜。活性半导体膜7的膜厚没有特别限定，但优选为例如30~200nm。另外，作为接触膜8，能够优选使用掺杂了P的氢化非晶硅膜（n+a－Si：H）。接触膜8的膜厚也没有特别限定，但优选为例如5~60nm。 
图2E是示出半导体膜形成工序的其他部分（构图）的剖面示意图。如图2E所示，对活性半导体膜7和接触膜8进行构图而形成半导体膜9。对于构图的方法没有特别的限定，能够利用使用了光致抗蚀剂的以往的干蚀刻、湿蚀刻。 
（1－4）极薄氧化膜形成工序 
图2F是示出极薄氧化膜形成工序的剖面示意图。在半导体膜9的表面，通过等离子体氧化处理、臭氧水氧化处理而形成极薄氧化膜15。如图2F所示，在栅极绝缘膜5的表面也同时形成极薄氧化膜15。该极薄氧化膜15作为抑制源/漏电极中的Cu原子从半导体膜9的上部中形成的源电极12以及漏电极13向半导体膜9扩散的扩散势垒而发挥作用。极薄氧化膜15的膜厚优选为1~3nm。 
在进行等离子体氧化处理的情况下，主要通过处理时间和功率密 度控制极薄氧化膜15的膜厚。在使极薄氧化膜15的膜厚成为1~3nm的情况下，作为等离子体氧化条件，优选例如在氧压力100~500Pa、处理时间1分钟、功率密度0.2~1W/cm2下进行。 
在用臭氧水来进行氧化处理的情况下，通过溶解臭氧浓度控制极薄氧化膜15的膜厚。在使极薄氧化膜15的膜厚成为1~3nm的情况下，作为溶解臭氧浓度，例如，优选1~100ppm，更优选3~50ppm。 
（1－5）源/漏电极形成工序 
图2G是示出源/漏电极形成工序的一部分（电极部件的形成）的剖面示意图。与栅电极形成工序同样地，通过溅射法等方法，进行在极薄氧化膜15上形成由Cu合金构成的第1电极层10的第1电极层形成工序，接下来，进行在第1电极层10上形成由Cu构成的第2电极层11的第2电极层形成工序，而形成2层构造的电极部件。第1电极层10的Cu合金是与第1电极层2同样地，针对Cu添加了P和其他元素的Cu合金。 
此处，第1电极层10的Cu合金中的P除了作为上述Cu合金溅射标靶的脱氧剂的作用效果以外，还具有另一个作用效果。具体而言，通过在第1电极层10的Cu合金中预先掺杂P，能够减小第1电极层10与接触膜8（n+a－Si：H）之间的P浓度梯度。其结果，能够在第1电极层10与接触膜8之间，抑制P的扩散，能够防止TFT特性劣化。向第1电极层10的Cu合金添加P的添加浓度以及Cu合金中的氧浓度分别优选0.01~0.5at.%以及小于0.5at.%。其理由与第1电极层2相同。 
另外，添加到第1电极层10的Cu合金的其他元素的种类·添加浓度也与第1电极层2相同。进而，第1电极层10的厚度优选为10~50nm，该其他元素的浓度与第1电极层10的厚度之积优选为50~400at.%·nm的范围。这些理由也与第1电极层2相同。另外，第1电极层2和第1电极层10只要分别满足本发明的规定，添加元素的种类·浓度、层的厚度既可以不同，也可以相同。 
另外，关于由Cu构成的第2电极层11，根据与第2电极层3 同样的理由，优选为厚度300~600nm。 
图2H是示出源/漏电极形成工序的其他部分（构图）的剖面示意图。如图2H所示，对所形成的2层构造的电极部件进行构图而形成源电极12以及漏电极13。对构图的方法没有特别的限定，能够利用使用了光致抗蚀剂的以往的干蚀刻、湿蚀刻。 
（1－6）沟道形成工序 
图2I是示出沟道形成工序的剖面示意图。如图2I所示，依旧利用在源/漏电极形成工序中使用的光致抗蚀剂，通过干蚀刻法，去除沟道上的极薄氧化膜15和接触膜8而形成沟道。 
（1－7）保护膜形成工序 
图2J是示出保护膜形成工序的剖面示意图。作为保护膜14，形成例如氮化硅（SiNx）膜。保护膜14的膜厚优选为200~500nm。对保护膜14的成膜方法没有特别的限定，但优选使用例如等离子体CVD法。利用等离子体CVD法的保护膜14的成膜条件与栅极绝缘膜5的情况同样地，是在例如250~300℃下保持60~120秒钟（如果包括加热·冷却时间，则为120~240秒左右）。 
在该工序中，添加到第1电极层10的Cu合金的其他元素朝向极薄氧化膜15扩散，与极薄氧化膜15一起形成氧化物膜16。由此，接触膜8与源电极12的紧贴性、接触膜8与漏电极13的紧贴性提高。同时，在Cu基质中固溶的该其他元素的浓度降低，所以Cu合金的电阻率降低。 
（1－8）接触孔形成工序 
接下来，利用光刻法，形成用于在各电极（栅电极4、源电极12、漏电极13）与外部装置之间交换电信号的接触孔（未图示）。 
经由以上的制造工序，能够制作具有本发明的电极构造的第1实施方式的底栅型TFT。另外，在上述各制造工序中，也可以适宜地加入离子注入、退火处理、烘烤处理等工序。 
[本发明的第2实施方式] 
（薄膜晶体管） 
图3是示出本发明的第2实施方式所涉及的薄膜晶体管的构造例的剖面示意图。如图3所示，本实施方式的TFT是底栅型，其构造的概略在于：在基板1上，大致依次层叠了栅电极23、栅极绝缘膜5、半导体膜9、源电极26、漏电极27、以及保护膜14。本实施方式与第1实施方式最大不同点在于：栅电极4、源电极26以及漏电极27具有包括由Cu合金构成的第1电极层、由Cu构成的第2电极层、以及由Cu合金构成的第3电极层的3层构造。 
（薄膜晶体管的制造方法） 
接下来，按照制造工序，更详细地说明本实施方式的薄膜晶体管。另外，关于与第1实施方式相同的内容的工序，省略重复的说明。 
（2－1）栅电极形成工序 
图4A是示出栅电极形成工序的一部分（电极部件的形成）的剖面示意图。如图4A所示，通过溅射法等方法，进行在基板1上形成由Cu合金构成的第1电极层21a的第1电极层形成工序，接下来，进行在第1电极层21a上形成由Cu构成的第2电极层22的第2电极层形成工序，进一步接下来，进行在第2电极层22上形成由Cu合金构成的第3电极层21b的第3电极层形成工序，从而形成3层构造的电极部件。 
第1电极层21a的Cu合金以及第3电极层21b的Cu合金与第1实施方式同样地，分别是针对Cu添加了P和其他元素的Cu合金。这些向Cu合金添加P的添加浓度以及Cu合金中的氧浓度优选分别0.01~0.5at.%以及小于0.5at.%。另外，添加到这些Cu合金的其他元素的种类·添加浓度也与第1实施方式相同。 
第1电极层21a以及第3电极层21b的厚度分别优选为10~100nm。厚度的上限高于第1实施方式的理由后述。另一方面，添加到Cu合金的其他元素的浓度与第1电极层21a的厚度之积、以及该其他元素的浓度与第3电极层21b的厚度之积与第1实施方式同样地，分别优选为50~250at.%·nm的范围。另外，关于由Cu构成的第2电极层22，也与第1实施方式同样地，优选厚度为300~600nm。 
之后，对所形成的3层构造的电极部件进行构图而形成栅电极23。 
（2－2）栅极绝缘膜形成工序 
图4B是示出栅极绝缘膜形成工序的剖面示意图。在本实施方式中，作为栅极绝缘膜5，形成氧化硅（SiO2）膜或者氮氧化硅（SiON）膜。因为栅电极23具有3层构造，所以作为栅极绝缘膜5能够使用包含氧的化合物膜（氧化物膜、氮氧化物膜）。换言之，在作为栅极绝缘膜5使用包含氧的化合物膜的情况下，优选形成3层构造的栅电极23。由此，具有由Cu构成的第2电极层22不会被氧化这样的效果。 
栅极绝缘膜5的膜厚能够在能够确保向栅电极23的包覆的范围内调整，与第1实施方式同样地，优选为50~400nm。对栅极绝缘膜5的成膜方法没有特别的限定，但优选使用例如等离子体CVD法。利用等离子体CVD法的SiO2膜、SiON膜的成膜条件是例如在300~350℃下保持120~240秒钟（如果包括加热·冷却时间，则为240~360秒左右）。 
在该工序中，添加到第1电极层21a的Cu合金的其他元素朝向基板1扩散，在基板1与第1电极层21a的界面中形成氧化物膜6。另外，添加到第3电极层21b的Cu合金的其他元素朝向栅极绝缘膜5扩散，在栅极绝缘膜5与第3电极层21b的界面中形成氧化物膜6。由此，基板1、栅电极23、以及栅极绝缘膜5的紧贴性提高。同时，因为Cu基质中固溶的该其他元素的浓度降低，所以Cu合金的电阻率降低。 
此处，本实施方式的栅极绝缘膜5的形成相比于第1实施方式，成膜条件的温度更高且时间更长。即，在该环境下能够使其他元素在Cu合金的Cu基质中扩散的距离变长，而成为100nm左右以下。由此，第1电极层21a以及第3电极层21b的厚度分别优选为10~100nm。 
“（2－3）半导体膜形成工序”以及“（2－4）极薄氧化膜形成工序”与第1实施方式同样地进行。 
（2－5）源/漏电极形成工序 
图4C是示出源/漏电极形成工序的一部分（电极部件的形成）的剖面示意图。与栅电极形成工序同样地，通过溅射法等方法，进行在极薄氧化膜15上形成由Cu合金构成的第1电极层24a的第1电极层形成工序，接下来，进行在第1电极层24a上形成由Cu构成的第2电极层25的第2电极层形成工序，进一步接下来，进行在第2电极层25上形成由Cu合金构成的第3电极层24b的第3电极层形成工序，从而形成3层构造的电极部件。 
与第1电极层24a的Cu合金以及第3电极层24b的Cu合金相关的规定以及作用效果与第1实施方式的情况相同。其中，第1电极层21a以及第3电极层21b的厚度与栅电极23的情况同样地，分别优选为10~100nm。另外，关于由Cu构成的第2电极层25，也与第1实施方式同样地，优选厚度为300~600nm。对所形成的3层构造的电极部件进行构图而形成源电极26以及漏电极27。 
“（2－6）沟道形成工序”与第1实施方式同样地进行。 
（2－7）保护膜形成工序 
图4D是示出保护膜形成工序的剖面示意图。在本实施例中，作为保护膜14形成SiO2膜或者SiON膜。源电极26以及漏电极27具有3层构造，所以作为保护膜14能够使用包含氧的化合物膜（氧化物膜、氮氧化物膜）。换言之，在作为保护膜14使用包含氧的化合物膜的情况下，优选形成3层构造的源电极26以及漏电极27。由此，具有由Cu构成的第2电极层25不会被氧化这样的效果。 
保护膜14的膜厚优选为200~500nm。对于保护膜14的成膜方法没有特别的限定，但优选使用例如等离子体CVD法。利用等离子体CVD法的SiO2膜、SiON膜的成膜条件为例如在300~350℃下保持120~240秒钟（如果包括加热·冷却时间，则为240~360秒左右）。 
在该工序中，添加到第1电极层24a的Cu合金的其他元素朝向极薄氧化膜15扩散，与极薄氧化膜15一起形成氧化物膜16。另外，添加到第3电极层24b的Cu合金的其他元素朝向保护膜14扩散，在 保护膜14与第3电极层24b的界面中形成氧化物膜16。由此，接触膜8、源电极26及保护膜14的紧贴性、以及接触膜8、漏电极27及保护膜14的紧贴性提高。同时，因为Cu基质中固溶的该其他元素的浓度降低，所以Cu合金的电阻率降低。 
“（2－8）接触孔形成工序”与第1实施方式同样地进行。经由以上的制造工序，能够制作具有本发明的电极构造的第2实施方式的底栅型TFT。 
[本发明的第3实施方式] 
（薄膜晶体管） 
图5是示出本发明的第3实施方式所涉及的薄膜晶体管的构造例的剖面示意图。如图5所示，本实施方式的TFT是底栅型，其构造的概略在于：在基板1上，大致依次层叠了栅电极23、栅极绝缘膜5、半导体膜19、源电极26、漏电极27、以及保护膜14。本实施方式与第2实施方式最大不同点在于：半导体膜19是氧化物半导体膜（例如，IGZO膜、（铟（In）－镓（Ga）－锌（Zn）－酸素（O）膜）、和在沟道上形成了蚀刻阻挡膜31。 
（薄膜晶体管的制造方法） 
接下来，按照制造工序，更详细地说明本实施方式的薄膜晶体管。另外，关于与第1实施方式或者第2实施方式相同的内容的工序，省略重复的说明。 
“（3－1）栅电极形成工序”以及“（3－2）栅极绝缘膜形成工序”与第2实施方式同样地进行。 
（3－3）半导体膜形成工序 
图6A是示出半导体膜形成工序的一部分（成膜）的剖面示意图。如图6A所示，在栅极绝缘膜5上形成氧化物半导体膜19和蚀刻阻挡膜31。在本实施方式中，通过溅射法等方法（例如，DC磁控管溅射法），作为氧化物半导体膜19形成IGZO（InGaZnO4）膜。氧化物半导体膜19的膜厚优选为10~200nm，更优选为30~100nm。进而，通过等离子体CVD法、溅射法等方法，作为蚀刻阻挡膜31，在氧化 物半导体膜19上形成SiO2膜。蚀刻阻挡膜31的膜厚优选为150~250nm。蚀刻阻挡膜31用于在后工序中蚀刻源/漏电极时，使氧化物半导体膜19不受到损伤。 
图6B是示出半导体膜形成工序的其他部分（构图）的剖面示意图。如图6B所示，对氧化物半导体膜19和蚀刻阻挡膜31进行构图。对于构图的方法没有特别的限定，能够利用使用了光致抗蚀剂的以往的干蚀刻、湿蚀刻。 
“（3－4）源/漏电极形成工序”与第2实施方式同样地进行。另外，在本实施方式的薄膜晶体管中，不需要“极薄氧化膜形成工序”以及“沟道形成工序”。 
（3－5）保护膜形成工序 
图6C是示出保护膜形成工序的剖面示意图。本实施例的IGZO－TFT相比于Si－TFT，迁移率更高，但由于是氧化物半导体，所以需要使与氧化物半导体膜19邻接的栅极绝缘膜5、保护膜14也成为包含氧的化合物膜。因此，在本实施例中，作为保护膜14形成SiO2膜或者SiON膜。由于源电极26以及漏电极27具有3层构造，所以作为保护膜14能够使用包含氧的化合物膜（氧化物膜、氮氧化物膜）。由此，具有由Cu构成的第2电极层25不会被氧化这样的效果。 
保护膜14的膜厚优选为200~500nm。对于保护膜14的成膜方法没有特别的限定，而与第2实施方式同样地进行。 
在该工序中，添加到第1电极层24a的Cu合金的其他元素朝向氧化物半导体膜19扩散，在氧化物半导体膜19与第1电极层24a的界面中形成氧化物膜16。另外，添加到第3电极层24b的Cu合金的其他元素朝向保护膜14扩散，在保护膜14与第3电极层24b的界面中形成氧化物膜16。由此，氧化物半导体膜19、源电极26及保护膜14的紧贴性、以及氧化物半导体膜19、漏电极27及保护膜14的紧贴性提高。同时，因为Cu基质中固溶的该其他元素的浓度降低，所以Cu合金的电阻率降低。 
“（3－6）接触孔形成工序”与第1实施方式同样地进行。经由以 上的制造工序，能够制作具有本发明的电极构造的第3实施方式的底栅型TFT。 
[本发明的第4实施方式] 
（显示装置） 
图7是示出本发明所涉及的显示装置（有源矩阵型的液晶显示装置）的像素结构的一个例子的俯视示意图。如图7所示，本发明的液晶显示装置的像素在TFT基板101上，设置有扫描线102、和与扫描线102正交的信号线103。在扫描线102与信号线103交叉的点，设置有TFT 104，TFT 104的电极的一部分向像素电极105连接。另外，使用像素电极105以及扫描线102的一部分，设置有存储电容器106。在形成扫描线102的工序以及形成信号线103的工序中，也应用上述本发明所涉及的薄膜晶体管的制造工序。 
图8是图7所示的本发明所涉及的液晶显示装置的剖面示意图。如图8所示，液晶显示装置具有光源111、偏振片112、TFT基板101、TFT104、绝缘膜113、像素电极105、取向膜114、液晶层115、隔板116、共用电极117、滤色器118、黑矩阵119、滤色器基板120、偏振膜121。 
此处，简单说明液晶显示装置的显示控制方法。对于从光源111放出的光，通过偏振片112仅使特定的偏振光分量通过，并朝向液晶层115。液晶层115根据对像素电极105与共用电极117之间施加的电压，调整光透过率。由此，控制像素的灰度。 
接下来，使用图7~8，简单说明液晶层115的控制方法。如果从扫描线102对TFT 104施加了栅极信号，则TFT 104成为导通状态，对信号线103施加的信号电压经由TFT 104而被施加到像素电极105和存储电容器106。由此，对液晶层115施加期望的电压，液晶分子动作而控制光透过率。此时，存储电容器106承担保持电压信号的任务。换言之，即使TFT 104成为截止状态，也将对液晶层115供给的电压电平被调整为恒定，直至施加接下来的信号为止。 
根据本发明所涉及的薄膜晶体管的制造方法，在薄膜晶体管中不 会使晶体管的诸多特性劣化而能够形成电气电阻比以往小的Cu布线，而且，即使在显示装置中也能够形成紧贴性以及电气的连接性良好并且电气电阻比以往小的Cu布线（例如，扫描线、信号线）。由此，能够降低在布线中传递的电信号延迟的传播延迟现象，能够对显示装置的大型化、动画质量的提高作出贡献。另外，在本发明的Cu布线的结构中，无需如以往的Al/Mo层叠膜布线那样使用昂贵的材料，所以能够降低制造成本。 
另外，在本实施方式中，以液晶显示装置为例子进行了说明，但当然也能够应用于有机EL显示装置、电子纸等其他显示装置。 
【实施例】 
以下，根据实施例，更具体地说明本发明。但是，本发明不限于此处例举的实施例。 
[实施例1] 
在本实施例中，制作了在基板上形成了2层构造的Cu布线（栅电极）和栅极绝缘膜的TEG（test element group，测试元件组），并且调查了该2层构造的Cu布线与基板的紧贴性以及该2层构造的Cu布线的电阻率。 
（使用了2层构造的Cu布线的TEG的制作） 
按照上述第1实施方式的步骤，在玻璃基板上，形成层叠了由Cu合金构成的第1电极层和由Cu构成的第2电极层的2层构造的栅电极，以包覆该栅电极的方式形成栅极绝缘膜（SiNx膜），从而制作出TEG试样（D－1~60）。栅极绝缘膜（SiNx膜）的成膜条件（热处理条件）是在300℃下120秒钟。使第1电极层的Cu合金中的P浓度成为0.2at.%，使添加到Cu合金的其他元素为Mn。TEG的其他规格（Mn浓度、第1电极层的厚度、第2电极层的厚度等）如后述表1以及表2所示。 
（紧贴性的评价） 
针对在上述中制作出的各TEG试样的栅电极，进行了紧贴性的评价。使用薄膜划伤试验装置（株式会社rhesca制、型号：CRS02） 来进行探针试验，将判断为栅电极未从基板剥离的试样评价为“合格”，将判断为剥离的试样评价为“不合格”。在表1以及表2一并记载结果。 
（电阻率的评价） 
接下来，对在紧贴性评价中评价为合格的TEG试样的栅电极，实施了电阻率的测定。在电阻率的测定中，使用了电阻率测定装置（株式会社共和理研制、型号：K－705RM）。将所测定出的电阻率小于Al（块体（bulk））的室温的电阻率即2.6μΩcm的试样评价为“合格”，将电阻率是2.6μΩcm以上的试样评价为“不合格”。另外，在Al的薄膜布线中，一般其电阻率高于块体而成为3.0μΩcm以上。即，电阻率评价的本基准相对Al布线确保充分的优势性。在表1以及表2中一并记载结果。 
【表1】 
表1使用了2层构造的Cu布线的TEG的规格和评价结果（其1） 
Figure BDA00001826815700221
【表2】 
表2使用了2层构造的Cu布线的TEG的规格和评价结果（其2） 
Figure BDA00001826815700231
如表1以及表2所示，在第1电极层的Cu合金的Mn浓度是1at.%的TEG试样（D－1~6、D－31~36）中，栅电极与基板的紧贴性不充分，产生了栅电极/基板之间的剥离。其原因为：在栅电极/基板的界面中形成的氧化物膜的形成量不充分。由此，Cu合金的Mn浓 度需要大于等于2at.%。 
另一方面，即使Mn浓度是2~20at.%，如果第1电极层的厚度不充分，则与基板的紧贴性也不充分，产生了栅电极/基板之间的剥离。根据D－20、D－26、D－50以及D－56的结果，第1电极层的厚度需要大于等于10nm。但是，根据D－12、D－18、D－42、D－48以及D－53的结果，如果第1电极层的厚度超过50nm，则栅电极的电阻率成为2.6μΩcm以上，所以第1电极层的厚度需要在50nm以下。 
进而，根据D－9~11、D－15~17、D－20、D－26、D－39~41、D－45~47、D－50~52以及D－56的结果，确认了在Mn浓度与第1电极层的厚度之积是50~400at.%·nm的情况下，栅电极的电阻率小于2.6μΩcm。另一方面，在Mn浓度与第1电极层的厚度之积在50~400at.%·nm之外的情况下，紧贴性评价变得不合格、或者栅电极的电阻率超过2.6μΩcm。 
另外，虽然省略详细，但对于作为添加到Cu合金的其他元素，除了Mn以外，而还使用了Mg、Ca、Ni、Zn、Si、Al、Be、Ga、In、Fe、Ti、V、Co、Zr、以及Hf的情况，分别独立地讨论的结果，确认得到与上述同样的结果。 
[实施例2] 
在本实施例中，制作在基板上形成了3层构造的Cu布线（栅电极）和栅极绝缘膜的TEG，调查了该3层构造的Cu布线与基板的紧贴性以及该3层构造的Cu布线的电阻率。 
（使用了3层构造的Cu布线的TEG的制作） 
按照上述第2实施方式的步骤，在玻璃基板上，形成层叠了由Cu合金构成的第1电极层、由Cu构成的第2电极层、以及由Cu合金构成的第3电极层的3层构造的栅电极，以包围该栅电极的方式形成栅极绝缘膜（SiO2膜），从而制作了TEG试样（T－1~70）。栅极绝缘膜（SiO2膜）的成膜条件（热处理条件）是在350℃下120秒钟。使第1电极层以及第3电极层的Cu合金中的P浓度成为0.3at.%，使添加到Cu合金的其他元素为Mn。使第1电极层和第3电极层成 为相同的厚度。TEG的其他规格（Mn浓度、第1·第3电极层的厚度、第2电极层的厚度等）如后述表3以及表4所示。 
（紧贴性以及电阻率的评价） 
与实施例1同样地，进行了紧贴性以及电阻率的评价。在表3以及表4中一并记载结果。 
【表3】 
表3使用了3层构造的Cu布线的TEG的规格和评价结果（其1） 
Figure BDA00001826815700261
【表4】 
表4使用了3层构造的Cu布线的TEG的规格和评价结果（其2） 
Figure BDA00001826815700271
如表3以及表4所示，在第1·第3电极层的Cu合金的Mn浓 度是1at.%的TEG试样（T－1~7、T－36~42）中，栅电极与基板的紧贴性、和/或栅电极与栅极绝缘膜的紧贴性不充分，产生了它们之间的剥离。其原因为：栅电极/基板的界面、栅电极/栅极绝缘膜的界面中形成的氧化物膜的形成量不充分。由此，Cu合金的Mn浓度需要大于等于2at.%。 
另一方面，即使Mn浓度是2~20at.%，如果第1·第3电极层的厚度不充分，则由于与基板和/或栅极绝缘膜的紧贴性不充分，产生了栅电极/基板之间、栅电极/栅极绝缘膜之间的剥离。根据D－20、D－26、D－50以及D－56的结果，第1电极层的厚度需要大于等于10nm。另外，根据T－14以及T－49的结果，第1·第3电极层的厚度的容许范围为100nm以内。 
进而，根据T－10~14、T－17~19、T－23、T－30、T－45~49、T－52~54、T－58~59以及T－65的结果，确认了在Mn浓度与第1电极层（或者第3电极层）的厚度之积是50~250at.%·nm的情况下，栅电极的电阻率成为2.6μΩcm以下。另一方面，在Mn浓度与第1电极层（或者第3电极层）的厚度之积在50~250at.%·nm之外的情况下，紧贴性评价变得不合格、或者栅电极的电阻率超过2.6μΩcm。 
[实施例3] 
在本实施例中，制作具有本发明的Cu布线的结构的TFT，并调查了其特性。另外，作为比较，制作具有以往的Al布线的结构的TFT，调查了其特性。 
（TFT的制作） 
制作了以在实施例1中讨论的D－16的Cu布线结构为基础的Si－TFT（TFT－1）。另外，制作了以在实施例2中讨论的T－18的Cu布线结构为基础的Si－TFT（TFT－2）和IGZO－TFT（TFT－3）。进而，制作了具有以往的Al布线结构的Si－TFT（TFT－4）。表5示出各个试样的概略结构。另外，TFT的沟道尺寸是L（栅极长）=10μm、W（栅极宽）=100μm。 
【表5】TFT的概略结构 
Figure BDA00001826815700291
（TFT特性的评价） 
接下来，如上所述，针对在上述中制作出的各TFT，测定了迁移率（μFE）、阈值电压（Vth）、S值、截止电流（Ioff）。在测定中，使用了上述手动探测装置。源极/漏极电压（VS、VD）是10V，根据饱和区域计算出迁移率以及阈值电压。表6示出测定结果。 
【表6】TFT的评价结果 
Figure BDA00001826815700292
如表6所示，具有本发明的2层构造的Cu布线的TFT－1、以及具有3层构造的Cu布线的TFT－2呈现了与具有以往的Al布线的TFT－4同等的特性。另外，具有本发明的3层构造的Cu布线的TFT－3呈现了起因于IGZO的高的饱和迁移率，但在其他特性中呈现了与以往的TFT－4同等的特性。本发明的TFT－1~TFT－3都不存在截止电流的上升。由此，本发明所涉及的TFT明显地示出如下情况：抑制Cu原子从Cu布线向栅极绝缘膜、半导体膜扩散；并且在源/漏电极与半导体膜的界面中无作为寄生电阻而发挥作用的氧化膜。 
依据以上的结果，根据本发明，得到具备与基板、半导体膜的紧贴性以及与半导体膜的电连接性良好并且电气电阻比以往小的布线的薄膜晶体管。通过使用本发明的薄膜晶体管，能够对显示装置的进一步的高性能化作出贡献。 

Claims (20)

1.一种薄膜晶体管，在基板上具备半导体膜、栅电极、源电极、以及漏电极，其特征在于：
所述栅电极、所述源电极以及所述漏电极内的至少1个电极具有包括由铜合金构成的第1电极层和由纯铜构成的第2电极层的2层构造，所述第1电极层的铜合金是针对铜添加了磷和其他元素的铜合金，
所述其他元素是从锰、镁、钙、镍、锌、硅、铝、铍、镓、铟、铁、钛、钒、钴、锆、以及铪内选择的至少1种元素，
所述第1电极层的厚度是10~50nm，
所述第2电极层的厚度是300~600nm，
所述其他元素的浓度与所述第1电极层的厚度之积的范围是50~400at.%·nm，其中，上述浓度的单位是at.%，上述厚度的单位是nm。
2.一种薄膜晶体管，在基板上具备半导体膜、栅电极、源电极、以及漏电极，其特征在于：
所述栅电极、所述源电极以及所述漏电极内的至少1个电极具有包括由铜合金构成的第1电极层、由纯铜构成的第2电极层、以及由铜合金构成的第3电极层的3层构造，
所述第1电极层以及所述第3电极层的铜合金是针对铜添加了磷和其他元素的铜合金，
所述其他元素是从锰、镁、钙、镍、锌、硅、铝、铍、镓、铟、铁、钛、钒、钴、锆、以及铪内选择的至少1种元素，
所述第1电极层以及所述第3电极层的厚度分别是10~100nm，
所述第2电极层的厚度是300~600nm，
所述其他元素的浓度与所述第1电极层以及所述第3电极层的厚度之积的范围分别是50~250at.%·nm，其中，上述浓度的单位是at.%，上述厚度的单位是nm。
3.根据权利要求1或者2所述的薄膜晶体管，其特征在于：
所述铜合金中的磷的浓度是0.01~0.5at.%，
所述铜合金中的其他元素的浓度是2~20at.%。
4.根据权利要求1~3中的任意一项所述的薄膜晶体管，其特征在于：所述其他元素是锰。
5.根据权利要求1~4中的任意一项所述的薄膜晶体管，其特征在于：所述铜合金中的氧浓度小于0.5at.%。
6.根据权利要求1~5中的任意一项所述的薄膜晶体管，其特征在于：所述半导体膜由非晶质硅、多结晶硅、或者微晶硅构成。
7.根据权利要求1~5中的任意一项所述的薄膜晶体管，其特征在于：所述半导体膜由氧化物半导体构成。
8.根据权利要求6或者7所述的薄膜晶体管，其特征在于：在所述半导体膜与所述源电极之间以及所述半导体膜与所述漏电极之间，介有厚度为1~3nm的氧化硅膜。
9.根据权利要求1~8中的任意一项所述的薄膜晶体管，其特征在于：所述薄膜晶体管是底栅型。
10.根据权利要求1~8中的任意一项所述的薄膜晶体管，其特征在于：所述薄膜晶体管是顶栅型。
11.一种显示装置，使用了薄膜晶体管，其特征在于：所述薄膜晶体管是权利要求1~10中的任意一项所述的薄膜晶体管。
12.根据权利要求11所述的显示装置，其特征在于：所述显示装置是液晶显示装置、有机EL显示装置、或者电子纸显示装置。
13.一种薄膜晶体管的制造方法，包括半导体膜形成工序、栅电极形成工序、以及源/漏电极形成工序，上述薄膜晶体管的制造方法的特征在于：
所述栅电极形成工序以及所述源/漏电极形成工序内的至少1个工序包括形成由铜合金构成的第1电极层的第1电极层形成工序、和形成由纯铜构成的第2电极层的第2电极层形成工序，
所述第1电极层的铜合金是针对铜添加了磷和其他元素的铜合金，
所述其他元素是从锰、镁、钙、镍、锌、硅、铝、铍、镓、铟、铁、钛、钒、钴、锆、以及铪内选择的至少1种元素，
所述第1电极层形成工序是使所述第1电极层的厚度成为10~50nm，使所述其他元素的浓度与所述第1电极层的厚度之积的范围成为50~400at.%·nm的成膜的工序，其中，上述浓度的单位是at.%，上述厚度的单位是nm，
所述第2电极层形成工序是使所述第2电极层的厚度成为300~600nm的成膜的工序。
14.一种薄膜晶体管的制造方法，包括半导体膜形成工序、栅电极形成工序、以及源/漏电极形成工序，上述薄膜晶体管的制造方法的特征在于：
所述栅电极形成工序以及所述源/漏电极形成工序内的至少1个工序包括形成由铜合金构成的第1电极层的第1电极层形成工序、形成由纯铜构成的第2电极层的第2电极层形成工序、以及形成由铜合金构成的第3电极层的第3电极层形成工序，
所述第1电极层以及所述第3电极层的铜合金是针对铜添加了磷和其他元素的铜合金，
所述其他元素是从锰、镁、钙、镍、锌、硅、铝、铍、镓、铟、铁、钛、钒、钴、锆、以及铪内选择的至少1种元素，
所述第1电极层形成工序是使所述第1电极层的厚度成为10~100nm，使所述其他元素的浓度与所述第1电极层的厚度之积的范围成为50~250at.%·nm的成膜的工序，
所述第2电极层形成工序是使所述第2电极层的厚度成为300~600nm的成膜的工序，
所述第3电极层形成工序是使所述第3电极层的厚度成为10~100nm，使所述其他元素的浓度与所述第3电极层的厚度之积的范围成为50~250at.%·nm的成膜的工序，其中，上述浓度的单位是at.%，上述厚度的单位是nm。
15.根据权利要求13或者14所述的薄膜晶体管的制造方法，其特征在于：
所述铜合金中的磷的浓度是0.01~0.5at.%，
所述铜合金中的其他元素的浓度是2~20at.%。
16.根据权利要求13~15中的任意一项所述的薄膜晶体管的制造方法，其特征在于：所述其他元素是锰。
17.根据权利要求13~16中的任意一项所述的薄膜晶体管的制造方法，其特征在于：所述铜合金中的氧浓度小于0.5at.%。
18.根据权利要求13~17中的任意一项所述的薄膜晶体管的制造方法，其特征在于：所述半导体膜形成工序是形成由非晶质硅、多结晶硅、或者微晶硅构成的半导体膜的工序。
19.根据权利要求13~17中的任意一项所述的薄膜晶体管的制造方法，其特征在于：所述半导体膜形成工序是形成由氧化物半导体构成的半导体膜的工序。
20.根据权利要求18或者19所述的薄膜晶体管的制造方法，其特征在于：在所述半导体膜形成工序与所述源/漏电极形成工序之间，还包括形成厚度为1~3nm的氧化硅膜的氧化膜形成工序。
CN201210223500.2A 2012-01-26 2012-06-29 薄膜晶体管、其制造方法以及使用了该薄膜晶体管的显示装置 Expired - Fee Related CN103227206B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-013709 2012-01-26
JP2012013709A JP5912046B2 (ja) 2012-01-26 2012-01-26 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置

Publications (2)

Publication Number Publication Date
CN103227206A true CN103227206A (zh) 2013-07-31
CN103227206B CN103227206B (zh) 2016-02-17

Family

ID=48837577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210223500.2A Expired - Fee Related CN103227206B (zh) 2012-01-26 2012-06-29 薄膜晶体管、其制造方法以及使用了该薄膜晶体管的显示装置

Country Status (3)

Country Link
JP (1) JP5912046B2 (zh)
KR (1) KR101376445B1 (zh)
CN (1) CN103227206B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489902A (zh) * 2013-09-30 2014-01-01 京东方科技集团股份有限公司 一种电极及其制作方法、阵列基板及显示装置
CN104313389A (zh) * 2014-10-29 2015-01-28 陈唯锋 一种用于导线的铜合金
CN104328309A (zh) * 2014-10-29 2015-02-04 陈唯锋 一种用于阀门的铜合金
CN104701384A (zh) * 2015-04-09 2015-06-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN105793995A (zh) * 2013-11-29 2016-07-20 株式会社半导体能源研究所 半导体装置、半导体装置的制造方法以及显示装置
CN105793994A (zh) * 2013-11-29 2016-07-20 株式会社半导体能源研究所 半导体装置
CN105814692A (zh) * 2013-12-03 2016-07-27 株式会社半导体能源研究所 半导体装置及其制造方法
CN110112220A (zh) * 2014-03-31 2019-08-09 株式会社Flosfia 结晶性层叠结构体，半导体装置
CN110392909A (zh) * 2017-04-13 2019-10-29 株式会社爱发科 液晶显示装置、有机el显示装置、半导体元件、布线膜、布线基板、靶材
CN113658869A (zh) * 2021-08-16 2021-11-16 成都京东方光电科技有限公司 薄膜晶体管及其制作方法、显示器件
CN113692650A (zh) * 2020-03-19 2021-11-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示基板、显示面板

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015119174A (ja) * 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US9882014B2 (en) * 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102254524B1 (ko) * 2014-09-22 2021-05-21 엘지디스플레이 주식회사 유기전계발광 표시장치
KR102408021B1 (ko) 2014-11-11 2022-06-13 삼성디스플레이 주식회사 금속배선 및 이를 포함하는 표시 장치
KR102629293B1 (ko) 2015-11-20 2024-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치의 제작 방법, 또는 이 반도체 장치를 가지는 표시 장치
US10170635B2 (en) 2015-12-09 2019-01-01 Ricoh Company, Ltd. Semiconductor device, display device, display apparatus, and system
CN106920749A (zh) * 2015-12-28 2017-07-04 昆山国显光电有限公司 一种薄膜晶体管及其制作方法
KR20170080320A (ko) 2015-12-31 2017-07-10 엘지디스플레이 주식회사 박막트랜지스터, 그를 갖는 표시장치, 및 박막트랜지스터의 제조방법
KR102716630B1 (ko) 2018-11-22 2024-10-15 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1877428A (zh) * 2005-06-07 2006-12-13 株式会社神户制钢所 显示装置
JP2011150152A (ja) * 2010-01-22 2011-08-04 Hitachi Displays Ltd 表示装置の製造方法及び表示装置
CN102169905A (zh) * 2010-02-19 2011-08-31 株式会社神户制钢所 薄膜晶体管基板及显示器件
CN102203916A (zh) * 2008-10-24 2011-09-28 三菱综合材料株式会社 用于形成薄膜晶体管用布线膜的溅射靶材
CN102265323A (zh) * 2009-01-16 2011-11-30 株式会社神户制钢所 显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
KR20080008562A (ko) * 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
KR101421243B1 (ko) * 2006-12-21 2014-07-21 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
JP5228251B2 (ja) * 2007-05-07 2013-07-03 三菱マテリアル株式会社 密着性に優れたｔｆｔトランジスターを用いたフラットパネルディスプレイ用配線膜および電極膜を形成するためのスパッタリングターゲット
JP5315701B2 (ja) 2008-01-18 2013-10-16 三菱マテリアル株式会社 薄膜トランジスター
JP5584436B2 (ja) * 2008-07-03 2014-09-03 株式会社神戸製鋼所 薄膜トランジスタ基板の製造方法
KR101375855B1 (ko) * 2008-11-27 2014-03-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
JP5308206B2 (ja) 2009-03-27 2013-10-09 株式会社ジャパンディスプレイ 表示装置製造方法
JP2011119467A (ja) * 2009-12-03 2011-06-16 Hitachi Displays Ltd 表示装置及び表示装置の製造方法
JP5432771B2 (ja) * 2010-02-26 2014-03-05 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法
JP2011192679A (ja) * 2010-03-11 2011-09-29 Hitachi Displays Ltd 表示装置及びその製造方法
US8895978B2 (en) * 2010-07-02 2014-11-25 Advanced Interconnect Materials, Llc Semiconductor device
WO2012002574A1 (ja) * 2010-07-02 2012-01-05 合同会社先端配線材料研究所 薄膜トランジスタ
JP5638369B2 (ja) * 2010-07-07 2014-12-10 株式会社Ｓｈカッパープロダクツ シリコンデバイス構造、及びその形成に用いるスパッタリングターゲット材

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1877428A (zh) * 2005-06-07 2006-12-13 株式会社神户制钢所 显示装置
CN102203916A (zh) * 2008-10-24 2011-09-28 三菱综合材料株式会社 用于形成薄膜晶体管用布线膜的溅射靶材
CN102265323A (zh) * 2009-01-16 2011-11-30 株式会社神户制钢所 显示装置
JP2011150152A (ja) * 2010-01-22 2011-08-04 Hitachi Displays Ltd 表示装置の製造方法及び表示装置
CN102169905A (zh) * 2010-02-19 2011-08-31 株式会社神户制钢所 薄膜晶体管基板及显示器件

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489902A (zh) * 2013-09-30 2014-01-01 京东方科技集团股份有限公司 一种电极及其制作方法、阵列基板及显示装置
US20180012912A1 (en) * 2013-11-29 2018-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11430817B2 (en) * 2013-11-29 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105793995A (zh) * 2013-11-29 2016-07-20 株式会社半导体能源研究所 半导体装置、半导体装置的制造方法以及显示装置
CN105793994A (zh) * 2013-11-29 2016-07-20 株式会社半导体能源研究所 半导体装置
CN105793994B (zh) * 2013-11-29 2021-10-29 株式会社半导体能源研究所 半导体装置
CN105814692A (zh) * 2013-12-03 2016-07-27 株式会社半导体能源研究所 半导体装置及其制造方法
CN110112220A (zh) * 2014-03-31 2019-08-09 株式会社Flosfia 结晶性层叠结构体，半导体装置
CN104313389A (zh) * 2014-10-29 2015-01-28 陈唯锋 一种用于导线的铜合金
CN104328309A (zh) * 2014-10-29 2015-02-04 陈唯锋 一种用于阀门的铜合金
WO2016161863A1 (zh) * 2015-04-09 2016-10-13 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US10256315B2 (en) 2015-04-09 2019-04-09 Boe Technology Group Co., Ltd. Thin film transistor and method for fabricating the same, array substrate and display device
CN104701384A (zh) * 2015-04-09 2015-06-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN110392909A (zh) * 2017-04-13 2019-10-29 株式会社爱发科 液晶显示装置、有机el显示装置、半导体元件、布线膜、布线基板、靶材
CN113692650A (zh) * 2020-03-19 2021-11-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示基板、显示面板
CN113658869A (zh) * 2021-08-16 2021-11-16 成都京东方光电科技有限公司 薄膜晶体管及其制作方法、显示器件

Also Published As

Publication number Publication date
CN103227206B (zh) 2016-02-17
JP2013153093A (ja) 2013-08-08
JP5912046B2 (ja) 2016-04-27
KR101376445B1 (ko) 2014-03-19
KR20130086910A (ko) 2013-08-05

Similar Documents

Publication Publication Date Title
CN103227206B (zh) 薄膜晶体管、其制造方法以及使用了该薄膜晶体管的显示装置
CN102473732B (zh) 布线结构以及具备布线结构的显示装置
TWI481037B (zh) 薄膜電晶體、製造其之方法及包含其之有機電致發光裝置
TWI249070B (en) Electronic device, method of manufacture of the same, and sputtering target
JP4705062B2 (ja) 配線構造およびその作製方法
CN102473730B (zh) 布线构造及其制造方法、以及具备布线构造的显示装置
JP2012222171A (ja) 表示装置およびその製造方法
Morosawa et al. Novel self‐aligned top‐gate oxide TFT for AMOLED displays
US10134910B2 (en) Semiconductor device and production method therefor
CN110246900B (zh) 半导体装置及其制造方法
CN103094352B (zh) 薄膜晶体管及其制造方法、以及具备薄膜晶体管的显示装置、溅射靶材
CN103403850A (zh) 薄膜晶体管及其制造方法以及显示装置
CN112002763A (zh) 一种tft基板及其制造方法、显示面板
WO2014020892A1 (ja) 薄膜トランジスタ及びその製造方法
TW201117356A (en) Semiconductor device and method for manufacturing the same
TW201411855A (zh) 半導體裝置及其製造方法
US9818605B2 (en) Oxide TFT, preparation method thereof, array substrate, and display device
CN102484137A (zh) 半导体装置、具有半导体装置的液晶显示装置、半导体装置的制造方法
WO2015043220A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
WO2015096342A1 (zh) 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
CN112071860A (zh) 有源矩阵基板以及其制造方法
WO2018061969A1 (ja) 半導体装置およびその製造方法
US20190131322A1 (en) Method for manufacturing thin-film transistor and thin-film transistor
US10332968B2 (en) Semiconductor device and method for manufacturing the same
JP5432771B2 (ja) 表示装置および表示装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SH COPPER INDUSTRY CO., LTD.

Free format text: FORMER OWNER: HITACHI CABLE CO., LTD.

Effective date: 20130730

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130730

Address after: Ibaraki

Applicant after: Sh Copper Products Co Ltd

Address before: Tokyo, Japan

Applicant before: Hitachi Cable Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160217

Termination date: 20200629