[go: up one dir, main page]

CN103180979B - 发光二极管芯片、发光二极管封装结构、及其形成方法 - Google Patents

发光二极管芯片、发光二极管封装结构、及其形成方法 Download PDF

Info

Publication number
CN103180979B
CN103180979B CN201180047417.8A CN201180047417A CN103180979B CN 103180979 B CN103180979 B CN 103180979B CN 201180047417 A CN201180047417 A CN 201180047417A CN 103180979 B CN103180979 B CN 103180979B
Authority
CN
China
Prior art keywords
layer
light emitting
semiconductor layer
substrate
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180047417.8A
Other languages
English (en)
Other versions
CN103180979A (zh
Inventor
蔡曜骏
许镇鹏
林国丰
刘训志
陈继峰
胡鸿烈
孙健仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN103180979A publication Critical patent/CN103180979A/zh
Application granted granted Critical
Publication of CN103180979B publication Critical patent/CN103180979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

一发光二极管芯片、一发光二极管封装结构与上述的形成方法系被提供。所述发光二极管芯片包含一结合层，其具有多个空隙、或发光二极管芯片的外围边界与所述结合层的最小水平距离系大于零。所述发光二极管芯片、所述发光二极管封装结构与所述其形成方法可改善产率及加强发光效率。

Description

发光二极管芯片、发光二极管封装结构、及其形成方法
对相关申请的引用
本申请是要求2010年八月三日所申请的PCT/CN2010/075684作为优先权申请的权益，通过引用将其全部结合到本申请中。
技术领域
本发明涉及一种发光二极管芯片及包含其封装结构，特别涉及一种具有发光二极管芯片及发光二极管封装结构。
背景技术
传统薄膜发光二极管(薄膜发光二极管)的制作可大略分为两阶段。第一阶段是成长外延层(epilayers)于一生长基板之上，得到一外延晶片(epiwafer)。所述基板可为蓝宝石或是碳化硅基板。外延层的数量可依需要来加以设计。第二阶段则是将外延晶片整片黏结到另一片载体基板(例如次基板或封装基板)上，再把原始的生长基板去除，然后再接着作蚀刻、曝光、显影、镀膜、形成荧光粉层等工艺。在传统薄膜发光二极管工艺，不易在工艺中去量测光电性质(例如电流-电压性质、驱动电压或外延层发光光谱)。因此，传统薄膜发光二极管工艺是在第一及第二阶段完成后才能对薄膜发光二极管进行检查及量测。
在传统薄膜发光二极管工艺，尤其是第二阶段，全部都是整片外延晶片黏接到整片硅基板来制作，如果适合的芯片(芯片)只有50％，则把那50％不适合的芯片也和载体基板作结合，然后接着再去作半导体工艺，在这种情况下，所述未达标准的芯片仍需与其对应的封装单元结合并持续进行后续的工艺。如此一来，白白浪费与其结合的载体基板，以及后续工艺的时间及成本。
发光二极管(发光二极管，简称LED)因其具有高亮度、体积小、重量轻、不易破损、低耗电量和寿命长等优点，所以被广泛地应用各式显示产品中，其发光原理如下：施加一电压于二极管上，驱使二极管里的电子与空穴结合，此结合所产生的能量是以光的形式释放出来。传统GaNLED是将原本被外延于生长基板上的GaN薄膜转移至高散热性与高导电性的支撑基板(像是次基板或封装基板)上，其中最被广泛运用的薄膜转移技术即为晶片结合。
请参照图1，显示一传统外延晶片(具有垂直结构)的发光二极管的结合方式。发光二极管晶片210包含一载体基板212、结合层216及一具有垂直结构的外延晶片214；其中所述具有垂直结构的外延晶片214通过结合层216固合于支撑基板212上。所述外延晶片214包含一生长基板218及多半导体层220依序配置于所述生长基板218上。
然而，传统GaNLED晶片结合方式具有以下的问题：首先，支撑基板212与外延晶片214间的结合层216的厚度必须精准的掌握，这是因为结合层216厚度过薄会导致电性连结及膜层间接合能力较差。此外，当进行外延晶片214与支撑基板212的结合时，热及压力必须施加于所述外延晶片214，以使电极熔融并结合于支撑基板212上，由于传统的thinGaN工艺是整片晶片对晶片的结合，因为晶片自己本身的任何位置(例如中心点跟晶片外围)就不可能完全的一样厚，且晶片本身一定会有翘曲的情况。因此，为了达到整片晶片对晶片都能够完全结合，势必结合层216必需具有一定的厚度，但若是结合层216过厚，所述熔融的结合材料会从侧边突出并与所述多半导体层220接触，请参照图2，易造成电性短路223。然而，在半导体层220间电性短路对于发光二极管而言是十分重大的问题，会导致发光二极管芯片失去其功能。此外，由于所述结合工艺在高温下进行，因此所述发光二极管晶片210回温时具应力残留，这将造成裸芯损坏。第二，由于受到激光束尺寸的限制，当完成所述结合工艺并以激光剥离(laserlift-off，LLO)移除所述生长基板218时，会观察到发光二极管晶片210会有龟裂破损发生。第三，由于晶片结合这种方式不需要对位，也没有对位的功能，所以无法直接键合至有电性走线的封装基板上，必须透过切割后，才有办法键合至封装基板。
另一方面，传统制造薄膜发光二极管(LED)的方法是将完整的晶片利用加热方式使其与一基板结合，在结合后所述晶片将会被分割形成多个二极管芯片。然而，如果所述晶片具有非平整的表面时，将有可能导致所述晶片在上述加热过程中破裂。除此的外，传统约400℃的工艺温度亦有可能会影响所述晶片的品质。再者，当基板与晶片结合并降至室温后，所述晶片易产生一非均匀应力弱化所述晶片的结构，并影响后续二极管芯片的工艺。
传统金属电极的沉积方式限制了薄膜发光二极管的发光效率。举例来说，一般金属电极是直接配置于薄膜发光二极管的发光侧表面上。如此一来，对于一12mil的发光二极管而言，三分的一的发面积会因为电极的形成而丧失；而对于一40-mil的发光二极管而言，约失去九分的一的发光面积。除此的外，在发光二极管与金属电极的连接部分会有最高的电流分布，会造成能量不必要的损失。
发光装置(例如发光二极管)的发光性质与亮度的均匀度息息相关。在二极管芯片制造完成后，所述等二极管芯片会被进一步配置在一次基板或一封装基板上进行封装。在封装工艺中，荧光材料(或称为波长转换材料)会被覆盖至二极管芯片上以使二极管芯片发出特定的光色(例如白光)。
当进行量产时，传统固晶工艺并无法完全地被控制，使得二极管芯片常无法对位在原先设定好的位置。举例来说，某些二极管芯片可能扭转了某个角度，使其偏离原本预定的对位位置。此外，用来帮助填入荧光材料的屏蔽层亦有可能发生错位或开口错误等问题。如此一来，使得荧光材料无法均匀的涂布在二极管芯片上，使得同批生产的二极管芯片具有不同的光色、及光发射角度。当所述等二极管芯片被组成作为一发光光源时，亦会照成发光亮度不均的问题。
因此，为克服上述问题，业界亟需一种创新的发光二极管封装结构来解决上述问题。
发明内容
本发明提供一发光二极管芯片，包含：一生长基板具有一第一外围边界；一堆叠结构沉积于所述生长基板之上，其中所述堆叠结构包含一第一半导体层、一发光层、及一第二半导体层依序形成于生长基板上，且所述堆叠结构进一步具有一第二外围边界，其中所述发光二极管芯片的特征在于具有一连结层配置于所述第二半导体层的上表面，及所述连结层与所述第二半导体层的上表面之间的面积比例是介于20％～99％，位于该连结层与该第二半导体层间的一接口占该第二半导体层的上表面面积的20-99％，及一所述第一外围边界与所述第二外围边界之间的最小水平距离大于3μm以避免当由所述生长基板上移除所述堆叠结构时发生破裂。
此外，本发明亦提供一发光二极管封装结构，包含：一堆叠结构具有一第一半导体层、一发光层、及一第二半导体层，其中所述发光层位于所述第一半导体层与所述第二半导体层之间；一连结层直接配置于所述第二半导体层之上，其中所述连结层的第一表面与所述第二半导体层的第二表面直接接触；一载体基板经由所述连结层与所述堆叠结构结合，其中所述连结层的第一表面的面积小于所述第二半导体层的第二表面的面积。
再者，根据本发明一实施例，所述发光二极管结构可包含一载体基板具有一第一表面与一第二表面，与所述第一表面对向设置；一堆叠结构包含一第一半导体层、一发光层、及一第二半导体层配置于所述第一表面之上；一第一电极配置于所述第一表面并与所述堆叠结构相隔；一保护层覆盖所述发光层的侧壁；以及一导电膜层用以连结所述第一电极至所述堆叠结构，其中所述导电膜层覆盖所述堆叠结构。
根据本发明另一实施例，所述发光二极管结构可包含一载体基板具有一第一导电图形与一第二导电图形成于其上，一堆叠结构结合于所述载体基板之上，其中所述堆叠结构具有一厚度小于20μm，包含一第一半导体层、一发光层、及一第二半导体层，且所述堆叠结构进一步与所述第一导电图形电性连结且具有一厚度小于20μm；一第一连接凸块具有一厚度大于15μm且与所述第二导电图形电性连结；一封装材料配置于所述载体基板之上，其中所述封装材料围绕所述堆叠结构与所述连接凸块，并余留一第一开口露出所述堆叠结构的上表面以及一第二开口露出所述连接凸块的上表面；一波长转换层填入所述第二开口并覆盖所述堆叠的上表面；其中所述波长转换层的上表面与所述叠层的上表面实质上平行。
本发明亦提供一种形成发光二极管结构的方法，包含以下步骤：形成一第一电极于一载体基板之上，所述载体基板具有一第一表面与一第二表面；提供一堆叠结构以及结合所述堆叠结构于所述载体基板的第一表面之上，其中所述堆叠结构与所述第一电极相隔；形成一保护层于所述第一电极、所述堆叠结构、与位于所述第一电极及所述堆叠结构间的空间之上；移除位于所述电极上一部分的绝缘层以露出所述电极，以及移除位于所述堆叠结构上一部分的绝缘层以露出所述堆叠结构；形成一导电膜层于所述第一电极及所述堆叠结构之上以电性连结所述第一电极与所述堆叠结构，且切割所述载体基板以形成一发光二极管结构。
所述制造发光二极管结构的方法亦可包含提供一发光二极管芯片，其中所述发光二极管包含一堆叠层形成于一生长基板之上、及一连结层形成于所述堆叠结构之上；通过所述连结层将所述发光二极管结合于一载体基板之上；形成一包覆层以环绕所述发光二极管；移除所述生长基板；以及在移除所述生长基板之后移除所述包覆层。
此外，所述制造发光二极管结构的方法可包含提供一发光二极管芯片，包含一堆叠结构形成于一生长基板之上；将一发光二极管芯片与一载体基板结合；形成一膜层覆盖所述生长基板上表面；形成一封装材料围绕所述堆叠结构与所述生长基板的侧壁；移除所述膜层以形成一空腔；以及填入一波长转换层于所述空腔中。
一详细说明被提供请参照以下实施例并配合所附图示。
附图说明
本发明能进一步被了解通过以下详细说明及实例并参照以下图标，其中：
图1是传统发光二极管封装结构的剖面图。
图2是具有一短路的传统发光二极管封装结构的剖面图。
图3至图17是绘示本发明实施例所述的发光二极管芯片的剖面图。
图18是一剖面图显示用一具有吸附嘴的吸附装置来吸附发光二极管芯片并放置于一载体基板之上。
图19是显示本发明一实施例所述的吸附嘴其吸附面的空气通孔的示意图。
图20为一示意图显示本发明一实施例所述的吸附嘴其吸附面。
图21A至21B为一系列的剖面图，用以说明本发明一实施例的发光二极管封装结构的制造方法。
图22A及22B为一系列的剖面图显示根据一实施例所述的发光二极管封装结构的制造方法。
图23A及23B为一系列的剖面图显示根据一实施例所述的发光二极管封装结构的制造方法。
图24至27为一系列的剖面图显示根据本发明另一实施例所述的发光二极管封装结构的制造方法。
图28至31为一系列的剖面图显示根据本发明另一实施例所述的发光二极管封装结构的制造方法。
图32至34为一系列的剖面图显示根据另一实施例所述的发光二极管封装结构的制造方法。
图35至37为一系列的剖面图显示根据另一实施例所述的发光二极管封装结构的制造方法。
图38及39为发光二极管封装结构的剖面图是绘示本发明实施例所述的具有无遮光电极结构的发光二极管封装结构。
图40至图41为一系列的剖面图，用以说明另一实施例所述的发光二极管封装结构的制造流程。
图42是绘示另一实施例所述的具图形化发光二极管封装结构的俯视图
图43为本发明另一实施例所述的具有无遮光电极结构的发光二极管封装结构。
图44A至图44F为一系列的俯视图，用以说明本发明图43所述的发光二极管封装结构的制造流程。
图45为本发明又一实施例所述的具有无遮光电极结构的发光二极管封装结构。
图46A至图46E为一系列的俯视图，用以说明本发明图45所述的具有无遮光电极结构的发光二极管封装结构的制造流程。
图47显示一传统电线遮光发光二极管封装结构的照片。
图48为一俯视图显示本发明一实施例所述的发光二极管封装结构。
图49A至图49E为一系列的俯视图，说明本发明一实施例所述的串联发光二极管封装结构的制造流程。
图50A至图50E为一系列的俯视图说明本发明一实施例所述的并联发光二极管封装结构的制造流程。
图51至图52为一系列的剖面图，说明本发明其它实施例所述的具有导线架的发光二极管封装结构。
图53至图54为一系列的剖面图，说明本发明其它实施例所述的结合于一导线架的齐纳发光二极管封装结构。
图55是为本发明一优选实施例所述的发光二极管结构示意图。
图56为图55所述的所述发光二极管结构俯视图。
图57为沿图55所述的所述发光二极管结构的切线C-C’的剖面图。
图58为一电路图说明所述堆叠结构、所述次基板、与所述静电放电保护单元的电性连结关系。
图59为一工艺步骤流程图说明本发明一实施例所述的发光二极管结构的形成方法。
图60为一工艺步骤流程图，用以说明本发明另一实施例所述的发光二极管结构的形成方法。
图61A至图61G为一系列的剖面图说明本发明图59所述的发光二极管结构形成方法的步骤。
图62绘示一具有多个开口的电传导膜。
图63及图64为剖面图，各自说明本发明某些实施例所述的电传导膜具有光取出特征。
图65为一剖面图，说明本发明一实施例所述的填入荧光粉的发光二极管结构。
图66A为一示意图，说明本发明一实施例所述的发光二极管结构具有一电极未完全围绕所述堆叠结构。
图66B为图66A所述的发光二极管结构的俯视图。
图67A及图67B为示意图显示本发明一优选实施例所述的发光二极管结构。
图67C为图67A所述的发光二极管封装结构俯视图。
图67D及图67E为图67A所述的发光二极管封装结构的分别沿切线A-A’及B-B’的剖面图。
图68为一俯视图显示一发光二极管封装结构具有多的发光区域；
图69A及69B是示意图各自说明一辅助电极配置于所述电传导薄膜层之上；以及
图70A及图70B是剖面图，各自说明具有多个区域的中介层。
图71为一剖面图说明根据一实施例所述的发光二极管结构。
图72A至图72F为一系列示意图，说明本发明实施例所述的将发光二极管芯片结合于载体基板上。
图73A至图73D为一系列的剖面图说明本发明一实施例所述的形成发光二极管封装的封装工艺。
图74A至图74D图为一系列的剖面图本发明一实施例所述的形成发光二极管封装的封装工艺。
图75至图77为一系列的剖面图说明不同实施例所述的发光二极管封装结构。
图78A及图78B为一系列的剖面图说明根据另一实施例所述的形成发光二极管封装结构的制造流程。
图79及图80为一系列的剖面图说明某些实施例所述的发光二极管封装结构。
图81A为一剖面图说明根据一实施例所述的发光二极管封装结构。
图81B绘示图81A所述周边区域1300的现象。
图82A及82B绘示图81A所述周边区域1300的现象。
图83为一剖面图说明本发明一实施例所述的发光二极管封装结构。
图84A至图84H为一系列的剖面图说明一制造方式。
图85A及图85B为一系列的剖面图说明一实施例所述的以倒装片方式的封装工艺。
图86A及图86B为一系列的剖面图说明一实施例所述的以倒装片方式的封装工艺。
图87为一剖面图，说明本发明另一实施例所述的发光二极管封装。
图88A及图88B为一系列的剖面图说明根据另一实施例所述的以倒装片方式的封装工艺。
图89A及图89B为一系列的剖面图说明根据另一实施例所述的以倒装片方式的封装工艺。
图90A至图90J为一系列的剖面图说明根据一实施例所述的结构制造流程。
图91A至图91F为一系列的剖面图说明根据一实施例以不同工艺形成图90A-90J所述的相同结构。
图92A至图92C为一系列的剖面图说明根据一实施例所述的结构制造流程。
图93A至图93C为一系列的剖面图说明根据一实施例所述的结构制造流程。
图94A及图94B为一系列的剖面图说明根据一实施例所述的结构制造流程。
图95为一剖面图说明本发明一实施例所述的发光二极管芯片。
图96图为一剖面图说明本发明又一实施例所述的不具有遮光的的电极图形。
具体实施方式
为解决先前技术所遭遇到的问题，本发明提供一种发光二极管芯片及包含其的发光二极管封装结构，可提高发光二极管封装结构的良率、节省成本并提升生产效能。
根据本发明一实施例，所述发光二极管芯片400，可具有如图3及4所示的结构。所述发光二极管芯片400包含一生长基板402。一第一半导体层404配置于所述基板402的一上表面403。一发光层406配置于所述第一半导体层404之上、以及一第二半导体层408配置于所述发光层406之上。值得注意的是，所述发光二极管芯片400包含一连结层410配置于所述第二半导体层的上表面405之上。在此，所述连结层410可具有岛状结构，即由多个的岛状连结所构成，其中任两相邻的岛状连结的最小水平距离W1可大于或等于3μm，优选大于10μm。
此外，所述连结层410的上表面407面积与所述生长基板402的上表面403的比等于或小于99％。可供选择地，所述连结层410的上表面407总面积为所述第二半导体层408上表面405面积的99％或以下。
在与一支撑基板结合之后，无论所述连结层是岛状结构或内缩结构，与第二半导体层408接触的结合层(例如由连结层所形成)其总面积小于所述第二半导体层面积的99％或以下。
所述生长基板402的材料可为任何适合一发光二极管半导体层成长的基板，例如：氧化铝基板(蓝宝石基板)、碳化硅基板、或砷化镓基板等。所述基板402的厚度可大于150μm，或是大于600μm，若所述基板为碳化硅基板、或砷化镓基板时，厚度可大于600μm。所述发光层406为一半导体材料层，可具有为多重量子井(MultipleQuantunWell，MQW)结构，可选自于Ⅲ－V族的化学元素、II－Ⅵ族的化学元素、Ⅳ族的化学元素、Ⅳ－Ⅳ族的化学元素、或其组合，例如：AlN、GaN、AlGaN、InGaN、AlInGaN、GaP、GaAsP、GaInP、AlGaInP、或AlGaAs。
所述第一半导体层404及所述第二半导体层408分别为一N型外延层及一P型外延层，当然其亦可互换，于此并不加以限制，其材料同样可分别选自于Ⅲ－V族的化学元素、II－Ⅵ族的化学元素、Ⅳ族的化学元素、Ⅳ－Ⅳ族的化学元素、或其组合。举例来说，若第一半导体层404为N型氮化镓系半导体，则第二半导体层408为P型氮化镓系半导体，若第一半导体层404为P型氮化镓系半导体，则第二半导体层408为N型氮化镓系半导体，且发光层406可为氮化镓系半导体。所述连结层410材料可为任何具导电性的材料(例如：钯、铂、镍、金、银、或其组合)，且更可包含奥姆接触材料、扩散阻障材料、反射材料或上述的组合。
所述连结层410的厚度可介于0.5～10μm间，在一般情况，可令连结层410厚度等于或大于1μm以增加在后续激光剥离工艺时的容忍度及可靠度。
所述连结层410具有岛状结构(即由多个的岛状连结所构成)，所述具有岛状结构的连结层410其所包含的岛状连结的形状并无限定，可为已知的任何形状，可例如矩形、多边形(请参照图5)、弧形(请参照图6)、或其结合。
请参照图7及8所示的实施例，所述发光二极管芯片400可还包含一反射层412配置于第二半导体层408与所述连结层410之间，以增加光取出效率。所述反射层对发光层406所发出的光可具有一大于70％的反射率。
由于形成于其第二半导体层408上的连结层410具有岛状结构，两相邻的岛状连结相隔一特定距离W1，可以防止后续与一载体基板结合时，因结合工艺中的挤压步骤使结合层(部分由所述连结层410所构成)与发光层406或是第一半导体层404所造成的误触，并避免造成组件短路。
根据另一实施例，为了进一步避免组件短路，每一连结层410与所述基板402的外围边界401的最小水平距离W2皆大于或等于10μm，无论所述基板402的尺寸大小。换句话说，最靠近所述外围边界401的连结层410仍必需与所述外围边界401相隔10μm或以上的距离，例如20μm。举例来说(请参照图9)，若所述基板402的剖面宽度为40mil，最靠近所述外围边界401的连结层410与所述外围边界401必需相隔10μm；此外，即使所述基板402的剖面宽度为12mil(请参照图10)，最靠近所述外围边界401的连结层410与所述外围边界401仍必需相隔10μm。
根据其它实施例，所述发光二极管芯片400可进一步包含一保护层416配于所述第一半导体层404的侧壁、所述发光层406的侧壁、及所述第二半导体层408的侧壁，请参照图11，以避免所述发光二极管芯片400在与一载体基板结合后。因此，所形成的一结合层与所述第一半导体层404或所述发光层406直接接触。
所述保护层416可进一步延伸至所述第二半导体层408的上表面405，请参照图12。此外，所述保护层416可进一步与所述连结层410的部分侧壁接触，请参照图13。再者，所述保护层416可进一步被配置于部分所述连结层410与所述第二半导体层408之间，请参照图14及15所示的实施例。
自从所述保护层416为一绝缘层，所述连结层410可进一步覆盖部分所述保护层416。因此，所述图形化保护层416可进一步配置在所述连结层410与所述第二半导体层408之间，以形成一电流改善结构(增加分布的均匀性)，如图95所示。
所述保护层416的材料可为介电材料或萧特基接触材料，例如：氧化硅、氮化硅、氮化铝、氧化钛氧化铝、或其组合。根据本发明其它实施例，所述发光二极管芯片400可具有一逐渐向基板402侧倾斜的侧壁409，而所述保护层416亦可进一步形成于所述侧壁409上，请参照图16及17所示的实施例。
自从芯片可以是任意形状，因此芯片上的外延层可以是具有角度的，以便后续结合后做平面的走线，倾斜侧壁有助于平坦电路图案在蒸镀时不会因为外延侧壁不平整而导致电性短路。上述的芯片结构设计，无论是岛状连结或是形成保护层416于外延层侧壁，主要目的是在进行后续与一次基板或一封装基板结合时，可达到防止漏电流的目的。
与已知技术相比，在后续结合工艺中，由于是以切割后的芯片结合载体基板(或次基板)，因此所述芯片的结合层并不会像晶片对晶片结合方式一样会有因挤压而损坏保护层造成漏电流的问题，也不会有因为所施以的结合力道不均所造成的内缩失效等问题产生。
在所述结合工艺中，请参照图18所示的实施例，可利用一具有一吸附嘴(nozzle)的吸附装置通过真空来吸附发光二极管芯片400，并接所述发光二极管芯片400配置于一载体基板420之上。在本发明一实施例中，所述吸附嘴650优选具有如图19所示的吸附面660(具有多个空气通孔670)，来取代传统具有如图20所示的吸附面(具有单一的空气通孔670)的吸附嘴650，以用来改善吸附能力及后续的键结能力。
请参照图21A所示的实施例，所述发光二极管芯片可进一步与一载体基板结合，得到一发光二极管封装结构。请参照图21A，所述载体基板420(例如为次基板(submountsubstrate))，其上包含一接合垫422，所述接合垫422的材料可为任何具导电性的材料(例如：钯、铂、镍、金、银、或其组合)，且更可包含奥姆接触材料、扩散阻障材料、反射材料或上述的组合。
请参照图21B，在结合之后，获得一发光二极管封装结构600。
所述发光二极管芯片400通过一结合层424被结合于所述载体基板420之上，其中所述结合层424包含所述连结层410及所述接触垫422，且所述结合层424具有一厚度等于或小于20μm。值得注意的是，在所述结合工艺的层合步骤后，所述发光二极管封装结构600的结合层424可具有多个空隙426(表示所述连结层410与所述接触垫422的至少一者在结合前具有岛状结构)。
在结合工艺后结合层424仍具有空隙426，此代表着所述结合层424绝不会因挤压步骤而溢出而误触发光层406或是第一半导体层404。请参照图21B，在结合工艺后，所述连结层410与所述基板的外围边界的最小水平距离仍可大于0。
请参照图22A，除了所述金属结合层422，所述发光二极管封装结构600可进一步包含一反射层428(像是一反射层)形成于所述载体基板420与所述结合层424之间。所述金属反射层428配置于所述结合层424与所述基板420之间，因此反射所述发光二极管芯片400由空隙426所发出来的光，增加装置的所述光取出效率。
由于所述反射层428的存在，接合垫422可进一步内缩。换句话说，即所述接合垫422与所述基板402的外围边界401的最小水平距离W3可以大于0，优选大于或等于10μm。具有内缩结构的接合垫422可避免所述发光二极管芯片400直接与配置于载体基板420上的电路接触。
所述内缩接触垫422具有额外的优点以避免所述发光二极管芯片400接触所述载体基板的电路(如此将导致漏电流发生)，及增加在激光剥离工艺后的不精准切割的容忍度。
此外，由于本发明可采用具有对位的功能的芯片对载体基板的晶片级封装方式，所以可改善芯片及载体基板间的对位品质，又因采用具有岛状结构(即包含多个岛状连结)或内缩结构接合垫422，因此可达到防止漏电流的目的，请参照图23A及23B所示。
在与一支撑基板结合之后，无论所述连结层是岛状结构或内缩结构，所述结合层(包含所述连结层与所述接触垫)与所述半导体层的接触区域相等或小于所述半导体层下表面的面积，其中所述第二半导体层408的下表面直接接触所述结合层。换言之，与第二半导体层408接触的结合层(例如由连结层所形成)其总面积小于所述第二半导体层面积的99％或以下。
请参照图24及25所示的实施例，所述发光二极管芯片400的连结层410可为一连续的膜层。为避免在后续结合步骤中与接合垫422所形成的结合层424与发光层406或是第一半导体层404造成误触，所述连结层410可具有内缩结构，亦即所述平板电极410与所述基板402的外围边界401的最小水平距离W2大于0，优选大于10μm。所述内缩的连结层410可避免所述发光二极管芯片400有漏电流的现象发生。
根据其它实施例，所述发光二极管封装结构600可进一步包含一保护层416配置于所述第一半导体层404的侧壁、一所述发光层406的侧壁、及一所述第二半导体层408的侧壁之上。
此外，所述保护层416可延伸至一所述第二半导体层408的上表面405，请参照图26。因此，在将所述发光二极管芯片400结合于所述载体基板420后，所述保护层416可避免后续所形成的结合层424直接与发光层406或所述第一半导体层404直接接触。
此外，请参照图27所示的实施例，所述发光二极管封装结构600的载体基板420可具有多个凹槽430于所述载体基板420的上表面，因此可避免所形成的结合层424在结合工艺中产生溢出的现象。尤其是，一反射层428可坦覆性形成于所述载体基板420的上表面并覆盖所述凹槽430的侧壁及下表面。
根据其它实施例，所述载体基板420of所述发光二极管封装结构600可为一具有设计电路435的封装基板用以完成所述连结层410的电性连结，请参照图28。此外，一导线可用来使所述电路435与形成于所述第一半导体层404之上的另一电极电性连结(在移除所述基板后)。
接着，形成一包覆层442于所述载体基板420，并露出所述生长基板402的表面，请参照图29所示的实施例。所述包覆层442的材料可为介电材料(例如：氧化物介电层)、光阻材料或底部填充(underfill)胶等。接着，使用激光剥离工艺431将所述发光二极管芯片400的生长基板402移除(如果所述基板为GaAs、SiC、Si、或ZnO基板，则可使用湿蚀刻工艺移除)，请参照图30。所述包覆层442可为光阻、黏着材料、或半流体。在本发明另一实施例中，在激光剥离工艺后，所述包覆层442可被完全移除。
接着，接着，以干蚀刻433的方式移除一部分所述发光二极管芯片400(即部分的第一半导体层404)，请参照图31。在移除基板402后，一电极414可形成于所述第一半导体层404之上。接着，移除部分包覆层442，并利用一导线441使所述电极414与所述电路435之间达到电性连结，请参照图32。
在本发明另一实施例中，一平坦的电路图案437可形成于所述第一半导体层404与所述包覆层442之上，以电性连结所述第一半导体层404与电路435，请参照图33。在本发明某些实施例中，一坦覆性的透明导电层444可全面性形成于所述第一半导体层404及包覆层442上，并电性连结所述第一半导体层404与电路435，请参照图34。尤其，所述透明导电层444可为透明导电氧化物(像是ITO(氧化铟锡)或IZO(氧化铟锌))、透明导电氮化物、透明导电氟化物、碳纳米粒子、或金属薄膜(像是银膜、金膜、或铝膜)。此外，所述坦覆性的透明导电层444可具有一粗糙表面以增加所述光取出效率。举例来说，在形成所述坦覆性的透明导电层444之前，可对一半导体层(像是一GaN层)施以一粗糙工艺。
根据又一实施例，所述发光二极管芯片400具有倾斜的侧壁如图16所示可配置于所述载体基板420之上通过结合所述连结层410与所述接触垫422，请参照图35。在以激光剥离移除基板402后，顺应性形成一保护层416于所述发光二极管芯片400的倾斜侧壁及所述载体基板420的上表面上，请参照图36。最后，一平坦电路图案437形成于所述保护层416上以电性连结所述第一半导体层404，请参照图37。
此外，为避免以导线方式形成电性连结所造成的遮光导致发光强度下降(请参图47)，本实施例所述的发光二极管封装结构600亦可采用无遮光电极设计，即没有不透明的导线配置于所述电极414之上。请参照图38及39所示的实施例，所述发光二极管封装结构600进一步包含一金属垫440、保护层442、及一透明导电层444，其中所述金属垫440环绕所述发光二极管芯片400并避免与第一半导体层404接触，而所述透明导电层444坦覆性形成于所述第一半导体层404之上并与所述金属垫440电性接触。
再者，请参照图40，一环绕围壁450可以电镀方式形成于位于所述金属垫440上的所述透明电极444之上，形成未遮光的电极图案设计。接着，自从所述环绕围壁450与所述透明导电层444构成一开口，可进一步填入一荧光粉452于所述开口中，以达到光色转换的目的，请参照图41所示的实施例。自从所述金属垫440可被设计成各种不同形状，因此所述环绕围壁450(或光阻)亦可被图形化，可获得具各种图案的发光二极管封装结构，请参照图42所示的实施例。
请参照图43所示的另一实施例，所述发光二极管封装结构主要是将图24所述具有结合层424的发光二极管封装结构600结合无遮光电极设计，形成一新颖发光二极管封装结构。
请参照图43，以透明导电层444取代传统不透明电极或导线，可避免因不透明电极或导线的遮光导致发光强度下降，并且，通过控制结合层424在压合后面积小于所接触的半导体层，达到防止漏电流的效果，以增加封体的发光效率同时改进其可靠度。此外，所述透明导电层444以金属垫440来与接合垫422A达到电性连结。
在本发明某些实例中，一导线架470进一步被提供，以使所述发光二极管封装结构600被安装在所述导线架470内，如图51所示。因此，所述导线架470可保护所述发光二极管封装结构600避免受外力损害。此外，所述导线架470的两侧亦可各包含一金属连结480，以使发光二极管封装结构600的正极与负极分别利用一导线481与所述金属连结480电性连结。所述导线架470可包含一贯孔，用来以一插栓482来进一步与一散热单元484结合，如图52所示。
在某些实施例中，本发明亦提供一齐纳(zener)发光二极管封装结构600，以达到静电放电(electrostaticdischarge、ESD)保护电路以及省略绝缘层(例如二氧化硅)涂布(绝缘层的形成会使得二极管封装结构散热能力下降)，如图53及54所示。请参照图53，所述载体基板420包含一第一N+型区域491A、一第二N+型区域491B、以及一P型区域492。值得注意的是，所述接合垫422A配置于所述第一N+型区域491A之上，以及所述接合垫422B配置于所述第二N+型区域491B之上。在本发明另一实施例中，所述载体基板420包含一P+型区域493以及一N型区域494请参照图54)，与所述接合垫422A配置于所述P+型区域493之上，以及所述接合垫422B配置于所述N型区域494之上，用以形成一齐纳(zener)发光二极管封装结构。
如此一来，所述发光二极管芯片的所述连结层具有一内缩结构(或所述发光二极管芯片的连结层具有一岛状结构)用来与所述未遮光电极图案结合。再者，请参照图45所示的实施例，为所述采无遮光电极设计的发光二极管封装结构600的另一实施例，所述实施例所述的发光二极管封装结构与图43不同的处在于，图45所述的发光二极管封装结构600是将所述透明导电层444直接形成于所述接合垫422A之上，亦即不透过所述金属垫440来进行电性连结。图43与图45为具有无遮光电极的特征用在次基板上的示意图，此结构之后可跟封装支架作结合，且工艺较简单，而且次基板的价格也较封装基板上便宜。与图43所示的无遮光电极结构相比，图45的无遮光电极结构则具有较简单的工艺步骤(少了一道金属垫工艺)及较便宜的制造成本；此外，相对于图45所示的无遮光电极结构，由于图43所示的无遮光电极结构多了一层环状金属垫，因此具有优选的电流散布(currentspreading)能力与均匀度；再者，图34则为无遮电极直接用在封装基板(packagesubstrate)上，优点是体积小，可直接跟电路板作SMT(表面黏着技术)结合，适合工厂自动化生产。此外，根据本发明一实施例，请参照图96，所述透明导电层444可直接形成于所述图形化包覆层442，与所述外围金属垫440可接续形成于所述透明导电层444之上，因此可使所述透明导电层444与所述接合垫422A电性连结。
请参照图44A至44F，是显示图43所述的发光二极管封装结构600的制造方法流程图。首先，提供具有一接合垫422A及接合垫422B的次基板，请参照图44A，其中所述接合垫422A及接合垫422B可具有特定的图形，即所述接合垫422A及接合垫422B的图形可在不造成后续电路发生误触或短路之前提下加以设计，由于所述接合垫图形的设计可为本领域技术人员所了解，在此不加赘述。接着，将一发光二极管芯片400与所述接合垫422B结合，请参照图44B。接着，移除发光二极管芯片400的基板402，露出所述第一半导体层404，请参照图44C。接着，形成具有一图案的包覆层442，并露出部分的接合垫422A(用来与后续所成的金属垫440形成电性连结)，请参照图44D。接着，形成一金属垫440于所述基板420上，其中所述金属垫440是填入所述包覆层442所露出的部分，并与所述接合垫422A电性连结。值得注意的是，一部分的所述金属垫440及所述接合垫422B(用来结合所述发光二极管芯片400)被所述包覆层442所隔开，请参照图44E。最后，式形成一透明导电层444于所述金属垫440上(形成方式可为电镀)，得到采用无遮光电极设计的发光二极管封装结构600，请参照图44F(图43为沿图44FA-A’切线的剖面结构)。
根据本发明另一实施例，图43所示的结构其透明导电膜(TCL)可只覆盖在LED外延层上方，然后通过金属电路走线经过外延层侧壁，拉出跟外部电路做电性相接，而此金属电路走线可以是单条或是多条，并从单一边侧壁拉出或是从多边拉出，来达到较高的可靠度与最少遮敝电极并同时又兼顾电流分布均匀性的特征。此外，自从所述透明导电层系较脆，当利用透明导电膜配置于外延层侧壁并延伸到外边与外面的电路做连接时，可能会因为材料彼此热膨胀系数不同，而降低了可靠度，因此利用金属走线形成于外延层侧壁对于可靠度会有提升的效果，且不会被金属走线会遮光。
此外，请参照图46A至46E，是显示图45所述的发光二极管封装结构600的制造方法流程图。首先，提供具有一接合垫422A及422B的次基板，请参照图46A，其中所述接合垫422A及422B可具有特定的图形，即所述接合垫422A及接合垫422B的图形可在不造成后续电路发生误触或短路之前提下加以设计，由于所述接合垫图形的设计可为本领域技术人员所了解，在此不加赘述。接着，将一发光二极管芯片400与所述结合接合垫422B结合，请参照图46B。接着，移除发光二极管芯片400的基板402，露出所述第一半导体层404，请参照图46C。接着，形成一包覆层442于所述基板420上以露出部分的所述接触垫422A(用来电性连结后续形成的一透明导电层444)与所述第一半导体层404的上表面，请参照图46D。最后，形成一透明导电层444，得到采用无遮光电极设计的发光二极管封装结构600，请参照图46E(图45为沿图46EB-B’切线的剖面图)。在本发明另一实施例中，请参照图48，所述透明导电层444可具有一格状结构(即露出部分的半导体层404)，以避免所述透明导电层444所造成的光屏蔽效应。
值得注意的是所述透明导电层444及所述接合垫422B被所述包覆层442所隔开，请参照图45。
所述发光二极管芯片(例如为一堆叠结构，包含第一半导体层、发光层、以及第二半导体层)的剖面形状并无限定，可例如为四边形、五边形、六边形、八边形、或是多边形。在本发明一实施例中，所述发光二极管芯片的剖面形状可为一圆形，与传统六面体的发光二极管芯片相比，具有优选的电流分布均匀性。
在某些实施例中，本发明所述的发光二极管封装结构可包含多个发光二极管芯片配置于一载体基板上。举例来说，所述多个发光二极管芯片可以串联方式布置于所述载体基板上，形成一串联式发光二极管封装结构。图49A至图49E为一系列剖面图，用以说明本发明所述的串联式发光二极管封装结构的制造方法。
首先，提供一载体基板420，所述载体基板420具有多的接合垫422A及一接合垫422B，请参照图49A。其中，所述等接合垫422A与所述接合垫422B在不会造成短路的前提下可为任何形状，及任何尺寸。接着，将四个发光二极管芯片400经由一结合工艺各自配置于对应的所述接合垫422A之上，请参照图49B。接着，移除所述发光二极管芯片400的生长基板402以露出所述第一半导体层404的表面，请参照图49C。接着，形成一图形化包覆层442于所述载体基板420之上，并露出一部分的接合垫422A(每一个接合垫422A皆有露出部分表面)，以及所述发光二极管400其第一半导体层404的上表面(每一个所述发光二极管400皆有露出部分第一半导体层404上表面)，请参照图49D。最后，利用溅镀形成多个透明导电层444于图形化包覆层442之上，获得所述串联式发光二极管封装结构，请参照图49E。值得注意的是，第一发光二极管芯片是通过所述透明导电层444以与第二发光二极管芯片所露出的接合垫422A电性连结；第二发光二极管芯片是通过所述透明导电层444以与第三发光二极管芯片所露出的接合垫422A电性连结；第三发光二极管芯片是通过所述透明导电层444以与第四发光二极管芯片所露出的接合垫422A电性连结；而第四发光二极管芯片是通过所述透明导电层444以与接合垫422B电性连结。
此外，在本发明某些实例中，所述发光二极管芯片可以并联的方式方式布置于所述载体基板上，得到一并联式发光二极管封装结构。
首先，提供一载体基板420，所述载体基板具有一接合垫422A、及一接合垫422B，请参照图50A，其中所述接合垫422A与所述接合垫422B在不会造成短路的前提下可为任何形状，及任何尺寸。接着，经由一结合工艺将三个发光二极管芯片400配置于所述接合垫422B之上，请参照图50B。接着，移除所述发光二极管芯片400的生长基板402，以露出所述第一半导体层404的表面，请参照图50C。接着，形成一图形化包覆层442于所述载体基板420之上，并露出部分接合垫422A以及所述发光二极管400其第一半导体层404的上表面(每一个所述发光二极管400皆有露出部分第一半导体层404上表面)，请参照图50D。最后，以溅镀方式形成一透明导电层444于所述图形化包覆层442，以电性连结所述露出的接合垫422A与所述发光二极管晶，获得本发明所述的并联式发光二极管封装结构600，请参照图50E。此外，在本发明某些实例中，所述发光二极管封装结构亦可为一由串联式发光二极管封装结构与所述并联式发光二极管封装结构所组成的混合式发光二极管封装结构。
综合上述，在将芯片与基板的结合过程中，本发明由于采用岛状连结及内缩的方法，可降低漏电流的产生。此外，本发明是将芯片结合于基板上，因此具有对位的功能，可以较精准的控制结合力道，再搭配吸附喷嘴的设计，可以使得连接面有较完整、较均匀的反应。
图55为一示意图，用以说明本发明一实施例所述的发光二极管结构500；图56为图55所述的发光二极管结构500的俯视图；而图57为图55所述的发光二极管结构500延C-C’切线的剖面图。所述发光二极管结构500包含一次基板510、一堆叠结构520、一电极531、一绝缘层540、以及一导电膜层550。请参照图57，所述次基板510具有一第一表面510a以及一第二表面510b，其中所述第二表面510b与所述第一表面510a反向设置。所述堆叠结构520包含一第一半导体层521、一发光层523、以及一第二半导体层525依序堆叠于所述第一表面510a。一电极531配置于所述第一表面510a，其中所述电极531与所述堆叠结构520相隔。所述绝缘层540围绕所述堆叠结构520，并覆盖部分第一表面510a。此外，所述电极531是以所述导电膜层550与所述堆叠结构520电性连结。
在此实施例中，所述导电膜层550覆盖所述电极531、所述绝缘层540、与所述堆叠结构520，用以电性连结所述电极531与所述堆叠结构520。在本发明另一实施例中，所述导电膜层550可覆盖一部分的电极531。此外，多个金属垫552配置于所述导电膜层550之上，以协助所述导电膜层550与金属焊锡(未图示)连结，请参照图55。所述金属垫552可利用电镀方式形成于所述导电膜层550之上。此外，亦可移除部分所述导电膜层550(例如以蚀刻方式)，露出电极531，以使得电极531露出部分来作为金属垫。
在此实施例中，本发明并不限定所述导电膜层550需完全覆盖所述绝缘层540与所述堆叠结构520(请参照图57)，且所述绝缘层540亦非需要完全覆盖所述堆叠结构520的侧壁。所述绝缘层540可仅覆盖所述发光层523以及所述第二半导体525的侧壁。此结构可充分克服所述堆叠结构520短路的问题。除此之外，所述绝缘层540可仅形成于所述堆叠结构520的侧壁，而所述导电膜层550可仅覆盖部分的所述绝缘层540与所述堆叠结构520。
所述发光二极管结构500进一步包含另一电极533以及一中介层570。所述发光二极管结构可视需要包含一静电放电(ESD)保护单元。所述静电放电保护单元560可配置于所述电极531之下并嵌入所述次基板510中。所述电极533配置于所述次基板510第二表面510b之上。所述中介层570配置于所述堆叠结构520与所述次基板510之间。
所述有源层523具有一P/N接面区域，当施以一电压时可产生光。所述第一半导体层521以及所述第二半导体层525作为所述有源层523的包覆层。在本发明一实施例中，所述第一半导体层521可为一单一膜层，举例来说可包含一N型半导体(例如n-GaN)；所述第二半导体层525亦可为一单一膜层，可为一单一膜层一P型半导体例如p-GaN。此外，所述第一半导体层521以及所述第二半导体层525亦可为多层结构，例如一NPN结构或是PNP结构。
在此实施例中，所述电极531沿着所述堆叠结构520的侧壁配置堆叠，请参照图56。所述电极531及533的材料可包含金属，例如Cu、Ag、Au、或其组合。自从所述电极531及533配置于所述次基板510两反向设置的表面上(请参照图57)，所述次基板510可具有导电性。举例来说，所述次基板510可为一掺杂的半导体材料。若进一步考量到所述堆叠结构520，所述次基板510优选可为一N型硅半导体材料，而所述静电放电保护单元560可为一P型硅半导体材料，如此一来可与所述次基板形成一P/N接面。图58为一电路图，用来说明所述堆叠结构、所述次基板、与所述静电放电保护单元的电性连结关系。在所述静电放电保护单元560与所述次基板510之间的P/N接面作为一齐纳二极管(需要一较高的反向偏压始可跨越)，因此所述静电放电保护单元560可避免电流由次基板510往电极531的方向移动，因此所述发光二极管结构500静电放电保护的功能。
此外，由于所述电极531沿着所述堆叠结构520的侧壁配置，而不是形成于所述堆叠结构520之上，因此所述堆叠结构520不会被所述电极531所遮蔽，可产生最大的发光影响。
根据本发明另一实施例，所述电极533亦可配置于与所述电极531的同一侧表面上，不过需避免电极533与电极531电性接触。在上述例子中，所述次基板510的材料则不限定于导电材料。所述次基板可为任何未掺杂的半导体材料或是陶瓷材料。
所述位于所述电极531与所述堆叠结构520之间的绝缘层540可例如为氧化硅，用以避免所述堆叠结构520与所述电极531接触。所述导电膜层550可具有一光穿透度(对所述有源层523所发出的主波长而言)大于60％。所述导电膜层550的材料可选自以下材料所组成的族群中：In2O3、SnO2、ZnO、CdO、TiN、In2O3：Sn(ITO)、ZnO：In(IZO)、ZnO：Ga(GZO)、ZnO：Al(AZO)、SnO2：F、TiO2：Ta、In2O3-ZnO、CdIn2O4、Cd2SnO4、Zn2SnO4、Mg(OH)2-C、ITO、IZO、GZO、AZO、ATO、FTO、NiO、及上述的组合。所述导电膜层550优选可选自以下材料所组成的族群中：ITO、IZO、GZO、AZO、ATO、FTO、NiO、及上述的组合。位于所述堆叠结构520与所述次基板510之间的中介层570可作为一黏着层、及/或一反射层。所述中介层570可同时提供增加所述堆叠结构520附着性的功能以及反射性的功能。举例来说，所述中介层570可还包含一金属反射材料用以反射有源层523所发出的光。此外，所述中介层570还包含一黏着材料用以增加所述堆叠结构520与所述次基板510加的附着性。
值得注意的是，自从所述电极531沿着所述堆叠结构520的侧壁所配置，并利用所述导电膜层550使所述电极531与所述堆叠结构520电性连结，因此当电压施予电极531及533时，电流由电极531(位于堆叠结构四周)往堆叠结构520流动，因此可避免所述电流集中在部分堆叠结构520。如此一来，所述避免能量损失并增加发光效率。
图59为一制造步骤流程图，用以说明本发明一实施例所述的发光二极管结构的形成方法。所述方法包含步骤S32至S38，所述等步骤亦请参考图61A至图61G，用以说明图59所述的发光二极管结构的形成方法。
在步骤S32，一电极形成于一次基板，其中所述电极沿着所述次基板的第一表面边缘配置。此外，一静电放电保护单元可视需要形成于所述载体基板与所述电极之间。请参照图61A，所述次基板510’可具有一厚度小于700μm(考量热散效果)。多个静电放电保护单元560形成于次基板510’上。所述静电放电保护单元560沿着所述次基板510’的第一表面510a边缘配置，并嵌入所述次基板510’中。请参照图61B，多个电极531形成于所述第一表面510a，以得所述静电放电保护单元560位于所述电极531与所述次基板510’之间。
接着，提供一堆叠结构，并使其与所述次基板的第一表面结合，其中所述堆叠结构与所述电极相隔，在步骤S33。请参照第61C，在将所述堆叠结构520结合于所述次基板510’前，所述堆叠结构520及一中介层570事先形成于一生长基板580。所述生长基板580，举例来说，可例如为蓝宝石基板(Al2O3)、碳化硅基板、或砷化镓基板。一般来说，第一半导体层521、有源层523、第二半导体层525、以及中介层570依序形成于生长基板之上，接着在对半导体层及生长基板进行切割，形成多个堆叠结构520。请参照图61C，中介层570位于次基板510’与所述堆叠结构520之间，换言之，所述中介层570直接与所述次基板510’的第一表面510a接触。此外，位增加中介层570与所述次基板510’的附着力，在将堆叠结构520与所述次基板510’结合的工艺中，可同时对所述中介层570与所述次基板510’施以一超音波。
基于超音波波长的特性，所述结合工艺的温度范围可控制在100℃至200℃之间。所述工艺温度远低于传统所使用的加热工艺的温度(例如400℃)，可此一来可避免损害到发光二极管结构的性质，例如张力分布，因此发光二极管结构的强度可以维持。
当将所述堆叠结构520及中介层570与所述次基板510’结合后，生长基板580进一步由所述堆叠结构520所移除。当所述第一半导体层521为n-GaN时，可利用激光剥离(laserlift-off)的方法来移除生长基板580，请参照图61D。举例来说，当对所述第一半导体层521施以一激光束时，所述第一半导体层521与所述生长基板580接触的部分在吸收激光能量后会进行分解，因此产生氮气。值得注意的是，自从所述生长基板580已被事先切割成小块，因此在移除生长基板580时可避免传统整片剥离生长基板时对堆叠结构520所产生的伤害。此外，通过所形成的氮气的帮助，使得生长基板580可容易由堆叠结构520上移除。
接着，在步骤S34，形成一绝缘层于所述电极、所述堆叠结构、以及电极与堆叠结构之间的次基板510’。请参照图61E，形成一绝缘层540’完全覆盖所述电极531、所述堆叠结构520、以及电极与堆叠结构之间的次基板510’。所述绝缘层540’是用来避免所述堆叠结构520与所述电极53直接接触。所述绝缘层540’的形成方式可例如为旋转涂布法、或是等离子体辅助化学气相沉积法(PECVD)。
接着，在步骤S35，移除位于所述电极上一部分的绝缘层，以及移除位于所述堆叠结构上一部分的绝缘层，以分别露出所述电极与所述堆叠结构。位于电极531以及堆叠结构520上的部分绝缘层540’可被移除，以分别露出电极531与堆叠结构520，请参照图61F。
接着，在步骤S36，形成一导电膜层以使所述第一电极与所述堆叠结构电性连结。请参照图61G，一导电膜层550(例如ITO、IZO、GZO、AZO、ATO、FTO、NiO等)形成于所述电极531及堆叠结构520未被所述绝缘层540’所覆盖的部分，以使电极531与堆叠结构520进行电性连结。
接着，在步骤S37，形成另一电极于所述载体基板的第二表面上，其中所述第一表面与所述第二表面是反相设置。请参照图61G，一电极533形成于次基板510’的第二表面510b，得到相连的多个发光二极管结构。最后，切割所述次基板以形成发光二极管结构(步骤S38)。请参照图61G，对所述次基板510’沿着虚线进行切割，得到发光二极管结构500(请参照图57)。
请参照图60，所述方法包含步骤S41至S47，所述等步骤亦请参考图61A至图61G(不形成所述静电放电保护单元)。首先，在步骤S41，形成一电极于一次基板上，其中所述电极沿着所述次基板一第一表面的边缘配置。接着，在步骤S42，提供一堆叠结构，并将所述堆叠结构结合于所述次基板的第一表面上，其中所述堆叠结构与所述电极相隔。接着，在步骤S43，形成一绝缘层于所述电极、所述堆叠结构、以及所述电极与所述堆叠结构之间的次基板上。接着，移除位于所述电极上一部分的绝缘层，以及移除位于所述堆叠结构上一部分的绝缘层，以分别露出所述电极与所述堆叠结构s44。接着，形成一导电膜层以使所述第一电极与所述堆叠结构电性连结。接着，形成另一电极于所述次基板的第二表面上，其中所述第一表面与所述第二表面是反相设置。最后，切割所述次基板以形成发光二极管结构。
在上述实施例中，所述导电膜层550为一完整且均匀的膜层，然而本发明所述的所述导电膜层并不限于此。举例来说，所述导电膜层550可为一具有图形化的膜层，换言之所述导电膜层550可具有开口或凹槽。所述开口或凹槽可位于对应的堆叠结构520以改变所述导电膜层550透光率(lighttransmissionrate)。请参照图62，是显示所述导电膜层550’具有多个开口550a’。所述开口550a’不会降低由堆叠结构520所发的光的强度，有效改善导电膜层550’的透光率，并进一步增强所述堆叠结构520的光使用率。
请参照图63及图64，是显示具有光取出特征(lightextractingfeature)的导电膜层550”。请参照图63，所述光取出特征包含多的锯齿520a。所述锯齿520a为于所述堆叠结构520的上表面。举例来说，可通过增加表面粗糙度的方式形成微透镜结构(micro-structure)于所述堆叠结构520上。由所述堆叠结构520所发出的光可通过所述锯齿520a散射至不同方向，增加所述堆叠结构520的发光面积。请参照图64，所述光取出特征(lightextractingfeature)可包含多个柱状突起520b。所述柱状突起520b，举例来说，可为纳米尺寸的微透镜结构。此外，所述导电膜层可具有凹陷，而所述光取出特征(lightextractingfeature)可形成于所述凹陷中。
上述的发光二极管结构可进一步包含荧光粉用以发出不同的光色。请参照图65，显示一具有荧光粉702的发光二极管结构700。所述发光二极管结构700包含一次基板710、一堆叠结构720、电极731及733、一绝缘层740、一导电膜层750、一静电放电保护单元760、以及一中介层770。所述次基板710具有一空腔712于其第一表面710a。所述堆叠结构720配置于所述空腔712内，且所述堆叠结构720的位置低于所述电极731的顶端。所述电极731配置于所述堆叠结构720侧壁的周边，一凹陷700a一形成于所述发光二极管结构700。所述凹陷700a可使荧光粉702易于完全填入于所述发光二极管结构700中。
请请参照图56，所述电极531配置于所述堆叠结构520的四周，然而本发明并不限定于此。请参照图66A，是显示本发明另一实施例所述的发光二极管结构800，其电极831未完全配置于所述堆叠结构820的四周；此外，图66B为图66A所述的发光二极管结构800的俯视图。所述发光二极管结构800的电极831形成于堆叠结构820的三侧，而另一电极833则配置于所述堆叠结构820未配置电极831的那一侧。绝缘层840是用来避免电极833直接与电极831及堆叠结构820接触。导电膜层850配置于所述电极831与所述堆叠结构820之上。当电极831未完全包围堆叠结构820时，所述发光二极管结构800可通过导线890进一步与其它发光二极管结构连结，因此产生一较大的发光区域。
所述侧电极的设计可用于一发光二极管封装结构，并以下图来详细说明。图67A及图67B为本发明一优选实施例所述的发光二极管封装结构900示意图；图67C为图67A所述的发光二极管封装结构的上视示意图；图67D是沿图67C的切线A-A’的剖面图；以及，图67E是沿图67C的切线B-B’的剖面图。在图67A，所述发光二极管封装结构900包含一封装基板901以及一透明密封胶903配置于所述封装基板901上。请参照图67D，所述发光二极管封装结构900还包含一堆叠结构905、一第一电极907、一第二电极909、一绝缘层911、以及一导电膜层913。所述堆叠结构905配置于所述封装基板901的第一表面901A上，且所述堆叠结构905与图57所述的所述堆叠结构520相似，故在此不在赘述。所述第一电极907配置于第一表面901A上，并与所述堆叠结构905相隔。所述绝缘层911配置于第一表面901A上并围绕所述堆叠结构905。所述绝缘层911并填入第一电极907与第二电极909之间的间隙。所述导电膜层913使第一电极907与堆叠结构905电性连结。所述第二电极909配置于所述封装基板901之上，并与所述堆叠结构905接触。优选地，所述第二电极909配置于堆叠结构905与封装基板901之间。所述透明密封胶903覆盖所述导电膜层913以及所述绝缘层911，以保护所述发光二极管封装结构900。
封装基板901，举例来说，可为一导电半导体基板，可具有一厚度大于800μm以承载上述单元。请参照图67D，所述发光二极管封装结构900还包含至少一静电放电保护单元915配置于所述第一电极907之下，并嵌入封装基板901中。所述封装基板901不限定于导电材料。举例来说，所述封装基板901可例如为金属基板、硅基板、陶瓷基板、印刷电路板(PCB)、或是可挠式电路板(FCB)等。
请参照图67E，所述封装基板901包含二贯孔901B及901C，所述等贯孔是由第一表面901A一延伸至第二表面901D，并分别对应所述第一电极907与所述第二电极909。所述封装基板901可进一步与其它装置连结。所述第一电极907与所述第二电极909可通过所述贯孔901B与901C、以及接合垫921及923分别与驱动单元连接。当封装基板901为一导电基板时，一绝缘层917可形成于所述贯孔901B及901C的侧壁。若所述封装基板901为一非导电基板(例如陶瓷基板)，则不需配置绝缘层917与静电放电保护单元915。
图68为一示意图，显示一具有多个发光区域的发光二极管封装结构900’。所述发光二极管封装结构900’具有多个堆叠结构(未图标)，其分别配置于对应的发光区域900I内。多个第一电极907’以及多个第二电极909’配置于所述封装基板901’的上。所述发光二极管封装结构900’的总发光区域大于所述发光二极管封装结构900(请参照图67C)。
在所述发光二极管封装结构900’中，堆叠结构与电极通过导电膜层达到电性连结。然而，在所述电传导薄膜层的电流并非永久稳歪。于是，一辅助电极可用来协助堆叠结构与电极间的电性连结。图69A及图69B显示一辅助电极配置于所述导电膜层的上。请参照图69A及图69B，所述辅助电极590配置于所述导电膜层550之上，并覆盖所述导电膜层550的一部分。辅助电极590可为一交叉结构。举例来说，所述交叉结构的辅助电极590的四个未端可大约分别位于所述导电膜层550的四个角落(请参照图69A)或是导电膜层550四个侧边(请参照图69B)，且延伸至所述电极531，于是所述堆叠结构520与所述电极531之间的电性连结更为加强。除此之外，所述辅助电极590可进一步沿着堆叠结构520的边缘配置。再者，为增加所述导电膜层550与其它单元例如金属焊锡的连接，多个金属垫552可配置于所述导电膜层550之上。
在上述实施例中用来结合所述堆叠结构与所述次基板的中介层完全填入所述堆叠结构与所述次基板之间，然而本发明并不限定于此。本发明所述用以结合堆叠结构与次基板的中介层不限定为一完整膜层。请参照图70A及70B，所述中介层具有多个区域。请参照图70A，所述中介层570’包含中介图案570a’，每两相邻的中介图案570’被一空缺570b’所分隔。请参照图70B，所述中介层570”可包含中介图案570a’，而两相邻的中介图案570a’之间填入一材料570c’(例如为树脂、或是硅树脂)。
在实施例中，所述发光二极管结构、发光二极管封装结构、及形成一发光二极管结构的方法所使用的电极，可为不透明电极，由于配置在堆叠结构四周而非直接形成于堆叠结构上，因此并不会遮蔽堆叠结构所发出的光。此外，所述发光二极管结构本身具有一静电放电(ESD)保护单元(其形成于次基板中)，因此无需额外在堆叠结构上或周边形成其它的静电放电(ESD)保护单元，避免不必要的导线配置。如此一来，与传统具有静电放电(ESD)保护单元的发光二极管结构相比，在工艺上可大幅减化，因此可降低工艺成本。
为至少改善在封装工艺中的发光二极管芯片发光均匀性，本发明提一新颖的结构以及其制造流程。以下提供数个实施例以用来说明，但本发明并非限制于所述等实施例中。
请参照图71，是显示本发明一实施例所述的发光二极管封装结构的剖面图。在图71中，所述发光二极管封装结构具有一载体基板1100作为基板。所述载体基板1100其上可具有预先形成的电路，用来提供与外部控制电路的连结。一发光半导体堆叠层1102配置于所述载体基板1100之上。所述发光半导体堆叠层1102可具有一厚度小于50μm，包含P型半导体层、N型半导体层、以及一发光层位于所述P型半导体层与N型半导体层之间。所述发光半导体堆叠层1102可为已知的半导体堆叠结构，并没有特别的限制。一波长转换层1104形成于发光半导体堆叠层1102的上。一包覆层1106配置于载体基板1100之上，并围绕所述发光半导体堆叠层1102与所述波长转换层1104的侧壁。精确地说，所述波长转换层1104所形成的位置被所述包覆层1106所定义，当移除所述透明次基板，像是蓝宝石次基板后，所留下的空间即用来填入所述波长转换层1104。
请参照图71，所述包覆层1106例如为一底部填充胶层(under-fill)以自对位方式(self-alignment)围绕发光半导体堆叠层1102的侧壁，且所述波长转换层1104具有均匀的厚度。图72A为图71所述的封装结构的俯视图，由图可知所述包覆层1106与发光半导体堆叠层1102构成的容置空间可为一正方形。此外，请参照图72B，所述包覆层1106与发光半导体堆叠层1102构成的容置空间亦可旋转一特定的角度，可依实际的需要加以设计，请参照图72C至图72F。请参照图72C，举例来说，多个堆叠结构可配置于所述载体基板上，并利用包覆层1106定义出波长转换层1104预形成的位置。请参照图72D，所述包覆层1106与发光半导体堆叠层1102构成的容置空间亦可为一长方形。请参照图72E，堆叠结构亦可转旋一特定角度来配置于载体基板上(例如45度)。请参照图72F，多个堆叠结构可配置于所述载体基板上，而所述等堆叠结构可分别对应具有不同形状的波长转换层图形。基于上述，本发明所述自对方方式形成波长转换层的方法适用于各种发光二极管封装结构。
在制造流程中，为了制造所述发光半导体芯片结构，几个事项可被施行。图73A至图73D为一系列剖面图，用以说明本发明一实施例所述的发光二极管封装结构的制造方法。请参照图73A，首先，提供一载体基板1200。所述载体基板1200可具有预先形成的电路，用来提供与外部控制电路的连结。一发光装置(例如发光二极管芯片，具有堆叠结构1208与生长基板1202)，配置于所述载体基板1200之上。所述堆叠结构1208形成于所述生长基板1202之上。所述生长基板1202举例来说可为蓝宝石基板。所述堆叠结构1208可包含N型半导体层1204、P型半导体层1207、以及一发光层1206。此外，堆叠结构1208可视需要具有一金属反射层。发光二极管芯片与载体基板1200的结合方式可例如为一倒装片封装工艺。所述导电凸块1210及1212分别与作为半导体层1204与1207的电极接触垫。通过所述导电凸块1210及1212，所述发光二极管芯片可与所述载体基板1200电性连结。在图73A所示的所述结构，可以传统方式来形成所述已知结构。本发明并不限定特定的发光半导体芯片结构。
请参照图73B，一包覆层1214，例如模塑料，可填入发光二极管芯片与载体基板1200之间的间隙中，并围绕发光二极管芯片。所述包覆层1214亦可为一底部填充胶层(under-fill)。值得注意的是，包覆层1214的上表面1214a可低于生长基板1202，使得所述生长基板1202由所述包覆层1214露出。根据本发明其它实施例，所述包覆层1214亦可形成并覆盖部分生长基板1202之上(使包覆层1214稍微高于所述生长基板1202，即所述包覆层1214的上表面1214b高于生长基板1202)。而图73B所述结构并不会增加生长基板1202移除的困难度，举例来说，利用激光来进行加热。
请参照图73C，施以一激光将生长基板1202由半导体层1204上移除。由于生长基板1202与半导体层1204界面间张力释放的关系，使得所述生长基板1202易于被移除，因此形成一空腔1216于包覆层1214内。
请参照图73D，将波长转换层1218填入所述空腔1216中，并固合所述波长转换层1218，使其均匀分布于所述半导体层1206上。根据本发明一实施例，所述波长转换层1218的上表面可低于所述环绕层1214。
图73A至图73D所示的发光二极管芯片为水平形式，即其两个电极系配置于堆叠结构1208的同一侧。此外，图71所述的发光二极管芯片为垂直形式，即其两个电极系配置于堆叠结构1208的两侧。
图74A至图74D为一系列剖面图，用以说明本发明一实施例所述的发光二极管封装单元的制造方法。请参照图74A，首先，提供一载体基板1300。所述载体基板1300可具有预先形成的电路，用来提供与外部控制电路的连结。所述垂直式发光二极管芯片的半导体堆叠层1304系通过一结合材料1302结合于所述载体基板1300。所述半导体堆叠层1304包含几个不同导电型式的层互相堆叠以在操作时发光，且所述两电极层系形成两侧。在此，可被了解地，所述半导体堆叠层1304与所述载体基板1300上的电路之间的连结未特别的表示，但可被所属技术领域的技术人员所了解。所述具有半导体堆叠层1304的所述发光二极管芯片是在结合于所述载体基板1300前被制造完成。所述半导体堆叠层1304一般为所述发光二极管结构的发光部分，且形成于所述生长基板1306之上。实际上，所述发光二极管芯片可以已知技术加以工艺而得，并无特别的限制。在制造时，所述半导体堆叠层1304系形成所述生长基板1306之上。在封装工艺中，所述发光二极管芯片系接着贴付于所述载体基板1300、及一包覆层1308亦形成以围绕所述发光二极管芯片(包含所述生长基板1306与所述半导体堆叠层1304)的侧壁，但露出所述生长基板1306，如图73A至73D所示。
在图74B中，以图73所述的相同方式移除所述生长基板1306，激光施加于生长基板上1306，以移除所述生长基板1306，形成一空腔1310。
请参照图74C，所述发光二极管芯片的n型电极，举例来说，是与所述生长基板1306接触。所述连接电极1312，像是n型电极，是与所述半导体堆叠层1304结合。所述连接电极1312可为一结合导线。
请参照图74D，在形成所述连接电极1312之后，将一波长转换层1314填入所述空腔1310中，并进行固化。在此，如上所述，所述载体基板1300具有所述电路用来进行额外的连结。P型电极p可利用载体基板1300内的电路与半导体堆叠层1304电性连结。所述连结为已知。
换言之，本发明所述的发光二极管封装结构的特征的一系形成包覆层围绕所述载体基板。在移除所述次基板后，系填入所述波长转换层来代替。所述波长转换层系形成及并与所述发光二极管以自对位方式进行对位。所述发光二极管芯片可与所述载体基板结合且不会有错位的情形发生在所述发光二极管芯片与所述波长转换层之间。
基于上述基制，不同的改变方式可被实行。关于形成所述连接电极至所述半导体堆叠层1304之上的步骤中，所述电极可以不同的方式被制造。图75至77系剖面图，根据本发明不同的实施例来绘示所述发光二极管封装结构。
请参照图75，根据本发明其它实施例，一电极层1320可在形成所述波长转换层1314之前形成于所述空腔，令所述电极层1320与半导体堆叠层1304的上表面电性连结，其中所述电极层1320系形成于所述包覆层1308的内侧侧壁上。在此，可省略掉以导线连结堆叠结构的步骤。在电极层1320形成后，填入所述波长转换层1314于空腔中。
请参照图76，可供选择地，图75所述的所述电极层1320系被调整。在此实例中，所述电极层1322与图75所示的电极层1320相似但是在所述波长转换层1314之后才形成。然而，所述波长转换层1314优选为导电的。然而，所述半导体堆叠层1304的电性连结可通过上述结构达成。
在图77，系可使用透明导电层(TCL)作为电极层1324。所述透明导电层的材料可为已知的TCL，像是氧化铟锡、或其它材料。自从所述电极层1324系透明地，所述透明电极层1324可形成于整个发光区域之上，以使得电流可更均匀。在此状况中，所述波长转换层1314优选为导电的。然而，在填入所述波长转换层1314前，所述透明电极层1324可形成所述半导体堆叠层1304之上。
一般来说，所述电极的形成并无特别的限制。
图78A及78B为剖面图，显示根据另一实施例的发光二极管封装结构的制造流程。在图78A，所述结构与图73A相似，但差别在所述突出层1280a。当所述发光二极管芯片被制造时，如前所述所述，所述生长基板1202作为底层用来生长半导体层1204与在其上的其它层。所述额外突出层1280a亦形成于所述半导体层1204旁。所述突出层1280a可为，举例来说，围绕所述半导体层1204且可接触或不接触。所述生长基板1202与所述突出层1280a可为不同物或为相同物。所述生长基板1202与所述突出层1280a为牺牲结构，且在之后会被移除。在此实施例中，所述突出层1280a与所述半导体层1204的侧边接触。接着，所述发光二极管芯片系通过倒装片方式，举例来说，与所述载体基板1200结合，如图73B及图73C所示。
请参照图78，具有突出层1208a的次基板1202被移除，因此原突出层1280a的位置产生一凹洞1280b。波长转换层1218亦填入凹洞1280b中。自从所述额外结构，所述半导体堆叠层1304的周边系进一步被所述波长转换层1218所围绕。结果，由侧区域所发出的光可被在凹洞1280b内的所述波长转换层1218所修饰。可增加所述发光二极管封装结构的发光角度及均匀性。
此外，图79为一剖面图，绘示根据一实施例所述的发光二极管封装结构。依据所述发光二极管封装结构的使用，请参照图79，所述包覆层1290可进一步包含一填充物1292，其中所述填充物为可吸收光或不可吸收光的材料。所述包覆层1290的材料亦可为具有低热膨胀系数的材料。举例来说，如果所述填充物1292为吸光材料，则所述二极管发光封装结构将具有单一的发光方向，也就是说所述二极管发光封装结构所发出的光具有方向性。而波长转换层则可视需要决定是否添加。作为选择地，所述波长转换层亦可使用其它保护材料来取代。
图80为一剖面图，绘示根据另一实施例所述的发光二极管封装结构。请参照图80，作为选择地，所述包覆层1290可包含一填充物1294，其中所述填充物1294为荧光粉。在此实施例中，所述波长转换层可以被省略。此外，所述发光封装结构亦可仍包含所述波长转换层。
图81为一剖面图，绘示根据另一实施例所述的发光二极管封装结构。请参照图81，当所述波长转换层1218以液态填入所述包覆层1214所形成的空腔中，所述波长转换层1218的周边区域1300与所述包覆层1214接触的部分，优选具有一平面理想地垂直于所述包覆层1214的内侧。通过选择所述包覆层1214及所述波长转换层1218的材料，可降低波长转换层的表面张力。所述波长转换层在所述周边区域1300的表面可倾向与所述包覆层1214的内侧垂直。
图82为一示意图，绘示在图81所示的周边区域1300。如包覆层1214及所述波长转换层1218的材料引发表面张力，所述液态波长转换层1218与所述包覆层1214内侧接触的部分可略为上升或是下降，此为一已知的物理现象。如果所述状况发生，所述波长转换层1218的周边区域1300与所述包覆层1214接触的部分，所述平面理则不会理想地垂直于所述包覆层1214的内侧，请参照图81。
图83为一剖面图，绘示根据另一实施例所述的发光二极管封装结构。在图83中，所述包覆层1214可由两部分1321及1322所构成。换言之，所述部分1321，例如为一底部填充胶，可填入所述围绕所述结合凸块，并填入所述结合凸块的缝隙中；而另一部分1322则可围绕所述次基板(如图78A所述的1202)。基于上述，所述包覆层1214的两部分1321及1322可分别为不同的材料。如此一来，作为所述包覆层1214的两个底部填充材料的选择则更为自由。
图84A至图84F为剖面结构示意图，用以说明发光二极管封装的制造方法。在此实施例中，所述次基板系可不需被移除。请参照图84A，所述堆叠结构1502形成所述次基板1500之上。所述堆叠结构1502，如前所述，其亦被简称为外延层。请参照图84B，接着，一可移除材料层1504系形成于堆叠结构1502上，其中所述可移除材料层1504具有一厚度(例如10μm或以上)。当切割所述堆叠结构1502以形成多个发光二极管芯片前，可对所述移除材料层1504进行一研磨工艺，其使所述移除材料层1504具有一预定的厚度，请参照图84C。请参照图84D，在切割所述堆叠结构1502以形成多个发光二极管芯片后，将所得发光二极管芯片通过一黏着层1508结合于一载体基板1506上。接着，请参照图84E，形成一包覆层1510围绕所述发光二极管芯片的侧壁。请参照图84F，接着移除所述可移除材料层1504，以形成一空腔露出堆叠结构1502。请参照图84G，将一接合导线1512与所述堆叠结构1502结合。请参照图84H、将一波长转换层1514填入所述空腔，并覆盖所述堆叠结构1502。在此实施例中，所述次基板1500仍保留在所述发光二极管封装结构中。
此外，图85A至图85B为一系列剖面图，系显示以倒装片封装方式来形成一发光二极管封装结构。请参照图85A，所述发光二极管芯片1606具有生长基板1604与堆叠结构1602，并利用接合垫与所述载体基板1600的电路连结。所述包覆层1612系围绕所述堆叠结构1602的侧壁。而一可移除材料层(未图示)系形成于所述生长基板1604的另一侧(与所述堆叠结构对向设置)。在移除所述可移除材料层后，在包覆层1612与生长基板之间形成一空腔。请参照图85B，将一波长转换层1608填入所述空腔中。在此，所述生长基板1604并未被移除。
此外，请参照图86A至图86B，是显示本发明另一实施例所述使用倒装片封装方式来形成发光二极管封装结构。请参照图86A，如果需要形成较厚的波长转换层，则可将图85A所述的发光二极管芯片的次基板1604移除，因此形成一较深的空腔。请参照图86B，接着形成所述波长转换层1614于所述较深的空腔中。
图87系一剖面图绘示另一实施例所述的发光二极管封装。在图87中，在完成图85B所述的发光二极管封装结构后，可更形成一模塑化合物1620覆盖所述发光二极管芯片，以提供发光二极管封装结构进一步的保护。
所述波长转换层除了可形成在所述堆叠结构的的上部外，亦可形成于所述堆叠结构的侧壁，可使得所得的发光二极管封装结构具有较广的发光角度。图88A至图88B为一系列剖面图，系显示将所述波长转换层形成于所述堆叠结构。请参照图88A，形成在次基板1700上的半导体堆叠层1702可被进一步图形化，以使所述次基板1702的侧壁向内缩，其中所述有源层1704可形成于所述半导体堆叠层1702的上部。接着，形成所述可移除材料层于所述堆叠结构的上。
在图88B中，如先前所述的方式，具有所述次基板1700的所述发光二极管芯片结合于所述电路基板1706上。所述包覆层1708围绕所述发光二极管芯片的侧壁。所述波长转换层系被移除，移留一空腔。接着，所述波长转换层1710填入所述空腔。在此，所述波长转换层1710可延伸至所述发光二极管芯片侧壁以围绕所述有源层1704。
可供选择地，所述波长转换的侧部分可被修饰。图89A及图89B为剖面结构示意图，系显示本发明一实施例所述使用倒装片封装方式来形成另一封装工艺。在图89A，具有所述有源层1804的所述半导体叠层1802形成于所述次基板1800上。一沟槽1806可形成所述半导体叠层1802的所述周边部分上，环绕所述中心部分。
在图89B，如前所述，所述包覆层1808被形成以围绕所述发光二极管芯片的侧壁。在移除所述可移除材料后，将所述波长转换层1810填入空腔中入。由于所述波长转换层1810具有所述侧部分，低于所述有源层1804，由所述侧方向所方出的光亦可被所述波长转换层1810转换。
此外，可供选择地，图90A至图90J系剖面结构示意图，系显示一实施例所述结构的制造方式。在图90A中，一牺牲基板2000被提供。在图90B中，一牺牲黏合层2002，例如光阻，形成于所述牺牲基板2000上。所述发光二极管芯片2004系配置于所述牺牲黏合层2002的上。在此，所述发光二极管芯片可具有所述次基板，如前所述。在图90D，所有所述发光二极管芯片2004配置于所述牺牲黏合层2002的上的预定位置内。在图90E中，所述切割工艺2006被进行以切割所述发光二极管芯片2004成各别芯片。就一切割后的发光二极管芯片2004来描述，具有所述牺牲基板2000及牺牲黏合层2002的所述发光二极管芯片2004通过所述黏合层2008以倒装片方式黏合至所述基板2010。所述基板2010一般具有一电路结构，如前所述。所述封装结构的适当电性连结可为所属技术领域的技术人员所了解。在图90G中，一包覆层2012形成于所述基板2010之上，但仍露出所述牺牲基板2000。在图90H中，所述牺牲基板2000及所述牺牲黏合层2002被移除以形成一凹陷空间2014，露出所述发光二极管芯片2004的上部及至少一部分侧壁。图90I中，一导线结合工艺被进行，通过一结合导线2016以电性连结发光二极管芯片2004。在图90J中，一波长转换层2018，例如荧光粉层，系填入所述凹陷空间2014中。由于图90F所示的所述牺牲黏合层2002亦覆盖所述发光二极管芯片2004的一部分侧壁，所述波长转换层2018亦可覆盖所述发光二极管芯片2004侧壁的相同部分。在侧视角的亮度可被改善得更均匀。
图91A至91F系剖面结构示意图，系显示根据一实施例所述图90J相同结构的不同制造方式。在图91A，一发光二极管芯片2504通过一黏合层2502与所述基板2500黏合。在图91B中，一可移除盖层2506形成于所述发光二极管芯片2504的上部。在图91C中，一包覆层2508系形成于所述基板，并围绕所述发光二极管芯片2504及所述可移除盖层2506的侧壁，使得至少一部分可移除盖层2506仍被露出。在此，所述发光二极管芯片2504可包含所述次基板。在图91D，所述可移除盖层2506系被移除。结果，一凹陷空间2510系形成于所述凹陷空间2510露出的发光二极管芯片2504上。同样为举例，所述次基板亦可被移除。然而，在这实施例中，所述次基板仍保留。在图91E中，一结合程序，例如导线结合，被施行。所述结合导线2512被连结至所述发光二极管芯片2504。在图91F中，所述波长转换层2514，例如荧光材料，系填入所述凹陷空间2510中。由于所述波长转换层2514亦覆盖所述发光二极管芯片2504至少一部分侧壁，所述发光亮度在广视角范围具有可均匀性。
实际上，上述实施例间可彼此适当的结合。在封装工艺中，本发明形成所述包覆层形成于至少一部分的在次基板上的发光二极管芯片，完成所述发光二极管芯片的制造。如此一来，所述发光二极管芯片的所述次基板可易于被移除并移留一空腔用以填入所述波长转换层。可供选择地，所述包覆层可进一步与一填充物混合，以进一步产生预期的发光效果。
此外，如果要保留所述次基板，所述可移除材料层可被预留作为所述空腔以填入所述波长转换层，作为代替。
此外，在实施例中，当所述填入的波长转换层2618系不平坦时(请参照图92A及图93A)，一平坦化工艺(像是化学机械平坦化)可被施以所述波长转换层2618、所述金属垫2610、及所述包覆层2612，以得到平坦的波长转换层2618上表面，请参照图92B及图93B。在所述平坦化工艺之后，连结导线2614可被结合至所述金属垫2610以达到电性连结，请参照图92C及图93C。请参照图94A，所述包覆层2612由两种不同材料所组成，像是一第一光阻层2612A及一第二光阻层2612B。所述第一光阻层2612A可作为一填充层以稳固所述发光二极管芯片结合结构，及所述第二光阻层2612B可视需要被移除，在填入所述波长转换层2618之后，请参照图94B。
当本发明已以数个优选实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (43)

1.一发光二极管芯片，包含：
一生长基板具有一第一外围边界；以及
一堆叠结构沉积于所述生长基板之上，其中所述堆叠结构包含一第一半导体层、一发光层、及一第二半导体层依序形成于所述生长基板上，且所述堆叠结构进一步具有一第二外围边界，
其中所述发光二极管芯片包含一连结层配置于所述第二半导体层的上表面，及所述连结层与所述第二半导体层的上表面之间的面积比例介于20％～99％，及所述第一外围边界与所述第二外围边界之间的一最小水平距离大于3μm以避免当由所述生长基板上移除所述堆叠结构时发生破裂。
2.如权利要求1所述的发光二极管芯片，其中所述最小水平距离大于10μm。
3.如权利要求1所述的发光二极管芯片，进一步包含一保护层配置于所述发光层的侧壁上以及所述第一半导体层的侧壁上。
4.如权利要求3所述的发光二极管芯片，其中所述保护层进一步配置于所述第二半导体层与所述连结层之间，其中一部分的所述连结层仍与所述第二半导体层直接接触。
5.如权利要求1所述的发光二极管芯片，其中所述发光二极管芯片具有倾斜的侧壁。
6.如权利要求5所述的发光二极管芯片，其中所述发光二极管芯片的倾斜侧壁向生长基板内侧倾斜。
7.如权利要求3所述的发光二极管芯片，其中所述保护层进一步配置于所述第二半导体层的侧壁上。
8.如权利要求1所述的发光二极管芯片，进一步包含：
一反射层配置于所述第二半导体层与所述连结层之间。
9.一种发光二极管封装结构，包含：
一堆叠结构具有一第一半导体层、一发光层、及一第二半导体层，其中所述发光层位于所述第一半导体层与所述第二半导体层之间；
一连结层直接配置于所述第二半导体层之上，其中所述连结层的一第一表面与所述第二半导体层的一第二表面直接接触；以及
一载体基板经由所述连结层与所述堆叠结构结合，其中所述连结层的第一表面的面积小于所述第二半导体层的第二表面的面积，所述连结层的第一表面与所述第二半导体层的第二表面之间的面积比例介于20％～99％。
10.如权利要求9所述的发光二极管封装结构，进一步包含：
一反射层配置于所述连结层与所述载体基板之间。
11.如权利要求9所述的发光二极管封装结构，其中所述连结层包含：
一第一连结层，与所述载体基板直接接触；以及
一第二连结层，与所述第二半导体层直接接触，其中所述第一连结层与所述第二连结层至少一者具有岛状结构。
12.如权利要求9所述的发光二极管封装结构，其中所述连结层具有一厚度等于或小于50μm。
13.如权利要求9所述的发光二极管封装结构，进一步包含：
一保护层配置于所述第一半导体层的侧壁及所述发光层的侧壁之上。
14.如权利要求13所述的发光二极管封装结构，其中所述保护层进一步配置于所述第二半导体层的侧壁上。
15.如权利要求9所述的发光二极管封装结构，其中所述载体基板具有多个的凹槽。
16.如权利要求9所述的发光二极管封装结构，其中所述载体基板包含一次基板或一封装基板。
17.一种发光二极管结构，包含：
一载体基板具有一第一表面与一第二表面与所述第一表面对向设置；
一堆叠结构包含一第一半导体层、一发光层、及一第二半导体层配置于所述第一表面之上；
一连结层配置于所述堆叠结构与所述载体基板之间，其中所述连结层具有一第三表面与所述第二半导体层的一第四表面直接接触，且所述连结层的第三表面的面积小于所述第二半导体层的第四表面的面积，所述连结层的第三表面与所述第二半导体层的第四表面之间的面积比例介于20％～99％；
一第一电极配置于所述第一表面上并与所述堆叠结构相隔；
一保护层覆盖所述发光层的侧壁；以及
一导电膜层用以连结所述第一电极与所述堆叠结构，其中所述导电膜层覆盖所述堆叠结构。
18.如权利要求17所述的发光二极管结构，进一步包含：
一静电放电保护单元配置于所述第一电极之下并嵌入所述载体基板中。
19.如权利要求18所述的发光二极管结构，其中所述静电放电保护单元的材料是p型硅。
20.如权利要求17所述的发光二极管结构，其中所述载体基板为一掺杂的半导体且具有一厚度小于300μm。
21.如权利要求17所述的发光二极管结构，进一步包含一第二电极配置于所述载体基板的第二表面之上。
22.如权利要求17所述的发光二极管结构，其中所述导电膜层环绕所述堆叠结构的侧壁，且通过所述保护层与所述堆叠结构相隔。
23.如权利要求17所述的发光二极管结构，其中所述第一电极实质环绕所述堆叠结构侧壁，并留下一未连结缺口。
24.如权利要求17所述的发光二极管结构，其中所述连结层进一步包含一反射层用以反射所述发光层所产生的光。
25.如权利要求17所述的发光二极管结构，其中所述载体基板进一步包含一空腔位于所述第一表面用以容置所述堆叠结构。
26.如权利要求17所述的发光二极管结构，其中所述堆叠结构包含多个的光取出特征对应电传导膜。
27.如权利要求17所述的发光二极管结构，其中所述导电膜层对所述发光层所发出的主波长具有一光穿透度大于60％。
28.如权利要求26所述的发光二极管结构，其中所述导电膜层包含多的凹陷对应所述多个所述堆叠结构的光取出特征。
29.一种形成发光二极管结构的方法，包含以下步骤：
形成一第一电极于一载体基板上，其具有一第一表面与一第二表面；
提供一堆叠结构，且将所述堆叠结构结合至所述载体基板的第一表面上，其中所述堆叠结构与所述第一电极相隔；
形成一保护层于所述第一电极、所述堆叠结构、与在所述第一电极及所述堆叠结构之间的空间；
移除位于所述电极上一部分的绝缘层以露出所述电极，以及移除位于所述堆叠结构上一部分的绝缘层以露出所述堆叠结构；
形成一导电膜层于所述第一电极及所述堆叠结构之上以电性连结所述第一电极与所述堆叠结构；以及
切割所述载体基板以形成一发光二极管结构；
其中提供所述堆叠结构及结合所述堆叠结构与所述第一表面的步骤包含：
形成一第一半导体层于一生长基板之上；
形成一发光层于所述第一半导体层之上；
形成一第二半导体层于所述发光层之上，其中所述第一半导体层、所述发光层与所述第二半导体层构成所述堆叠结构于所述生长基板之上；
形成一连结层于所述第二半导体层之上，其中所述连结层具有一第三表面与所述第二半导体层的一第四表面直接接触，且所述连结层的第三表面与所述第二半导体层的第四表面之间的面积比例介于20％～99％；
结合所述连结层至所述载体基板的第一表面；以及
由所述堆叠结构上移除所述生长基板。
30.如权利要求29所述的方法，其中所述载体基板为一掺杂的半导体基板并具有一厚度小于300μm。
31.如权利要求29所述的方法，其中结合所述连结层至所述载体基板的第一表面的步骤包含：
对所述载体基板与所述连结层施以一超音波能量或热。
32.如权利要求29所述的方法，其中由所述堆叠结构上移除所述生长基板的步骤包含：
对所述生长基板与所述堆叠结构施以一激光束。
33.如权利要求29所述的方法，其中所述保护层的形成方法为旋转涂布法、或是等离子体辅助化学气相沉积法(PECVD)。
34.如权利要求29所述的方法，其中部分所述保护层以蚀刻方式移除。
35.一种发光二极管结构，包含：
一载体基板具有一第一导电图形与一第二导电图形成于所述载体基板之上；
一堆叠结构结合于所述载体基板之上，其中所述堆叠结构，具有一厚度小于20μm，包含一第一半导体层、一发光层、及一第二半导体层，且所述堆叠结构进一步与所述第一导电图形电性连结且具有一厚度小于20μm；
一连结层配置于所述堆叠结构与所述载体基板之间，其中所述连结层具有一第三表面与所述第二半导体层的一第四表面直接接触，且所述连结层的第三表面与所述第二半导体层的第四表面之间的面积比例介于20％～99％；
一第一连接凸块具有一厚度大于15μm且与所述第二导电图形电性连结；
一封装材料配置于所述载体基板之上，其中所述封装材料围绕所述堆叠结构与所述连接凸块，并余留一第一开口露出所述堆叠结构的上表面以及一第二开口露出所述连接凸块的上表面；以及
一波长转换层填入所述第一开口中并覆盖所述堆叠结构的上表面，
其中所述波长转换层的上表面与所述堆叠结构的上表面实质上平行。
36.如权利要求35所述的发光二极管结构，其中所述堆叠结构以倒装片方式结合于所述载体基板之上。
37.如权利要求35所述的发光二极管结构，进一步包含一透镜结构覆盖所述发光二极管结构，其中所述透镜的材料与所述封装材料相同。
38.如权利要求35所述的发光二极管结构，其中所述载体基板具有一第一表面及一第二表面，所述导电图形成于所述第一表面，所述载体基板进一步包含：
二传导垫形成于所述第二表面并各自与所述第一导电图形与所述第二导电图形电性连结。
39.如权利要求35所述的发光二极管结构，进一步包含一第二连接凸块配置所述堆叠结构的上表面上并与所述第一连接凸块电性连结。
40.如权利要求39所述的发光二极管结构，进一步包含一透镜结构覆盖所述发光二极管结构，其中所述透镜的材料与所述封装材料相同。
41.一种制造发光二极管结构的方法，包含：
提供一发光二极管芯片，其中所述发光二极管芯片包含一堆叠结构形成于一生长基板之上、以及一连结层形成于所述堆叠结构之上；
其中所述堆叠结构包含一第一半导体层、一发光层、及一第二半导体层依序形成于所述生长基板上；
通过所述连结层将所述发光二极管芯片结合于一载体基板上；
其中所述连结层配置于所述第二半导体层的上表面，及所述连结层与所述第二半导体层的上表面之间的面积比例介于20％～99％；
形成一包覆层围绕所述发光二极管芯片；
移除所述生长基板；以及
在移除所述生长基板之后移除所述包覆层。
42.如权利要求41所述的方法，其中所述包覆层为光阻材料、黏着材料、或半流体。
43.一种制造发光二极管结构的方法，包含：
提供一发光二极管芯片，包含一堆叠结构形成于一生长基板之上；
其中所述堆叠结构包含一第一半导体层、一发光层、及一第二半导体层依序形成于所述生长基板上；
将一发光二极管芯片与一载体基板结合；
一连结层配置于所述堆叠结构与所述载体基板之间，其中所述连结层具有一第一表面与所述第二半导体层的一第二表面直接接触，且所述连结层的第一表面与所述第二半导体层的第二表面之间的面积比例介于20％～99％；
形成一膜层覆盖所述生长基板上表面；
形成一封装材料围绕所述堆叠结构与所述生长基板的侧壁；
移除所述膜层以形成一空腔；以及
填入一波长转换层于所述空腔中。
CN201180047417.8A 2010-08-03 2011-08-03 发光二极管芯片、发光二极管封装结构、及其形成方法 Active CN103180979B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CNPCT/CN2010/075684 2010-08-03
PCT/CN2010/075684 WO2012016377A1 (en) 2010-08-03 2010-08-03 Light emitting diode chip, light emitting diode package structure, and method for forming the same
PCT/CN2011/077974 WO2012016525A1 (en) 2010-08-03 2011-08-03 Light emitting diode chip, light emitting diode package structure, and method for forming the same

Publications (2)

Publication Number Publication Date
CN103180979A CN103180979A (zh) 2013-06-26
CN103180979B true CN103180979B (zh) 2016-08-03

Family

ID=45558908

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201080069451.0A Active CN103222073B (zh) 2010-08-03 2010-08-03 发光二极管芯片、发光二极管封装结构、及用以形成上述的方法
CN201180047417.8A Active CN103180979B (zh) 2010-08-03 2011-08-03 发光二极管芯片、发光二极管封装结构、及其形成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201080069451.0A Active CN103222073B (zh) 2010-08-03 2010-08-03 发光二极管芯片、发光二极管封装结构、及用以形成上述的方法

Country Status (4)

Country Link
US (2) US8759865B2 (zh)
CN (2) CN103222073B (zh)
TW (2) TWI422065B (zh)
WO (2) WO2012016377A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449772B2 (en) 2012-10-30 2016-09-20 Apple Inc. Low-travel key mechanisms using butterfly hinges

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6038443B2 (ja) * 2011-11-21 2016-12-07 スタンレー電気株式会社 半導体発光装置および半導体発光装置の製造方法
KR20130059026A (ko) * 2011-11-28 2013-06-05 서울옵토디바이스주식회사 에피층을 성장 기판으로부터 분리하는 방법
US9847372B2 (en) 2011-12-01 2017-12-19 Micron Technology, Inc. Solid state transducer devices with separately controlled regions, and associated systems and methods
TWI466327B (zh) * 2011-12-29 2014-12-21 Ind Tech Res Inst 晶圓級發光二極體結構之製造方法
JP5992702B2 (ja) * 2012-03-21 2016-09-14 スタンレー電気株式会社 半導体発光素子、および、車両用灯具、ならびに、半導体発光素子の製造方法
JP5684751B2 (ja) 2012-03-23 2015-03-18 株式会社東芝 半導体発光素子及びその製造方法
TWI470838B (zh) * 2012-05-25 2015-01-21 Phostek Inc 半導體發光裝置的形成方法
CN102709436B (zh) * 2012-05-31 2015-10-28 东莞洲磊电子有限公司 通过图形遮光的四元系芯片及其制造方法
US20140048824A1 (en) * 2012-08-15 2014-02-20 Epistar Corporation Light-emitting device
US9356070B2 (en) 2012-08-15 2016-05-31 Epistar Corporation Light-emitting device
US9502193B2 (en) 2012-10-30 2016-11-22 Apple Inc. Low-travel key mechanisms using butterfly hinges
US9710069B2 (en) 2012-10-30 2017-07-18 Apple Inc. Flexible printed circuit having flex tails upon which keyboard keycaps are coupled
KR20140094752A (ko) * 2013-01-22 2014-07-31 삼성전자주식회사 전자소자 패키지 및 이에 사용되는 패키지 기판
JP6313339B2 (ja) 2013-02-06 2018-04-18 アップル インコーポレイテッド 動的に調整可能な外観及び機能を有する入力／出力デバイス
DE102013202910A1 (de) 2013-02-22 2014-09-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US9875935B2 (en) * 2013-03-08 2018-01-23 Infineon Technologies Austria Ag Semiconductor device and method for producing the same
JP6103543B2 (ja) 2013-05-27 2017-03-29 アップル インコーポレイテッド 短行程スイッチアッセンブリ
JP5693800B1 (ja) * 2013-06-28 2015-04-01 シチズンホールディングス株式会社 Ｌｅｄ装置
US9908310B2 (en) 2013-07-10 2018-03-06 Apple Inc. Electronic device with a reduced friction surface
WO2015047661A1 (en) 2013-09-30 2015-04-02 Apple Inc. Keycaps with reduced thickness
WO2015047606A1 (en) 2013-09-30 2015-04-02 Apple Inc. Keycaps having reduced thickness
DE102013110853B4 (de) 2013-10-01 2020-12-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterchips
DE102013111503B4 (de) * 2013-10-18 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zur Vereinzelung von Halbleiterchips
US9793066B1 (en) 2014-01-31 2017-10-17 Apple Inc. Keyboard hinge mechanism
US9779889B2 (en) 2014-03-24 2017-10-03 Apple Inc. Scissor mechanism features for a keyboard
US9704665B2 (en) 2014-05-19 2017-07-11 Apple Inc. Backlit keyboard including reflective component
US9715978B2 (en) 2014-05-27 2017-07-25 Apple Inc. Low travel switch assembly
CN113437206B (zh) * 2014-06-18 2024-03-08 艾克斯展示公司技术有限公司 微组装led显示器
EP3180678A1 (en) 2014-08-15 2017-06-21 Apple Inc. Fabric keyboard
US10082880B1 (en) 2014-08-28 2018-09-25 Apple Inc. System level features of a keyboard
US9870880B2 (en) 2014-09-30 2018-01-16 Apple Inc. Dome switch and switch housing for keyboard assembly
TWI589031B (zh) * 2014-10-20 2017-06-21 Playnitride Inc Light-emitting device transfer method
WO2016080768A1 (ko) 2014-11-18 2016-05-26 서울반도체 주식회사 발광 장치 및 이를 포함하는 차량용 램프
CN105762252B (zh) * 2014-12-16 2024-02-06 晶宇光电（厦门）有限公司 一种led芯片结构及其制造方法
US9997304B2 (en) 2015-05-13 2018-06-12 Apple Inc. Uniform illumination of keys
US9997308B2 (en) 2015-05-13 2018-06-12 Apple Inc. Low-travel key mechanism for an input device
WO2016183510A1 (en) 2015-05-13 2016-11-17 Knopf Eric A Keyboard for electronic device
WO2016183488A1 (en) 2015-05-13 2016-11-17 Apple Inc. Keyboard assemblies having reduced thicknesses and method of forming keyboard assemblies
US9934915B2 (en) 2015-06-10 2018-04-03 Apple Inc. Reduced layer keyboard stack-up
RU2613529C2 (ru) * 2015-07-08 2017-03-16 Гиа Маргович Гвичия Устройство для управления светоизлучающими кристаллами в светодиоде
KR102411154B1 (ko) 2015-07-09 2022-06-21 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
JP6471641B2 (ja) 2015-08-04 2019-02-20 日亜化学工業株式会社 発光装置の製造方法
CN106469689B (zh) * 2015-08-21 2019-10-11 安世有限公司 电子元件及其形成方法
US9971084B2 (en) 2015-09-28 2018-05-15 Apple Inc. Illumination structure for uniform illumination of keys
KR102412409B1 (ko) * 2015-10-26 2022-06-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
CN106711291B (zh) * 2015-11-13 2019-03-26 映瑞光电科技(上海)有限公司 一种led垂直芯片结构及其制作方法
DE102015122641A1 (de) * 2015-12-22 2017-06-22 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
CN108886073B (zh) 2015-12-24 2022-01-11 维耶尔公司 竖直固态器件
US10008483B2 (en) 2016-04-05 2018-06-26 X-Celeprint Limited Micro-transfer printed LED and color filter structure
KR102699567B1 (ko) * 2016-07-11 2024-08-29 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
US10353485B1 (en) 2016-07-27 2019-07-16 Apple Inc. Multifunction input device with an embedded capacitive sensing layer
US10115544B2 (en) 2016-08-08 2018-10-30 Apple Inc. Singulated keyboard assemblies and methods for assembling a keyboard
KR102553630B1 (ko) * 2016-08-11 2023-07-10 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치
US10755877B1 (en) 2016-08-29 2020-08-25 Apple Inc. Keyboard for an electronic device
TWI618266B (zh) * 2016-09-07 2018-03-11 友達光電股份有限公司 微型發光二極體單元之中介結構及其製造方法、微型發光二極體單元及其製造方法與微型發光二極體裝置
US11500538B2 (en) 2016-09-13 2022-11-15 Apple Inc. Keyless keyboard with force sensing and haptic feedback
TWI617056B (zh) 2016-10-28 2018-03-01 隆達電子股份有限公司 發光二極體晶片
US10153401B2 (en) * 2016-12-16 2018-12-11 Intel Corporation Passivated micro LED structures suitable for energy efficient displays
US11721784B2 (en) 2017-03-30 2023-08-08 Vuereal Inc. High efficient micro devices
US11600743B2 (en) 2017-03-30 2023-03-07 Vuereal Inc. High efficient microdevices
WO2018178951A1 (en) 2017-03-30 2018-10-04 Vuereal Inc. Vertical solid-state devices
WO2018223391A1 (en) * 2017-06-09 2018-12-13 Goertek. Inc Micro-led array transfer method, manufacturing method and display device
TWI625871B (zh) * 2017-07-24 2018-06-01 友達光電股份有限公司 微型發光元件及其製造方法及其應用之顯示裝置與過渡載板裝置
CN117270637A (zh) 2017-07-26 2023-12-22 苹果公司 具有键盘的计算机
CN107706275B (zh) * 2017-09-29 2023-10-13 华灿光电（浙江）有限公司 一种发光二极管芯片、面板及其制作方法
US11362238B2 (en) * 2017-10-06 2022-06-14 Nanosys, Inc. Light emitting diode containing oxidized metal contacts
CN109755355B (zh) * 2017-11-02 2021-12-07 深圳光峰科技股份有限公司 波长转换元件及其制备方法
US11296262B2 (en) * 2017-12-21 2022-04-05 Lumileds Llc Monolithic segmented LED array architecture with reduced area phosphor emission surface
US11283240B2 (en) * 2018-01-09 2022-03-22 Oepic Semiconductors, Inc. Pillar confined backside emitting VCSEL
DE102018101389A1 (de) * 2018-01-23 2019-07-25 Osram Opto Semiconductors Gmbh Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
US11233377B2 (en) * 2018-01-26 2022-01-25 Oepic Semiconductors Inc. Planarization of backside emitting VCSEL and method of manufacturing the same for array application
CN110197625A (zh) * 2018-02-27 2019-09-03 王定锋 一种分离再组合式的cob显示屏模组
EP3660986A1 (de) 2018-11-28 2020-06-03 Rosenberger Hochfrequenztechnik GmbH & Co. KG Verfahren und kabelkonfektionsvorrichtung zur montage eines kabelsteckverbinders
JP6754921B1 (ja) * 2018-12-14 2020-09-16 パナソニックセミコンダクターソリューションズ株式会社 半導体装置
TWI803556B (zh) * 2018-12-28 2023-06-01 晶元光電股份有限公司 半導體疊層、半導體元件及其製造方法
CN115700916A (zh) * 2019-01-15 2023-02-07 泉州三安半导体科技有限公司 发光二极管封装器件及发光装置
CN110112274B (zh) * 2019-05-22 2020-07-28 厦门乾照光电股份有限公司 垂直结构芯片及制作方法
US11715928B2 (en) 2019-08-29 2023-08-01 Intel Corporation Decoupling layer to reduce underfill stress in semiconductor devices
US11164844B2 (en) * 2019-09-12 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Double etch stop layer to protect semiconductor device layers from wet chemical etch
CN112687775B (zh) * 2019-10-18 2021-11-16 厦门三安光电有限公司 一种发光二极管
CN110619825B (zh) * 2019-10-31 2022-01-04 錼创显示科技股份有限公司 电极结构、微型发光元件以及显示面板
CN112864143B (zh) * 2019-11-27 2024-11-08 群创光电股份有限公司 电子装置
TWI792867B (zh) * 2019-12-19 2023-02-11 晶元光電股份有限公司 發光二極體
JP7490960B2 (ja) * 2020-01-15 2024-05-28 日本電気株式会社 製造方法
JP2021163830A (ja) * 2020-03-31 2021-10-11 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法、半導体基板
CN113496936B (zh) * 2020-04-08 2023-10-10 台湾爱司帝科技股份有限公司 发光二极管芯片结构以及芯片移转系统与方法
US11545404B2 (en) * 2020-05-06 2023-01-03 Qualcomm Incorporated III-V compound semiconductor dies with stress-treated inactive surfaces to avoid packaging-induced fractures, and related methods
TWI733450B (zh) * 2020-05-15 2021-07-11 台灣愛司帝科技股份有限公司 晶片承載結構、晶片置放系統與晶片置放方法
KR20220085137A (ko) * 2020-12-15 2022-06-22 삼성전자주식회사 복수개의 반도체 칩을 포함하는 반도체 패키지 및 이의 제조 방법
KR20220087298A (ko) 2020-12-17 2022-06-24 삼성전자주식회사 반도체 발광 소자 및 그 제조 방법
CN112802831B (zh) * 2020-12-31 2025-02-18 广东晶科电子股份有限公司 一种光谱增强型的发光器件及制作方法
CN112713228B (zh) * 2021-03-23 2021-07-06 北京芯海视界三维科技有限公司 发光单元、发光器件及显示器件
TWI757141B (zh) * 2021-04-01 2022-03-01 友達光電股份有限公司 顯示裝置及其製造方法
CN113745385B (zh) * 2021-07-28 2023-11-21 厦门士兰明镓化合物半导体有限公司 垂直结构led芯片及其制造方法
CN113745378B (zh) * 2021-09-08 2024-07-12 京东方科技集团股份有限公司 发光器件及显示基板
CN114203873B (zh) * 2021-10-28 2023-05-09 华灿光电（浙江）有限公司 微型发光二极管芯片及其制备方法
CN114628552A (zh) * 2022-02-25 2022-06-14 厦门士兰明镓化合物半导体有限公司 倒装led芯片及其制造方法
CN117410307B (zh) * 2023-10-12 2024-04-09 迈铼德微电子科技(无锡)有限公司 全彩色Micro LED阵列结构及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1926694A (zh) * 2004-03-24 2007-03-07 株式会社瑞萨柳井半导体 发光器件的制造方法和发光器件
CN101222014A (zh) * 2008-01-31 2008-07-16 金芃 垂直结构的半导体芯片

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880014692A (ko) 1987-05-30 1988-12-24 강진구 반사경이 부착된 반도체 발광장치
EP0797258B1 (en) * 1996-03-18 2011-07-20 Sony Corporation Method for making thin film semiconductor, solar cell, and light emitting diode
JPH10209569A (ja) * 1997-01-16 1998-08-07 Hewlett Packard Co <Hp> ｐ型窒化物半導体装置とその製造方法
US6233265B1 (en) * 1998-07-31 2001-05-15 Xerox Corporation AlGaInN LED and laser diode structures for pure blue or green emission
TW468283B (en) * 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
US20020068373A1 (en) * 2000-02-16 2002-06-06 Nova Crystals, Inc. Method for fabricating light emitting diodes
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
TWI313069B (en) * 2002-11-08 2009-08-01 Epistar Corporatio Light emitting diode and method of making the same
TWI222756B (en) * 2002-11-12 2004-10-21 Epitech Corp Ltd Lateral current blocking light emitting diode and method of making the same
CN100530705C (zh) 2003-01-31 2009-08-19 奥斯兰姆奥普托半导体有限责任公司 用于制造一个半导体元器件的方法
US6977396B2 (en) * 2003-02-19 2005-12-20 Lumileds Lighting U.S., Llc High-powered light emitting device with improved thermal properties
KR100601143B1 (ko) * 2003-07-30 2006-07-19 에피밸리 주식회사 반도체 발광 소자
KR100799857B1 (ko) 2003-10-27 2008-01-31 삼성전기주식회사 전극 구조체 및 이를 구비하는 반도체 발광 소자
US7518158B2 (en) 2003-12-09 2009-04-14 Cree, Inc. Semiconductor light emitting devices and submounts
JP5167571B2 (ja) * 2004-02-18 2013-03-21 ソニー株式会社 表示素子
WO2005091392A1 (en) 2004-03-18 2005-09-29 Phoseon Technology, Inc. Micro-reflectors on a substrate for high-density led array
US7018859B2 (en) * 2004-06-28 2006-03-28 Epistar Corporation Method of fabricating AlGaInP light-emitting diode and structure thereof
ATE524839T1 (de) * 2004-06-30 2011-09-15 Cree Inc Verfahren zum kapseln eines lichtemittierenden bauelements und gekapselte lichtemittierende bauelemente im chip-massstab
KR100568502B1 (ko) * 2004-08-11 2006-04-07 한국전자통신연구원 반도체 발광소자
JP2006073619A (ja) * 2004-08-31 2006-03-16 Sharp Corp 窒化物系化合物半導体発光素子
US7274040B2 (en) * 2004-10-06 2007-09-25 Philips Lumileds Lighting Company, Llc Contact and omnidirectional reflective mirror for flip chipped light emitting devices
JP4999696B2 (ja) * 2004-10-22 2012-08-15 ソウル オプト デバイス カンパニー リミテッド ＧａＮ系化合物半導体発光素子及びその製造方法
US7256483B2 (en) 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
TWI239670B (en) * 2004-12-29 2005-09-11 Ind Tech Res Inst Package structure of light emitting diode and its manufacture method
US9070850B2 (en) * 2007-10-31 2015-06-30 Cree, Inc. Light emitting diode package and method for fabricating same
US7432119B2 (en) * 2005-01-11 2008-10-07 Semileds Corporation Light emitting diode with conducting metal substrate
TWI352437B (en) * 2007-08-27 2011-11-11 Epistar Corp Optoelectronic semiconductor device
ATE385166T1 (de) 2005-02-02 2008-02-15 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Verfahren und anordnung zum dimmen von lichtquellen
JPWO2006082687A1 (ja) 2005-02-07 2008-06-26 三菱電線工業株式会社 ＧａＮ系発光ダイオードおよび発光装置
KR100631969B1 (ko) * 2005-02-28 2006-10-11 삼성전기주식회사 질화물 반도체 발광소자
KR100593937B1 (ko) 2005-03-30 2006-06-30 삼성전기주식회사 Ｓｉ기판을 이용한 ＬＥＤ 패키지 및 그 제조방법
JP2006332383A (ja) * 2005-05-26 2006-12-07 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
TWI255055B (en) 2005-06-29 2006-05-11 Chunghwa Picture Tubes Ltd Light emitting diode and method for improving luminescence efficiency thereof
TWI285442B (en) * 2005-08-29 2007-08-11 Gigno Technology Co Ltd Package structure of light emitting diode
TWI255568B (en) * 2005-09-15 2006-05-21 Chipmos Technologies Inc Light emitting diode and fabricating method thereof
KR100720143B1 (ko) * 2005-12-13 2007-05-18 삼성전자주식회사 디스플레이장치
TWI276236B (en) * 2005-12-16 2007-03-11 Ind Tech Res Inst A light emitting diode (LED) with a radiation-permeable surface and manufacture thereof
KR100755658B1 (ko) 2006-03-09 2007-09-04 삼성전기주식회사 발광다이오드 패키지
JP4908041B2 (ja) * 2006-03-31 2012-04-04 株式会社沖データ 発光ダイオードアレイ、ｌｅｄヘッド及び画像記録装置
US7891854B2 (en) * 2006-05-26 2011-02-22 Sharp Kabushiki Kaisha Backlight device and display device using the same
KR100856089B1 (ko) * 2006-08-23 2008-09-02 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
JP2008053685A (ja) * 2006-08-23 2008-03-06 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
US7714340B2 (en) * 2006-09-06 2010-05-11 Palo Alto Research Center Incorporated Nitride light-emitting device
TWI326500B (en) 2007-02-06 2010-06-21 Chi Mei Optoelectronics Corp Light-emitting diode and method for manufacturing the same
CN101315959A (zh) * 2007-06-01 2008-12-03 富士迈半导体精密工业（上海）有限公司 高亮度发光二极管
KR100941766B1 (ko) * 2007-08-08 2010-02-11 한국광기술원 패드 재배열을 이용한 반도체 발광 다이오드 및 그의제조방법
CN101388426B (zh) 2007-09-10 2012-10-10 亿光电子工业股份有限公司 一种发光半导体晶片和发光半导体组件的制造方法
US7846751B2 (en) * 2007-11-19 2010-12-07 Wang Nang Wang LED chip thermal management and fabrication methods
TW200924221A (en) * 2007-11-20 2009-06-01 Tekcore Co Ltd High-brightness light emitting diode structure
CN100483762C (zh) 2008-02-25 2009-04-29 鹤山丽得电子实业有限公司 一种发光二极管器件的制造方法
US8067777B2 (en) * 2008-05-12 2011-11-29 Occam Portfolio Llc Light emitting diode package assembly
KR20100003321A (ko) * 2008-06-24 2010-01-08 삼성전자주식회사 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및발광 장치의 제조 방법
TWI373153B (en) * 2008-09-22 2012-09-21 Ind Tech Res Inst Light emitting diode, and package structure and manufacturing method therefor
US7902761B2 (en) 2008-10-03 2011-03-08 Next Gen Illumination, Inc Dimmable LED lamp
JP2010147446A (ja) * 2008-12-22 2010-07-01 Panasonic Electric Works Co Ltd 発光装置
CN201450017U (zh) * 2008-12-26 2010-05-05 世纪晶源科技有限公司 一种单电极led芯片结构
US9178107B2 (en) 2010-08-03 2015-11-03 Industrial Technology Research Institute Wafer-level light emitting diode structure, light emitting diode chip, and method for forming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1926694A (zh) * 2004-03-24 2007-03-07 株式会社瑞萨柳井半导体 发光器件的制造方法和发光器件
CN101222014A (zh) * 2008-01-31 2008-07-16 金芃 垂直结构的半导体芯片

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449772B2 (en) 2012-10-30 2016-09-20 Apple Inc. Low-travel key mechanisms using butterfly hinges

Also Published As

Publication number Publication date
WO2012016525A1 (en) 2012-02-09
US8759865B2 (en) 2014-06-24
WO2012016377A1 (en) 2012-02-09
CN103222073A (zh) 2013-07-24
TW201208117A (en) 2012-02-16
CN103222073B (zh) 2017-03-29
TWI502769B (zh) 2015-10-01
US20130087823A1 (en) 2013-04-11
CN103180979A (zh) 2013-06-26
TW201208107A (en) 2012-02-16
TWI422065B (zh) 2014-01-01
US20130146936A1 (en) 2013-06-13

Similar Documents

Publication Publication Date Title
CN103180979B (zh) 发光二极管芯片、发光二极管封装结构、及其形成方法
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
JP4996463B2 (ja) 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス
US9502627B2 (en) Wafer level photonic devices dies structure and method of making the same
CN102637784B (zh) 发光二极管封装基板及其制作方法
TWI637537B (zh) 發光裝置及其製造方法
KR100652133B1 (ko) 플립칩 구조의 발광 소자
US8936957B2 (en) Light emitting device with planar current block structure
KR102550004B1 (ko) 발광 소자
TWI395346B (zh) 發光元件的封裝結構
CN101203966A (zh) 发光装置及其制造方法
JP2006073618A (ja) 光学素子およびその製造方法
KR101203138B1 (ko) 발광소자와 그 제조방법
KR101646261B1 (ko) 발광 소자 및 그 제조방법
KR20150000387A (ko) 발광소자 및 그 제조 방법
KR101128261B1 (ko) 전공정이 웨이퍼 레벨로 제조된 ｌｅｄ 패키지 및 그 제조방법
US20150303179A1 (en) Light Emitting Diode Assembly With Integrated Circuit Element
CN101834252B (zh) 发光器件、制造发光器件的方法以及发光装置
KR101125457B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR100762093B1 (ko) 수직형 발광 소자 및 그 패키지 제조방법
US12107201B2 (en) Semiconductor light emitting device and method of manufacturing the same
KR20140134425A (ko) 발광소자 패키지 및 그 제조 방법
KR20120042289A (ko) 발광 소자
TWI590487B (zh) Thin-film light-emitting diode manufacturing method and film-type light-emitting Diode
KR20110043577A (ko) 발광소자와 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant