[go: up one dir, main page]

CN103123936A - 半导体元件、半导体元件的制造方法以及使用半导体元件的半导体装置 - Google Patents

半导体元件、半导体元件的制造方法以及使用半导体元件的半导体装置 Download PDF

Info

Publication number
CN103123936A
CN103123936A CN201210461422XA CN201210461422A CN103123936A CN 103123936 A CN103123936 A CN 103123936A CN 201210461422X A CN201210461422X A CN 201210461422XA CN 201210461422 A CN201210461422 A CN 201210461422A CN 103123936 A CN103123936 A CN 103123936A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
semiconductor film
transistor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210461422XA
Other languages
English (en)
Other versions
CN103123936B (zh
Inventor
山崎舜平
本田达也
平石铃之介
金村大志
太田将志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN103123936A publication Critical patent/CN103123936A/zh
Application granted granted Critical
Publication of CN103123936B publication Critical patent/CN103123936B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6758Thin-film transistors [TFT] characterised by the insulating substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40Crystalline structures

Landscapes

  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种半导体元件、半导体元件的制造方法以及使用半导体元件的半导体装置,在作为活性层使用氧化物半导体膜的半导体元件中实现稳定的电特性。该半导体元件包括:基底膜,该基底膜为至少表面具有结晶性的氧化物膜;基底膜上的具有结晶性的氧化物半导体膜;氧化物半导体膜上的栅极绝缘膜;栅极绝缘膜上的至少与氧化物半导体膜重叠的栅电极;与氧化物半导体膜电连接的源电极及漏电极,其中,基底膜含有铟及锌。通过采用上述结构,氧化物半导体膜的结晶状态反映基底膜的结晶状态,因此,氧化物半导体膜在膜厚度方向上的大范围具有结晶性。从而,可以使具有该膜的半导体元件的电特性稳定。

Description

半导体元件、半导体元件的制造方法以及使用半导体元件的半导体装置
技术领域
本发明涉及一种半导体元件、半导体元件的制造方法以及使用半导体元件的半导体装置。 
注意,在本说明书中,“半导体元件”是指能够通过利用半导体特性而工作的元件,诸如晶体管或二极管等。另外,“半导体装置”是指能够通过利用半导体元件的半导体特性而工作的所有装置,因此,电光装置、半导体电路及电子设备都是半导体装置。 
背景技术
使用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管的技术受到关注。该晶体管被广泛地应用于如集成电路(IC)和图像显示装置(显示装置)等的电子设备。作为可以应用于晶体管的半导体薄膜,硅类半导体材料被广泛地周知。此外,作为其他材料,氧化物半导体受到关注。 
例如,已公开有作为晶体管的活性层使用包含铟(In)、镓(Ga)及锌(Zn)的非晶氧化物半导体膜的晶体管(参照专利文献1)。 
[专利文献1]日本专利申请公开2006-165528号公报 
作为活性层使用氧化物半导体膜的晶体管(以下称为“氧化物半导体晶体管”)的工作速度比作为活性层使用非晶硅膜的晶体管快(也可以说“场效应迁移率高”),并且,比作为活性层使用多晶硅膜的晶体管更容易制造。 
然而,关于作为活性层使用氧化物半导体膜的晶体管指出了几个问题,其中之一是电特性的不稳定性。具体地说,由于可见光或紫外 线的照射或偏压-温度应力试验(BT应力试验)而使晶体管的阈值电压向负侧漂移,由此晶体管趋于常导通(normally-on)。该问题的原因之一是氧化物半导体膜中的氧缺陷等。 
当氧化物半导体膜为非晶(amorphous)时,氧化物半导体膜中的金属原子与氧原子之间的结合状态没有秩序,所以处于容易导致氧缺陷的状态。由此,有可能导致氧化物半导体膜的电特性(例如,电传导性等)的变化。于是,由于该变化会成为晶体管的电特性的变动原因,所以使该使用晶体管的半导体装置的可靠性下降。 
发明内容
鉴于上述问题,本发明的一个方式的目的之一是提供在作为活性层使用氧化物半导体膜的情况下电特性也稳定的晶体管。本发明的另一个方式的目的之一是提供该晶体管的制造方法。本发明的另一个方式的目的之一是通过使用该晶体管来提供电特性稳定且可靠性高的半导体装置。 
在形成氧化物半导体膜的被形成面设置至少其表面具有结晶性的氧化物膜作为基底膜,并在该膜上设置氧化物半导体膜。由此,基底膜用作氧化物半导体膜的晶种。于是,氧化物半导体膜从与基底膜之间的界面附近开始以反映基底膜的结晶状态的方式进行晶体生长。因此,氧化物半导体膜成为在膜厚度方向上的大范围内具有结晶性的膜,所以具有该膜的晶体管的电特性稳定。 
就是说,本发明的一个方式是一种半导体元件,其特征在于,该半导体元件包括:基底膜,该基底膜为至少表面具有结晶性的氧化物膜;基底膜上的具有结晶性的氧化物半导体膜;氧化物半导体膜上的栅极绝缘膜;栅极绝缘膜上的至少与氧化物半导体膜重叠的栅电极;与氧化物半导体膜电连接的源电极及漏电极,其中,基底膜含有铟及锌。 
通过采用上述方式所示的结构,氧化物半导体膜以反映基底膜的结晶状态的方式进行晶体生长,因此,氧化物半导体膜成为在膜厚度 方向上的大范围内具有结晶性的膜。从而,可以使具有该膜的晶体管的电特性稳定。 
另外,在上述结构中,通过使基底膜含有铟及锌并含有锆、钇和铈中的某一种或多种,可以降低基底膜的导电率,由此在源电极与漏电极之间流过的载流子不容易受到基底膜的影响,所以是优选的。 
此外,在上述结构中,氧化物半导体膜具有在非晶相中具有结晶部的结晶-非晶混合相结构,在该结晶部中,c轴与平行于形成氧化物半导体膜的表面的法线向量或氧化物半导体膜表面的法线向量的方向一致,在从垂直于ab平面的方向看时形成有三角形或六角形的原子排列,并且在从垂直于c轴的方向看时金属原子排列为层状或金属原子和氧原子排列为层状。由此可以使具有该氧化物半导体膜的晶体管的电特性稳定,所以是优选的。 
另外,通过将具有上述结构的半导体元件用于半导体装置的一部分,可以提供可靠性高的半导体装置。 
另外,本发明的一个方式是一种半导体元件的制造方法,其特征在于,该方法包括如下步骤:形成基底膜,该基底膜为至少表面具有结晶性的氧化物膜;在基底膜上形成具有结晶性的氧化物半导体膜;在氧化物半导体膜上形成栅极绝缘膜;在栅极绝缘膜上形成至少与氧化物半导体膜重叠的栅电极;形成与氧化物半导体膜电连接的源电极及漏电极,其中,基底膜含有铟及锌。 
通过采用上述方式所示的制造方法,氧化物半导体膜以反映基底膜的结晶状态的方式进行晶体生长,因此,可以形成在膜厚度方向上的大范围内具有结晶性的氧化物半导体膜。从而,可以使具有该膜的晶体管的电特性稳定。 
另外,在上述制造方法中,通过作为基底膜使用含有铟及锌并含有锆、钇和铈中的某一种或多种的膜,可以形成导电率低的基底膜。由此在源电极与漏电极之间流过的载流子不容易受到基底膜的影响,所以是优选的。 
此外,在上述制造方法中,通过使用溅射装置以200℃以上且 450℃以下的膜形成温度形成氧化物半导体膜,可以形成具有c轴与平行于形成氧化物半导体膜的表面的法线向量或氧化物半导体膜的表面的法线向量的方向一致的结晶部的氧化物半导体膜,所以是优选的。 
此外,在上述制造方法中,在使用溅射装置形成氧化物半导体膜之后,通过对该氧化物半导体膜进行200℃以上且700℃以下的加热处理,可以形成具有c轴与平行于形成氧化物半导体膜的表面的法线向量或氧化物半导体膜的表面的法线向量的方向一致的结晶部的氧化物半导体膜,所以是优选的。 
通过在形成氧化物半导体膜的被形成面设置至少其表面具有结晶性的氧化物膜作为基底膜,并在该基底膜上设置氧化物半导体膜,氧化物半导体膜以反映基底膜的结晶状态的方式从与氧化物膜之间的界面附近开始进行晶体生长,因此,氧化物半导体膜成为在膜厚度方向上的大范围内具有结晶性的膜。从而,可以使具有该膜的晶体管的电特性稳定。 
附图说明
图1A和图1B是示出半导体装置的一个方式的平面图及截面图; 
图2A至图2D是示出半导体装置的制造工序的一例的截面图; 
图3A至图3D是示出半导体装置的制造工序的一例的截面图; 
图4A和图4B是示出半导体装置的一个方式的平面图及截面图; 
图5A至图5E是示出半导体装置的制造工序的一例的截面图; 
图6A和图6B是示出半导体装置的一个方式的平面图及截面图; 
图7A至图7C是示出半导体装置的制造工序的一例的截面图; 
图8A和图8B是示出半导体装置的制造工序的一例的截面图; 
图9A和图9B是示出半导体装置的一个方式的平面图及截面图; 
图10A至图10C是示出半导体装置的制造工序的一例的截面图; 
图11A至图11C是示出半导体装置的制造工序的一例的截面图; 
图12A和图12B是示出半导体装置的制造工序的一例的截面图; 
图13A和图13B是示出半导体装置的一个方式的平面图及截面 图; 
图14A至图14C是示出半导体装置的制造工序的一例的截面图; 
图15A至图15C是示出半导体装置的结构的一例的图; 
图16A和图16B是示出半导体装置的结构的一例的图; 
图17A和图17B是示出半导体装置的结构的一例的图; 
图18A和图18B是示出半导体装置的结构的一例的图; 
图19是示出半导体装置的结构的一例的图; 
图20是示出半导体装置的结构的一例的图; 
图21是示出半导体装置的结构的一例的图; 
图22A至图22E是示出电子设备的图; 
图23是示出有关本发明的实施例的测定结果的图表; 
图24是示出有关本发明的实施例的测定结果的图表; 
图25是示出有关本发明的实施例的测定结果的图表; 
图26是示出有关本发明的实施例的测定结果的图表; 
图27是示出有关本发明的实施例的测定结果的图表。 
具体实施方式
下面,参照附图对本说明书所公开的发明的实施方式进行详细说明。但是,本发明不局限于以下说明,所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此,本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。 
注意,在以下说明的实施方式中,有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分,而省略其重复说明。 
注意,为了便于理解,在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此,所公开的发明不一定局限于附图等所公开的位置、尺寸及范围等。 
另外,本说明书中的“第一”、“第二”、“第三”等的序数词是为了 避免构成要素的混淆而标记的,而不是用于在数目方面上进行限制。 
另外,在本说明书等中,术语“上”或“下”不局限于构成要素的位置关系为“正上方”或“正下方”。例如,“栅极绝缘层上的栅电极”的表述不排除栅极绝缘层与栅电极之间具有其它构成要素的情况。 
另外,在本说明书等中,术语“电极”或“布线”不限定这些构成要素的功能。例如,有时将“电极”用作“布线”的一部分,反之亦然。再者,术语“电极”或“布线”还包括多个“电极”或“布线”形成为一体的情况等。 
此外,在采用极性不同的晶体管的情况下或在电路工作中电流方向发生变化的情况等下,“源极”和“漏极”的功能有时互相调换。因此,在本说明书等中,可以互相调换使用术语“源极”和“漏极”。 
另外,在本说明书等中,“电连接”包括通过“具有某种电作用的元件”连接的情况。这里,“具有某种电作用的元件”只要可以进行连接对象间的电信号的发送和接收,就没有特别的限制。例如,“具有某种电作用的元件”不仅包括电极和布线,而且还包括晶体管等的开关元件、电阻元件、电感器、电容器、具有其他各种功能的元件等。 
实施方式1 
在本实施方式中,参照图1A至图5E对半导体装置及其制造方法的一个方式进行说明。 
〈半导体装置的结构例子〉 
在图1A和图1B中,作为半导体装置的例子示出作为顶栅结构的晶体管的平面图及截面图的一例。图1A是平面图,图1B是沿着图1A中的线A-B的截面图。注意,在图1A中,为了简化起见,省略晶体管150的构成要素的一部分(例如,衬底100等)。 
图1A和图1B所示的晶体管150在衬底100上具有:基底膜102、氧化物半导体膜106、栅极绝缘膜108、至少与氧化物半导体膜106重叠的栅电极110以及与氧化物半导体膜106电连接的源电极114a和漏电极114b。 
用于氧化物半导体膜106的氧化物半导体优选含有铟(In)及锌(Zn)。此外,作为用来降低使用该氧化物半导体而成的晶体管的电特性的偏差的稳定剂,优选除了上述元素以外还含有镓(Ga)。此外,作为稳定剂优选含有锡(Sn)。另外,作为稳定剂,优选含有选自铪(Hf)、锆(Zr)、钛(Ti)、钪(Sc)、钇(Y)、镧系元素(例如,铈(Ce)、钕(Nd)、钆(Gd))中的一种或多种。 
例如,作为氧化物半导体,可以使用氧化铟、氧化锡、氧化锌、In-Zn类氧化物、Sn-Zn类氧化物、Al-Zn类氧化物、Zn-Mg类氧化物、Sn-Mg类氧化物、In-Mg类氧化物、In-Ga类氧化物、In-Ga-Zn类氧化物(IGZO)、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、Sn-Ga-Zn类氧化物、Al-Ga-Zn类氧化物、Sn-Al-Zn类氧化物、In-Hf-Zn类氧化物、In-Zr-Zn类氧化物、In-Ti-Zn类氧化物、In-Sc-Zn类氧化物、In-Y-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物、In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物。 
注意,在此,例如In-Ga-Zn类氧化物是指作为主要成分含有In、Ga和Zn的氧化物,对In、Ga、Zn的比率没有限制。此外,也可以含有In、Ga、Zn以外的金属元素。另外,In-Ga-Zn类氧化物由于无电场时的电阻足够高而能够充分地降低截止电流,且迁移率也高,所以作为用于半导体装置的半导体材料十分合适。 
例如,可以使用In:Ga:Zn=1:1:1(=1/3:1/3:1/3)、In:Ga:Zn=3:1:2(=1/2:1/6:1/3)、In:Ga:Zn=1:3:2(=1/6:1/2:1/3)或者In:Ga:Zn=2:2:1(=2/5:2/5:1/5)的原子比的In-Ga-Zn类氧化物或具有近于上述原子比的原子比的氧化物。或者,可以使用In:Sn:Zn=1:1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1/6:1/2) 或者In:Sn:Zn=2:1:5(=1/4:1/8:5/8)的原子比的In-Sn-Zn类氧化物或具有近于上述原子比的原子比的氧化物。 
另外,作为氧化物半导体,也可以使用表示为InMO3(ZnO)m(m>0且m不是整数)的材料。注意,M表示选自Ga、Fe、Mn和Co中的一种或多种金属元素。此外,作为氧化物半导体,也可以使用表示为In2SnO5(ZnO)n(n>0且n是整数)的材料。使用氧化物半导体材料形成的膜(以下记载为“氧化物半导体膜”)例如可以通过如下方法形成:利用诸如溅射法或电子束蒸镀法等PVD法等形成氧化物半导体膜,并在该膜上利用光刻工序等形成抗蚀剂掩模,然后利用干蚀刻法或湿蚀刻法等选择性地去除半导体膜。 
氧化物半导体膜106有可能处于单晶、多晶(polycrystal)或非晶等状态。作为氧化物半导体膜优选使用CAAC-OS(C Axis AlignedCrystalline Oxide Semiconductor:c轴取向结晶氧化物半导体)膜。另外,将氧化物半导体膜106的厚度设定为5nm以上且200nm以下,优选设定为10nm以上且30nm以下。 
CAAC-OS膜不是完全的单晶,也不是完全的非晶。CAAC-OS膜是在非晶相中具有结晶部及非晶部的结晶-非晶混合相结构的氧化物半导体膜。另外,一般该结晶部分的尺寸为能够容纳于一个边长小于100nm的立方体内的尺寸。另外,在使用透射电子显微镜(TEM,Transmission Electron Microscope)观察时的图像中,包含于CAAC-OS膜中的非晶部与结晶部的边界不明确。另外,在CAAC-OS膜中利用TEM观察不到晶界(grain boundary)。因此,在CAAC-OS膜中,起因于晶界的电子迁移率的降低得到抑制。 
在包含于CAAC-OS膜中的结晶部中,c轴与平行于形成CAAC-OS膜的表面的法线向量或CAAC-OS膜的表面的法线向量的方向一致,在从垂直于ab平面的方向看时形成有三角形或六角形的原子排列,并且含有金属原子及氧原子的层重叠。另外,层的法线向量为c轴方向。另外,不同结晶部的a轴及b轴的方向也可以彼此不同。在本说明书中,在只记载为“垂直”时,也包括85°以上且95°以下的范 围。另外,当只记载为“平行”时,也包括-5°以上且5°以下的范围。 
另外,在CAAC-OS膜中,结晶部的分布也可以不均匀。例如,在CAAC-OS膜的形成过程中,当从氧化物半导体膜的表面一侧开始进行晶体生长时,与被形成面附近相比,有时在表面附近结晶部所占的比例高。另外,通过对CAAC-OS膜添加杂质,也有时在该杂质添加区中结晶部发生非晶化。 
由于包含于CAAC-OS膜中的结晶部的c轴与平行于形成CAAC-OS膜的表面的法线向量或CAAC-OS膜的表面的法线向量的方向一致,所以有时其根据CAAC-OS膜的形状(CAAC-OS膜的被形成面的截面形状或CAAC-OS膜的表面的截面形状)而朝向不同的方向。另外,结晶部的c轴方向是平行于形成CAAC-OS膜时的CAAC-OS膜的被形成面的法线向量或CAAC-OS膜的表面的法线向量的方向。结晶部是通过膜形成或通过在膜形成之后进行加热处理等的晶化处理而形成的。 
在使用CAAC-OS膜的晶体管中由可见光或紫外光的照射引起的电特性变动小。因此,该晶体管的可靠性高。 
另外,如图1B所示,氧化物半导体膜106的端部优选为20°至50°的锥角。另外,锥角是指:当在从垂直于具有锥形形状的膜(例如,氧化物半导体膜106)的截面(与衬底表面正交的面)的方向观察该膜时,该膜的侧面与底面所形成的倾斜角。当氧化物半导体膜106的端部为20°至50°的锥角时,可以抑制氧缺陷的产生,由此可以减小晶体管150的泄漏电流的产生。 
作为基底膜102,使用单层或叠层的具有结晶性的氧化物膜。另外,作为用于基底膜102的氧化物膜,优选含有氧化物半导体膜106的构成元素的铟(In)及锌(Zn),以降低基底膜102与氧化物半导体膜106之间的晶格不匹配。除此之外,该氧化物膜优选还含有选自锆(Zr)、钇(Y)和铈(Ce)中的一种或多种。当基底膜102含有这些材料时,可以降低基底膜102的导电率,由此在源电极与漏电极之间流过的载流子不容易受到基底膜102的影响。 
例如,作为用于基底膜102的氧化物材料,可以使用In-Zr-Zn类氧化物、In-Y-Zn类氧化物、In-Ce-Zn类氧化物。 
当作为基底膜102使用一般用作绝缘膜的膜,诸如氧化硅等非晶膜时,作为阻挡氧化物半导体膜的晶化的元素的硅等杂质混入到氧化物半导体膜中,尤其混入到氧化物半导体膜中的与氧化硅之间的界面附近,而容易使氧化物半导体膜的一部分成为非晶状态。然而,如本说明书的一个方式所示那样,当作为基底膜102使用含有氧化物半导体膜的构成元素的具有结晶性的氧化物膜时,基底膜102不包含阻挡氧化物半导体膜的晶化的元素,或者不以阻挡氧化物半导体膜的晶化的浓度含有该元素,所以可以抑制由于杂质(也可以说是阻挡晶化的元素)从基底膜102混入到氧化物半导体膜106而降低氧化物半导体膜106的结晶性。从而,可以形成从与基底膜102之间的界面附近在膜厚度方向上的大范围内具有结晶性的氧化物半导体膜106。 
另外,通过在刚进行膜形成之后或者在进行膜形成之后对上述氧化物膜进行加热处理,可以使该膜具有结晶性。由此,可以降低基底膜102与氧化物半导体膜106之间的晶格不匹配,从而,以反映基底膜102的结晶状态的方式(即,以基底膜102为晶种)从与基底膜102之间的界面附近开始进行氧化物半导体膜106的晶体生长。从而,可以形成从与基底膜102之间的界面附近起在膜厚度方向上的大范围内具有结晶性的氧化物半导体膜106。 
再者,由于上述氧化物材料含有氧化物半导体膜106的构成元素,所以晶格不匹配小。因此,可以降低基底膜102与氧化物半导体膜106之间的界面的界面能级密度。由此,可以改善晶体管150的电特性(例如,可以降低截止电流或阈值电压的偏差等)。 
另外,当基底膜102具有叠层结构时,可以在防止杂质扩散的效果高的膜上形成上述具有结晶性的氧化物膜。作为防止杂质扩散的效果高的膜,可以举出氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧氮化铝膜、氮氧化铝膜、氮化铝膜等。此外,也可以在氧化镓膜、氧化钇膜、氧化镧膜等上形成上述具有结晶性的氧化物膜。 
当基底膜102具有如上所述那样的叠层结构时,可以提高防止衬底100内部或其表面的杂质扩散到氧化物半导体膜106中的效果,所以可以抑制晶体管150的电特性劣化。由此,可以提高作为构成要素具有晶体管150的半导体装置的工作特性等性能。 
另外,关于其他构成要素的详细内容,参照图2A至图3D在后述的晶体管150的制造方法的描述中进行说明。 
另外,也可以在晶体管150上还设置绝缘膜或平坦化绝缘膜。 
下面,参照图2A至图3D对图1A和图1B所示的晶体管150的制造工序的例子进行说明。 
〈晶体管150的制造工序〉 
参照图2A至图3D对图1A和图1B所示的晶体管150的制造工序的一例进行说明。 
首先,准备衬底100,并在衬底100上形成基底膜102(参照图2A)。 
虽然对可用作衬底100的衬底没有很大的限制,但是至少需要具有能够承受后面的加热处理的程度的耐热性。例如,可以使用玻璃衬底如硼硅酸钡玻璃和硼硅酸铝玻璃等、陶瓷衬底、石英衬底、蓝宝石衬底等。此外,还可以应用以硅或碳化硅等为材料的单晶半导体衬底或多晶半导体衬底、以硅锗等为材料的化合物半导体衬底、SOI衬底等。 
另外,作为衬底100,也可以使用柔性衬底。在使用柔性衬底时,既可以在柔性衬底上直接形成包括氧化物半导体膜106的晶体管,也可以在其他制造衬底上形成包括氧化物半导体膜106的晶体管,然后将其剥离并转置到柔性衬底上。另外,为了将晶体管从制造衬底剥上离并转置到柔性衬底上,优选在制造衬底与包括氧化物半导体膜106的晶体管之间设置剥离层。 
另外,优选在形成基底膜102之前进行降低附着于衬底100表面的杂质(例如,氢、水分或有机物等)的处理。在衬底表面充分清洁的情况下,也可以不进行降低附着于衬底表面的杂质的处理。 
作为降低附着于衬底表面的杂质的方法,例如可以进行等离子体处理、加热处理或药剂处理。优选进行等离子体处理。具体而言,也可以通过在含有稀有气体(氦、氖、氩、氪、氙等)、氧或氮的气氛下生成等离子体并对衬底施加偏置电压来对衬底表面进行等离子体处理。另外,在进行该处理之后,通过以不暴露于大气的方式形成基底膜102,可以因由大气暴露导致杂质再次附着于衬底100。 
另外,优选的是,预先以低于衬底100的应变点的温度进行加热处理来收缩(也被称为热收缩)衬底100。由此,因为可以抑制在晶体管150的制造工序中对衬底进行加热而,导致的衬底100的收缩量,由此可以抑制例如曝光工序等中的掩模偏移(misalignment)。 
作为基底膜102,如上述〈半导体装置的结构例子〉所示,可以利用溅射法等形成含有铟(In)及锌(Zn)以及选自锆(Zr)、钇(Y)和铈(Ce)中的一种或多种的膜。该膜具有在后面的工序中能够用作氧化物半导体膜106的晶种的结晶性。在实施例1中,将满足上述条件的基底膜102的结晶结构与膜形成条件一同示出。 
另外,由于上述基底膜102含有氧化物半导体膜106的构成元素,所以基底膜102与氧化物半导体膜106之间的晶格不匹配小。因此,可以降低基底膜102与氧化物半导体膜106之间的界面的界面能级密度。 
另外,基底膜102优选使用氧化物绝缘膜。通过作为基底膜102使用氧化物绝缘膜,可以在后面的工序中在形成氧化物半导体膜106之后对基底膜102进行加热来使其释放氧,所以可以将基底膜102中的过剩的氧供应到氧化物半导体膜106中。尤其是,基底膜102中(块体中)优选存在至少超过化学计量比的量的氧。氧化物半导体膜中的氧缺陷的一部分成为载流子的发生源,所以会成为使晶体管的阈值电压变动的原因,但是通过利用从基底膜102供给的氧填补氧化物半导体膜106中的氧缺陷,可以改善使用该氧化物半导体膜的晶体管150的电特性。作为基底膜102,为了形成如上所述的存在至少超过化学计量比的量的氧的绝缘膜,优选利用溅射法形成基底膜102。 
此外,在上述“通过加热处理释放氧”是指当利用TDS(ThermalDesorption Spectroscopy,热脱附谱分析法)分析时,氧分子的释放量为1.0×1018分子/cm3以上,优选为3.0×1019分子/cm3以上,更优选为1.0×1020分子/cm3以上。 
作为形成存在至少超过化学计量比的量的氧的基底膜102的其他方法,例如可以举出如下方法:即将形成有基底膜102的衬底放入加热装置(例如可以使用GRTA(Gas Rapid Thermal Anneal,气体快速热退火)装置、LRTA(Lamp Rapid Thermal Anneal,灯快速热退火)装置等的RTA(Rapid Thermal Anneal,快速热退火)装置)中,并引入高纯度的氧气体、高纯度的一氧化二氮气体、高纯度的氧化亚氮气体或超干燥空气(使用CRDS(Cavity Ring-Down laserSpectroscopy,光腔衰荡光谱法)方式的露点计进行测定时的水分量是20ppm(露点换算,-55℃)以下,优选的是1ppm以下,更优选的是10ppb以下的空气)进行加热处理的方法。另外,氧气体或一氧化二氮气体优选不包含水、氢等。或者,优选将引入到加热处理装置中的氧气体或一氧化二氮气体的纯度设定为6N以上,优选为7N以上(也就是说,将氧气体或一氧化二氮气体中的杂质的浓度设定为1ppm以下,优选设定为0.1ppm以下)。另外,在上述加热处理中通过使装置内部的压力处于高压状态,可以有效地对基底膜102添加氧。 
作为形成存在至少超过化学计量比的量的氧的基底膜102的其他方法,例如可以举出利用离子注入法、离子掺杂法、等离子体浸没离子注入法、等离子体处理等对基底膜102添加氧(至少包括氧自由基、氧原子和氧离子中的任一种)的方法。 
另外,基底膜102的表面优选具有高平坦性。具体而言,基底膜102的表面的平均面粗糙度(Ra)为1nm以下,优选为0.3nm以下,进一步优选为0.1nm以下。作为提高基底膜102表面的平坦性的方法,例如可以进行化学机械抛光(CMP,Chemical Mechanical Polishing)处理等平坦化处理。通过提高基底膜102表面的平坦性,可以改善基底膜102与氧化物半导体膜106之间的界面状态,由此可以降低晶体 管150的电特性变动。 
另外,基底膜102可以采用如上述〈半导体装置的结构例子〉所记载的叠层结构。由此,防止杂质(例如,铝、镁、锶及硼等金属元素、氢、水等)从衬底100扩散到氧化物半导体膜中的效果得到提高,所以可以提高防止晶体管的电特性劣化(例如,晶体管的常导通化(阈值电压的负漂移化)、阈值电压的偏差的产生、场效应迁移度的下降等)的效果。 
另外,在后面的工序中,当在基底膜102上形成氧化物半导体膜106时,为了使氧化物半导体膜106尽量不包含氢或水,作为氧化物半导体膜106的膜形成工序的预处理,优选在溅射装置的预热室中对形成有基底膜102的衬底进行预热,来使附着于衬底100及基底膜102的氢或水分等杂质脱离且进行排气。在此,加热处理可以在100℃以上且450℃以下的温度下进行。另外,优选适当地组合干燥泵等粗真空泵和溅射离子泵、涡轮分子泵及低温泵等高真空泵进行处理室的排气。涡轮分子泵在大分子的排气方面优秀,但是对水分和氢的排气能力低。并且,将上述泵与对水分的排气能力高的低温泵或对氢的排气能力高的溅射离子泵组合而使用是有效的。另外,此时,通过一边导入惰性气体一边去除杂质,可以进一步提高仅靠排气不容易脱离的水分等的脱离速度。 
另外,优选在形成氧化物半导体膜106之前,进行引入氩气体而产生等离子体来去除附着于基底膜102表面的粉状物质(也称为微粒、尘屑)或有机物的处理(也被称为反溅射)。此外,也可以使用氮、氦、氧等的气体代替氩。 
接着,在基底膜102上利用溅射法形成氧化物半导体膜106(参照图2B)。将氧化物半导体膜106的厚度设定为1nm以上且200nm以下,优选为1nm以上且30nm以下,更优选为1nm以上且10nm以下。通过将氧化物半导体膜106的厚度设定为上述厚度,可以抑制晶体管150的短沟道效应。另外,优选以不接触于大气的方式连续地形成基底膜102及氧化物半导体膜106。 
另外,在本实施方式中,使用In-Ga-Zn类氧化物靶材利用溅射法形成氧化物半导体膜106。此外,氧化物半导体膜106可以在稀有气体(典型的为氩)气氛下、在氧气氛下或者在稀有气体和氧的混合气氛下利用溅射法形成。 
当作为氧化物半导体膜106利用溅射法形成In-Ga-Zn-O膜时,例如可以使用如下靶材:原子数比为In:Ga:Zn=1:1:1的氧化物靶材;原子数比为In:Ga:Zn=3:1:2的氧化物靶材;原子数比为In:Ga:Zn=2:1:3的氧化物靶材;原子数比为In:Ga:Zn=1:3:2的氧化物靶材。注意,氧化物半导体膜106的靶材不局限于这些材料及组成。 
另外,氧化物靶材的相对密度为90%以上且100%以下,优选为95%以上且99.9%以下。通过使用相对密度高的氧化物靶材,可以形成致密的氧化物半导体膜106。 
作为形成氧化物半导体膜106时使用的溅射气体,优选使用去除了杂质诸如氢、水、羟基或氢化物等的高纯度气体。 
当氧化物半导体膜106含有多量的氢时,该氢与氧化物半导体结合而成使该氢的一部分成为供体,由此产生作为载流子的电子。其结果是,晶体管的阈值电压向负方向漂移。因此,将氧化物半导体膜106中的氢浓度设定为低于5×1018原子/cm3,优选设定为1×1018原子/cm3以下,更优选设定为5×1017原子/cm3以下,进一步优选设定为1×1016原子/cm3以下。另外,上述氧化物半导体膜中的氢浓度是通过使用二次离子质谱分析技术(SIMS:Secondary Ion Mass Spectrometry)而测量的。 
例如,优选的是,使用纯度为6N以上,优选为7N以上(也就是说,气体中的杂质浓度为1ppm以下,优选为0.1ppm以下)的膜形成气体。 
另外,为了去除膜形成室中的水分(包括水、水蒸气、氢、羟基或氢化物),优选使用吸附型的真空泵,例如低温泵、离子泵、钛升华泵。另外,作为排气单元也可以使用配备有冷阱的涡轮分子泵。由于在利用低温泵进行了排气的膜形成室中,如氢原子、水(H2O)等 的含有氢原子的化合物(还优选包括含有碳原子的化合物)等被排出,由此可以降低利用该膜形成室形成的氧化物半导体膜中含有的氢或水分等杂质的浓度。 
并且,优选尽量不使氧化物半导体膜含有氮。这是因为,与含有氢的情况同样地,氮与氧化物半导体结合而使氮的一部分成为施体,由此产生作为载流子的电子。因此,优选使用如下膜:即当对氧化物半导体膜进行加热并进行TDS分析时,从该膜释放的氨分子的释放量的峰值为5.0×1021分子/cm3以下,优选为1.0×1021分子/cm3以下,更优选为8.0×1021分子/cm3以下。 
另外,当氧化物半导体膜106含有碱金属或碱土金属时,有时其与氧化物半导体结合而产生载流子,而导致增大晶体管的截止电流。因此,优选将氧化物半导体膜106中的碱金属或碱土金属的浓度设定为1×1018原子/cm3,优选为2×1016原子/cm3。 
当作为氧化物半导体膜106使用CAAC-OS膜时,作为形成该CAAC-OS膜的方法,可以举出两个方法:第一个方法是通过将膜形成温度设定为200℃以上且450℃以下形成氧化物半导体膜来在氧化物半导体膜中形成c轴与平行于形成氧化物半导体膜的表面的法线向量或氧化物半导体膜的表面的法线向量的方向一致的结晶部;第二个方法是在形成薄的氧化物半导体膜之后,进行200℃以上且700℃以下的加热处理,来在氧化物半导体膜中形成c轴与平行于形成氧化物半导体膜的表面的法线向量或氧化物半导体膜的表面的法线向量的方向一致的结晶部。 
由于以反映基底(在本实施方式中,相当于基底膜102)的结晶性的方式形成氧化物半导体膜106,所以例如当作为基底使用氧化硅等非晶膜时,氧化物半导体膜106中的与基底膜102之间的界面附近容易处于非晶状态。 
然而,如本说明书的一个方式所示,当作为基底膜102使用具有结晶性的氧化物膜时,氧化物半导体膜106与基底膜102之间的晶格不匹配小,所以氧化物半导体膜106以反映基底膜102的结晶状态的 方式(即,以基底膜102为晶种)从与基底膜102之间的界面附近开始进行晶体生长。从而,作为氧化物半导体膜106可以形成从与基底膜102之间的界面附近开始在膜厚度方向上的大范围内具有结晶性的CAAC-OS膜。 
另外,当利用溅射法形成氧化物半导体膜106时,在构成氧化物半导体膜106的元素等具有高能级而碰撞到基底膜102的情况下,构成基底膜102的元素的键合被切断并且该被切断键合的元素混入到氧化物半导体膜106中(也被称为“混合现象”、“混合效应”)。氧化物半导体膜106中的与基底膜102之间的界面附近该现象尤为显著。 
当作为基底膜102使用一般用于绝缘膜的膜,诸如氧化硅等非晶膜时,在发生上述混合现象的情况下,作为阻挡氧化物半导体膜的晶化的元素的硅等杂质混入到氧化物半导体膜中,尤其混入到氧化物半导体膜中的氧化物半导体膜与氧化硅之间的界面附近,而使氧化物半导体膜的一部分成为非晶状态。因此,对晶体管的电特性(例如,截止电流或阈值电压的偏差等)造成不良影响。然而,如本说明书的一个方式所示那样,当作为基底膜102使用含有氧化物半导体膜的构成元素的具有结晶性的氧化物膜时,基底膜102不包含阻挡氧化物半导体膜的晶化的元素,或者不以阻挡氧化物半导体膜的晶化的浓度含有该元素,所以,即使在发生上述混合现象的情况下,也可以抑制由于杂质(也可以说是阻挡晶化的元素)从基底膜102混入到氧化物半导体膜106而降低氧化物半导体膜106的结晶性的情况。所以,可以抑制晶体管的电特性的变动。 
另外,通过一边加热衬底100一边进行膜形成,可以降低包含在所形成的氧化物半导体膜106中的氢或水等杂质的浓度(脱水化处理、脱氢化处理)。另外,可以减轻由于溅射带来的损伤,所以是优选的。 
另外,当作为氧化物半导体膜106形成CAAC-OS膜以外的具有结晶性的氧化物半导体膜(单晶或多晶)时,对膜形成温度没有特别的限制。在形成CAAC-OS膜以外的具有结晶性的氧化物半导体膜的情况下也通过作为基底膜102使用具有结晶性的氧化物膜,由于以反 应基底膜102的结晶状态的方式从与基底膜102之间的界面附近开始进行氧化物半导体膜106的晶体生长,所以可以形成从与基底膜102之间的界面附近在膜厚度方向上的大范围内具有结晶性的氧化物半导体膜106。 
另外,也可以在形成氧化物半导体膜106之后对氧化物半导体膜106进行加热处理。该加热处理的温度为300℃以上且700℃以下或者低于衬底的应变点。通过进行该加热处理,可以去除过剩的氢(包含水、羟基)。 
例如,可以将被处理物放入使用电阻发热体等的电炉中,并在氮气氛下以450℃、1小时的条件进行该加热处理。在该期间,不使氧化物半导体膜106接触大气,以避免水或氢的混入。 
加热处理装置不局限于电炉,还可以使用利用被加热的气体等的介质的热传导或热辐射来加热被处理物的装置。例如,可以使用GRTA(Gas Rapid Thermal Anneal:气体快速热退火)装置、LRTA(LampRapid Thermal Anneal:灯快速热退火)装置等的RTA(RapidThermal Anneal:快速热退火)装置。LRTA装置是通过利用从卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或者高压汞灯等的灯发射的光(电磁波)的辐射来加热被处理物的装置。GRTA装置是使用高温气体进行加热处理的装置。作为气体,使用氩等稀有气体或氮等即使进行加热处理也不与被处理物产生反应的惰性气体。 
例如,作为该加热处理,可以采用GRTA处理,即:将被处理物放入被加热的惰性气体气氛中,进行几分钟的加热,然后从该惰性气体气氛中取出被处理物。通过使用GRTA处理,可以在短时间内进行高温加热处理。另外,即使温度条件超过被处理物的耐热温度,也可以应用GRTA处理。另外,在处理中,还可以将惰性气体切换为含有氧的气体。 
另外,作为惰性气体气氛,优选采用以氮或稀有气体(氦、氖、氩等)为主要成分且不含有水、氢等的气氛。例如,将引入加热处理装置中的氮、氦、氖、氩等稀有气体的纯度设定为6N(99.9999%)以 上,优选设定为7N(99.99999%)以上(即,杂质浓度为1ppm以下,优选为0.1ppm以下)。 
另外,当进行上述脱水化处理或脱氢化处理时,作为氧化物半导体膜的主要构成材料的氧也有可能同时脱离而减少。在氧化物半导体膜中,氧脱离的部分存在有氧缺陷,而起因于该氧缺陷会产生导致晶体管的电特性变动的施主能级。因此,在进行脱水化处理或脱氢化处理的情况下,优选对氧化物半导体膜106供应氧。通过对氧化物半导体膜106供应氧,可以填补膜中的氧缺陷。 
作为填补氧化物半导体膜106中的氧缺陷的方法,例如可以举出如下方法:即在对氧化物半导体膜106进行脱水化处理(脱氢化处理)之后,对同一炉引入高纯度的氧气体、高纯度的一氧化二氮气体、高纯度的氧化亚氮气体或超干燥空气(使用CRDS(Cavity Ring-Downlaser Spectroscopy,光腔衰荡光谱法)方式的露点计进行测定时的水分量是20ppm(露点换算,-55℃)以下,优选的是1ppm以下,更优选的是10ppb以下的空气)的方法。氧气体或一氧化二氮气体优选不包含水、氢等。或者,优选将引入到加热处理装置中的氧气体或一氧化二氮气体的纯度设定为6N以上,优选为7N以上(也就是说,将氧气体或一氧化二氮气体中的杂质的浓度设定为1ppm以下,优选设定为0.1ppm以下)。另外,在上述加热处理中通过使装置内部的压力处于高压状态,可以有效地对氧化物半导体膜106添加氧。 
此外,作为填补氧化物半导体膜106中的氧缺陷的方法,例如可以举出利用离子注入法、离子掺杂法、等离子体浸没离子注入法、等离子体处理等对氧化物半导体膜106添加氧(至少包括氧自由基、氧原子和氧离子中的任一种)的方法。 
如上所述,通过对膜形成之后的氧化物半导体膜106进行脱水化处理(脱氢化处理)并从氧化物半导体膜去除氢或水分来以尽量不包含杂质的方式进行高纯度化,并且,通过对氧化物半导体膜106供应进行由于脱水化处理(脱氢化处理)而同时减少的氧化物半导体膜的主要构成材料的氧(可以称为过氧化)来填补氧缺陷。由此,可以实 现i型(本征)的氧化物半导体膜106或无限趋近于i型(本征)的氧化物半导体膜106。由此,可以使氧化物半导体膜的费米能级(Ef)成为与本征费米能级(Ei)相同的程度。因此,通过将该氧化物半导体膜用于晶体管,可以降低起因于氧缺陷的晶体管的阈值电压Vth的偏差等。 
另外,氧化物半导体膜106的脱水化处理(脱氢化处理)优选在对氧化物半导体膜106供应氧之前进行。 
另外,虽然在上述说明中在将氧化物半导体膜106加工为岛状之前进行脱水化处理及过氧化处理,但是所公开的发明的一个方式不局限于此。也可以在将氧化物半导体膜106加工为岛状之后进行上述处理。 
接着,通过光刻工序对氧化物半导体膜106加工为岛状的氧化物半导体膜106(参照图2C)。另外,也可以利用喷墨法形成用来形成岛状的氧化物半导体膜106的抗蚀剂掩模。由于在利用喷墨法形成抗蚀剂掩模时不需要光掩模,所以可以降低制造成本。另外,氧化物半导体膜106的蚀刻可以采用干蚀刻和湿蚀刻中的一方或双方。 
另外,如图2C所示,氧化物半导体膜106的端部优选具有20°至50°的锥角。当氧化物半导体膜106的端部具有锥角时,可以抑制氧缺陷的产生,由此可以减小晶体管150的泄漏电流的产生。 
接着,在氧化物半导体膜106上形成用来形成栅极绝缘膜108的绝缘膜107(参照图2D)。在此,将绝缘膜107的厚度例如可以设定为1nm以上且50nm以下。另外,作为绝缘膜107的膜形成方法,例如可以采用溅射法、MBE(Molecular Beam Epitaxy:分子束外延)法、CVD法、脉冲激光沉积法、ALD(Atomic Layer Deposition:原子层沉积)法等。 
绝缘膜107优选使用具有充分的耐压性及绝缘性的氧化物绝缘膜。绝缘膜107例如可以使用利用CVD法或溅射法等形成的氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜、氧化镓膜、氧化钇膜、氧化镧膜等的单层或 叠层。此外,作为绝缘膜107的至少一部分可以使用氧化铪膜、硅酸铪膜(HfSixOy(x>0,y>0))、添加有氮的硅酸铪膜(HfSiOxNy(x>0、y>0))及铝酸铪膜(HfAlxOy(x>0、y>0))等高k材料。由此可以降低栅极泄漏电流。 
另外,通过使用氧化物绝缘膜作为绝缘膜107,与基底膜102同样地可以利用加热处理使该氧化物绝缘膜中的氧的一部分脱离并将该氧供应到氧化物半导体膜106以填补氧化物半导体膜106中的氧缺陷。该处理的详细内容可以参照基底膜102的说明。只要是在形成绝缘膜107之后对绝缘膜107的加热处理的时序没有特别的限制。 
另外,绝缘膜107中(块体中)优选存在至少超过化学计量比的量的氧,例如,作为绝缘膜107优选使用以SiO2+α(注意,α>0)表示的氧化硅膜。通过使用这种氧化硅膜作为绝缘膜107,可以对氧化物半导体膜106供应氧,由此可以改善使用该氧化物半导体膜106的晶体管150的晶体管特性。 
因为,当绝缘膜107为叠层结构时,优选在氧化硅膜上层叠氧化镓膜、氧化铝膜、氧氮化铝膜、氮氧化铝膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化钇膜、氧化镧膜等。此外,也可以在氧化硅膜上层叠氧化铪膜、硅酸铪膜(HfSixOy(x>0,y>0))、添加有氮的硅酸铪膜(HfSiOxNy(x>0、y>0))及铝酸铪膜(HfAlxOy(x>0、y>0))等高k材料。通过将这些高k材料用于绝缘膜107的至少一部分,可以降低栅极泄漏电流。 
当作为绝缘膜107使用氧化物绝缘膜时,通过对该氧化物绝缘膜进行加热来使其释放氧,所以可以将氧供应到氧化物半导体膜106中,由此可以填补氧化物半导体膜106中的氧缺陷。尤其是,绝缘膜107中(块体中)优选存在至少超过化学计量比的量的氧,例如,作为绝缘膜107优选使用以SiO2+α(注意,α>0)表示的氧化硅膜。通过使用这种氧化硅膜作为绝缘膜107,可以对氧化物半导体膜106供应氧,由此可以改善使用该氧化物半导体膜106的晶体管150的晶体管特性。 
当作为绝缘膜107形成存在至少超过化学计量比的量的氧的绝缘 膜时,优选利用溅射法形成绝缘膜107。另外,当利用溅射法时,通过采用如上所述那样使用高纯度的气体、对膜形成装置进行焙烤并利用排气装置对杂质进行排气以及对衬底进行预热等的方法尽量去除膜形成装置内的氢或水分等杂质,可以抑制绝缘膜107中的氢或水分的浓度。从这个角度来看也优选利用溅射法形成绝缘膜107。 
接着,在绝缘膜107上形成用来形成栅电极110(包括由与此相同的层形成的布线)的导电膜109(参照图3A)。作为导电膜109,例如可以使用钼、钛、钽、钨、铝、铜、钕、钪等的金属材料或以这些金属材料为主要成分的合金材料。用于栅电极的导电膜也可以使用导电金属氧化物形成。作为导电金属氧化物,可以采用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、铟锡氧化物(In2O3-SnO2,有时缩写为ITO)、铟锌氧化物(In2O3-ZnO)或者通过使这些金属氧化物材料含有硅或氧化硅而形成的金属氧化物。栅电极可以使用上述材料的单层或叠层形成。对形成方法也没有特别的限制,可以使用蒸镀法、CVD法、溅射法、旋涂法等的各种膜形成方法。 
此外,当与绝缘膜107接触的导电膜109的一层可以使用包含氮的金属氧化物膜,具体地说,可以使用包含氮的In-Ga-Zn-O膜、包含氮的In-Sn-O膜、包含氮的In-Ga-O膜、包含氮的In-Zn-O膜、包含氮的Sn-O膜、包含氮的In-O膜以及金属氮化膜(InN、SnN等)。这些膜具有5eV(电子伏特)以上的功函数,优选具有5.5eV(电子伏特)以上的功函数。当将该膜用作导电膜109时,可以使晶体管的电特性的阈值电压成为正值,而能够实现所谓的常关闭型(normallyoff)的开关元件。 
接着,利用光刻工序在导电膜109上形成抗蚀剂掩模,并进行选择性的蚀刻来形成栅电极110及栅极绝缘膜108,然后去除抗蚀剂掩模(参照图3B)。此外,也可以通过喷墨法形成用来形成栅电极110及栅极绝缘膜108的抗蚀剂掩模。当利用喷墨法形成抗蚀剂掩模时不需要光掩模,由此可以降低制造成本。另外,作为栅电极110及栅极绝缘膜108的蚀刻,可以采用干蚀刻和湿蚀刻中的一方或双方。 
接着,利用离子掺杂法或离子注入法对氧化物半导体膜106添加用来改变氧化物半导体膜106的导电率的杂质离子130。此时,由于栅电极110及栅极绝缘膜108用作掩模,所以在氧化物半导体膜106中自对准地形成高电阻区106a(用作沟道形成区)及低电阻区106b(参照图3C)。另外,作为杂质离子130,可以使用选自第15族元素(典型为氮(N)、磷(P)、砷(As)以及锑(Sb))、硼(B)、铝(Al)、氩(Ar)、氦(He)、氖(Ne)、铟(In)、氟(F)、氯(Cl)、钛(Ti)以和锌(Zn)中的一种以上。在离子注入法中,使用仅引出所需要的离子的质量分离器,所以能够对对象物选择性地仅添加杂质离子130。因此,与利用离子掺杂法添加的情况相比,混入到氧化物半导体膜106中的杂质(例如氢等)减少,所以是优选的。注意,这并不是将离子掺杂法排除在外。 
接着,在氧化物半导体膜106上形成用于源电极及漏电极(包括由与其相同的层形成的布线)的导电膜。作为用于源电极及漏电极的导电膜,例如可以使用含有选自铝、铬、铜、钽、钛、钼及钨中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)等。另外,还可以采用在铝、铜等金属膜的下侧和上侧中的一方或双方层叠钛、钼、钨等高熔点金属膜或它们的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)的结构。此外,也可以使用导电金属氧化物形成用于源电极及漏电极的导电膜。作为导电金属氧化物,可以使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化铟锡(In2O3-SnO2,缩写为ITO)或氧化铟锌(In2O3-ZnO)。用于源电极及漏电极的导电膜可以使用上述材料的单层或叠层形成。对形成方法也没有特别的限制,可以使用蒸镀法、CVD法、溅射法、旋涂法等各种膜形成方法。 
接着,利用光刻工序在导电膜上形成抗蚀剂掩模,并通过进行选择性的蚀刻来形成源电极114a及漏电极114b,然后去除抗蚀剂掩模,由此形成晶体管150(参照图3D)。在利用该光刻工序形成抗蚀剂掩模时的曝光中,优选使用紫外线、KrF激光或ArF激光。因此,在进 行沟道长度L(相当于图3D中的箭头Z表示的宽度)短于25nm的曝光的情况下,例如优选使用波长极短,即几nm至几十nm的超紫外线(Extreme Ultraviolet)进行通过光刻工序形成抗蚀剂掩模时的曝光。利用超紫外线的曝光的分辨率高且景深大。因此,也可以使在之后形成的晶体管的沟道长度L微型化,从而可以实现电路的工作速度的高速化。 
另外,从抑制晶体管150的导通电流的下降的观点来看,氧化物半导体膜106中的与栅电极110重叠的部分的端部与氧化物半导体膜106中的与源电极114a接触且最接近于栅电极的部分的端部之间的间隔(图3D中的箭头X表示的宽度。在本说明书中,将该宽度称为“Loff宽度”)优选尽量小。并且,氧化物半导体膜106中的与栅电极110重叠的部分的端部与氧化物半导体膜106中的与漏电极114b接触的部分的最近于栅电极的端部之间的间隔(图3D中的箭头Y表示的宽度。在本说明书中,将该宽度也称为“Loff宽度”)优选尽量小。另外,当进行超过暴露装置的性能限度的微型曝光时,为了减小图3D中的X的宽度及Y的宽度,例如可以彼此不同的光掩模分别形成源电极114a和漏电极114b。由此,当进行暴露时,以源电极114a和漏电极114b中的一方尽量接近于栅电极110的方式进行对准,所以可以减小Loff宽度。 
另外,从减小晶体管150的制造时间和制造成本的观点来看,优选降低在光刻工序中使用的光掩模的数目及工序的数目。此外,为了缩减用于光刻工序的光掩模的数目及工序的数目,使用由透过的光成为多种强度的曝光掩模的多级灰度掩模形成的抗蚀剂掩模进行蚀刻工序即可。由于使用多级灰度掩模形成的抗蚀剂掩模成为具有多种厚度的形状,并且通过进行蚀刻可以进一步改变形状,因此可以用于加工为不同图案的多个蚀刻工序。由此,可以使用一个多级灰度掩模形成至少对应于两种以上的不同图案的抗蚀剂掩模。从而,可以缩减曝光掩模数,并可以缩减与其对应的光刻工序,所以可以实现工序的简化。 
另外,优选的是,当对导电膜进行蚀刻时,使蚀刻条件最适化以 防止氧化物半导体膜106被蚀刻而被分断。但是,很难获得仅对导电膜进行蚀刻而完全不对氧化物半导体膜106进行蚀刻的条件,当对导电膜进行蚀刻时,有时氧化物半导体膜106的一部分被蚀刻,例如有时氧化物半导体膜106的厚度的5%以上且50%以下被蚀刻,而氧化物半导体膜106成为具有槽部(凹部)的氧化物半导体膜106。 
在作为用于源电极及漏电极(包括由与此相同的层形成的布线)的导电膜使用氧化物半导体材料的情况下,当对导电膜进行蚀刻来形成源电极114a及漏电极114b时,为了尽量防止氧化物半导体膜106被蚀刻,需要与氧化物半导体膜106相比充分地不容易被蚀刻的氧化物半导体材料作为导电膜。 
在作为源电极114a及漏电极114b使用氧化物半导体材料的情况下,根据氧化物半导体膜106的材料和膜形成条件,源电极114a及漏电极114b与氧化物半导体膜106的界面不明确。另外,在界面不明确的情况下,有时形成可称为源电极114a及漏电极114b与氧化物半导体膜106的混合区域或混合层的部分。 
另外,作为用于源电极114a及漏电极114b的导电膜,也可以使用引入杂质离子而实现低电阻化的导电材料或半导体材料。 
通过上述工序形成图1B所示的晶体管150。 
另外,也可以在晶体管150上形成绝缘膜。该绝缘膜可以采用与栅极绝缘膜108相同的材料及膜形成方法形成,所以可以参照上述栅极绝缘膜108的说明内容。另外,由于氧化铝膜抑制来自外部的水分或氢等杂质的进入的效果高,所以作为该绝缘膜优选形成氧化铝膜或者包含氧化铝膜的叠层膜。优选使用膜密度为3.2g/cm3以上,更优选为3.6g/cm3以上的氧化铝膜。由此,可以抑制水分或氢等杂质进入到氧化物半导体膜106。 
另外,也可以在晶体管150上形成平坦化绝缘膜。平坦化绝缘膜可以利用旋涂法、印刷法、滴涂法或喷墨法等涂敷具有绝缘性的材料,并进行对应于所涂敷的材料的固化处理(例如,加热处理或光照射处理等)形成。另外,作为具有绝缘性的材料,例如可以使用丙烯酸树 脂、聚酰亚胺树脂、聚酰胺树脂、聚酰胺-酰亚胺树脂、环氧树脂等有机树脂。此外,还可以使用低介电常数材料(低k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外,也可以层叠多个由这些材料形成的绝缘膜。另外,在很多情况下平坦化绝缘膜包含较多的水分等杂质,所以优选在上述绝缘膜(例如,氧化铝膜或者包含氧化铝膜的叠层膜)上形成平坦化绝缘膜。 
如上所述,在所公开的发明的一个方式可以在使用氧化物半导体的半导体装置中降低包含在氧化物半导体膜中的氧化物半导体膜与绝缘膜之间的界面附近的杂质。由此,即使在氧化物半导体膜的厚度非常薄的晶体管中也可以抑制高电阻区106a对沟道的形成造成不良影响而降低晶体管150的导通电流等电特性劣化。因此,可以提高作为构成要素具有晶体管150的半导体装置的工作特性等性能。 
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。 
实施方式2 
在本实施方式中,参照图4A至图5E对与实施方式1不同的结构的半导体装置及其制造方法的一个方式进行说明。 
〈半导体装置的结构例子〉 
在图4A和图4B中,作为半导体装置的例子示出作为顶栅结构的晶体管的平面图及截面图的一例。图4A是平面图,图4B是沿着图4A中的线E-F的截面图。注意,在图4A中,为了简化起见,省略晶体管650的构成要素的一部分(例如,衬底100等)。 
本实施方式的晶体管650与实施方式1所记载的晶体管的不同点在于本实施方式的晶体管650的导电膜602以与基底膜102相邻的方式设置在与基底膜102同一个平面上。 
一般而言,作为活性层使用氧化物半导体膜的晶体管有氧化物半导体膜与导电膜接触的部分的接触电阻增高的倾向。但是当晶体管具有上述结构时,源电极114a及漏电极114b不仅与氧化物半导体膜106 的表面一侧接触而且通过导电膜602与氧化物半导体膜106的背面一侧接触,所以可以降低氧化物半导体膜106与源电极114a的接触电阻及氧化物半导体膜106与漏电极114b的接触电阻,并且可以减小接触电阻的偏差。由此,可以提供导通电流高且阈值电压的偏差被抑制的高性能晶体管。由此可说,该结构是适用于使用氧化物半导体的晶体管的结构之一。 
〈晶体管650的制造工序〉 
参照图5A至图5E对图4A和图4B所示的晶体管650的制造工序的一个例子进行说明。 
首先,在衬底100上形成导电膜,利用光刻工序在导电膜上形成抗蚀剂掩模,进行选择性的蚀刻来形成导电膜602,然后去除抗蚀剂掩模(参照图5A)。关于用于导电膜602的材料等,可以参照上述实施方式所示的栅电极110及源电极114a(或漏电极114b)的说明。 
接着,在衬底100及导电膜602上形成基底膜102(参照图5B)。在此,优选的是基底膜102的表面至少位于比导电膜602的表面高的位置。通过进行后述的平坦化处理,可以使导电膜602的表面与基底膜102的表面高度大致相同。由此可以抑制如下问题:当在之后的工序中形成氧化物半导体膜106时因导电膜602与基底膜102的台阶导致氧化物半导体膜的断开等。从而,可以形成极薄的氧化物半导体膜106,所以可以说这是对晶体管的微型化有效的方法之一。 
接着,对基底膜102进行平坦化处理来形成基底膜102,该基底膜102的表面位于与导电膜602的表面大致相同的平面(参照图5C)。另外,作为基底膜102的平坦化处理,优选采用化学机械抛光(Chemical Mechanical Polishing:CMP)处理。在此,CMP处理是指以被加工物的表面为基准而根据该基准通过化学、机械的复合作用使表面平坦化的方法。一般来说,CMP处理是这样的一种方法,其中在抛光台上贴附砂布,且一边在被加工物和砂布之间供应浆料(抛光剂),一边将抛光台和被加工物分别旋转或摇动,来通过浆料与被加工物表面之间的化学反应以及砂布与被加工物的机械抛光的作用对被 加工物的表面进行抛光。 
可以进行一次的CMP处理或多次的CMP处理。当分多次进行CMP处理时,优选在进行高抛光率的初期抛光之后,进行低抛光率的精抛光。像这样,通过组合抛光率不同的抛光,可以进一步提高导电膜602表面及基底膜102的表面的平坦性。 
此外,作为基底膜102的平坦化处理,也可以应用干蚀刻处理等。作为蚀刻气体,可以适当地使用:氯类气体诸如氯、氯化硼、氯化硅或四氯化碳等;氟类气体诸如四氟化碳、氟化硫或氟化氮等;或氧等。例如,可以采用反应离子蚀刻(RIE:Reactive Ion Etching)法、ICP(Inductively Coupled Plasma:感应耦合等离子体)蚀刻法、ECR(Electron Cyclotron Resonance:电子回旋共振)蚀刻法、平行平板型(电容耦合型)蚀刻法、磁控管等离子体蚀刻法、双频等离子体蚀刻法或螺旋波等离子体蚀刻法等的干蚀刻法。尤其是,当基底膜102包含氮化硅或氮氧化硅等含有多量的氮的无机绝缘材料时,有时仅利用CMP处理不能去除含有多量的氮的无机绝缘材料,所以优选并用干蚀刻法等。 
此外,作为基底膜102的平坦化处理,还可以应用等离子体处理等。在真空的处理室中引入惰性气体例如氩气体,并施加以被处理面为阴极的电场来进行等离子体处理。虽然其原理与等离子体干蚀刻法相同,但是通过使用惰性气体,可以在一般的溅射装置的膜形成处理室中进行处理,所以等离子体处理是简单方便的方法。换言之,该等离子体处理是如下处理:对被处理面照射惰性气体的离子,并利用溅射效应使表面的微细的凹凸平坦化。由此,在本说明书中,也将该等离子体处理称为“反溅射”。 
另外,如图5D所示,导电膜602及基底膜102可以形成为岛状。另外,在图5C中,导电膜602形成为其端部向表面逐渐变窄的所谓的正锥形,但是也可以如图5E所示那样将导电膜602形成为其端部向表面逐渐变宽的所谓的反锥形。 
此后的工序可以参照图2A至图3D及对应于该附图的说明的实 施方式1的内容进行。 
通过上述步骤,可以制造图4B所示的晶体管650。在本实施方式中,在氧化物半导体膜106中的与基底膜102重叠的区域中,如实施方式1同样地氧化物半导体膜106与基底膜102之间的晶格不匹配小,所以以反应基底膜102的结晶状态的方式从与基底膜102之间的界面附近开始进行氧化物半导体膜106的晶体生长,所以作为氧化物半导体膜106可以形成从与基底膜102之间的界面附近开始在膜厚度方向上的大范围内具有结晶性的CAAC-OS膜、单晶膜或多晶膜。 
另外,除了具有上述特征以外,晶体管650还能够降低氧化物半导体膜106与源电极114a的接触电阻及氧化物半导体膜106与漏电极114b的接触电阻,并且可以减小接触电阻的偏差。由此,可以提供导通电流高且阈值电压的偏差被抑制的高性能的晶体管。因此,可以提高包括晶体管650的半导体装置的工作特性。于是,可以提高使用氧化物半导体膜的晶体管或包括该晶体管的半导体装置的性能。此外,如上所述,由于可以使导电膜602的表面与基底膜102的表面的高度大致相同,所以可以形成极薄的氧化物半导体膜106,由此可以说该结构是对晶体管的微型化有效的结构之一。 
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。 
实施方式3 
在本实施方式中,参照图6A至图8B对与上述实施方式不同的结构的半导体装置及其制造方法的一个方式进行说明。 
〈半导体装置的结构例子〉 
在图6A和图6B中,作为半导体装置的例子示出作为顶栅结构的晶体管的平面图及截面图的一例。图6A是平面图,图6B是沿着图6A中的线G-H的截面图。注意,在图6A中,为了简化起见,省略晶体管850的构成要素的一部分(例如,衬底100等)。 
图6A和图6B所示的晶体管850在衬底100上具有基底膜102、 氧化物半导体膜106、绝缘膜107、至少与氧化物半导体膜106重叠的栅电极110、层间绝缘膜800、层间绝缘膜802、通过形成在绝缘膜107、层间绝缘膜800及层间绝缘膜802中的开口部与氧化物半导体膜106电连接的源电极114a及漏电极114b。 
晶体管850与上述实施方式所记载的晶体管的不同点在于:以覆盖氧化物半导体膜106的方式形成有绝缘膜107;源电极114a及漏电极114b通过形成在绝缘膜107、层间绝缘膜800及层间绝缘膜802中的开口部与氧化物半导体膜106电连接。 
在晶体管850中,通过以覆盖氧化物半导体膜106的方式形成绝缘膜107,可以抑制水分等杂质进入到氧化物半导体膜106中。此外,当对氧化物半导体膜106添加杂质离子130时,由于绝缘膜107位于氧化物半导体膜106上,所以可以减轻因离子的添加而使氧化物半导体膜106受到的损伤(例如,在氧化物半导体膜106中产生晶格缺陷等)。 
此外,在晶体管850中,以通过形成在绝缘膜107、层间绝缘膜800及层间绝缘膜802中的开口部与氧化物半导体膜106电连接的方式形成源电极114a及漏电极114b,由此在形成氧化物半导体膜106之后仅氧化物半导体膜106中的形成在绝缘膜107、层间绝缘膜800及层间绝缘膜802中的开口部的部分被施加蚀刻处理(例如,进行干蚀刻时使用的蚀刻气体及等离子体、进行湿蚀刻时使用的蚀刻剂等),可以抑制因该蚀刻处理产生的物质污染晶体管850(例如,有可能进行干蚀刻时使用的蚀刻气体与氧化物半导体膜106中的金属元素发生反应而产生金属化合物,所以有可能成为源电极114a及漏电极114b的泄漏路径)。此外,即使源电极114a及漏电极114b的一部分与栅电极110重叠,源电极114a及漏电极114b不与栅电极110电连接,因为源电极114a与栅电极110之间以及漏电极114b与栅电极110之间设置有层间绝缘膜。因此,可以以尽量接近于栅电极110的方式形成源电极114a及漏电极114b,所以可以说这是适用于晶体管的微型化的结构之一。 
〈晶体管850的制造工序〉 
参照图7A至图8B对图6A和图6B所示的晶体管850的制造工序的一个例子进行说明。 
首先,在衬底100上形成基底膜102、氧化物半导体膜106及绝缘膜107(参照图7A)。另外,该工序可以参照图2A至图2D及对应于该附图的说明的上述实施方式的说明内容进行。通过作为基底膜102使用具有结晶性的氧化物膜,与实施方式1同样地可以使氧化物半导体膜106与基底膜102之间的晶格不匹配小,所以以反应基底膜102的结晶状态的方式从与基底膜102之间的界面附近开始进行氧化物半导体膜106的晶体生长,所以作为氧化物半导体膜106可以形成从与基底膜102之间的界面附近开始在膜厚度方向上的大范围内具有结晶性的CAAC-OS膜、单晶膜或多晶膜。 
接着,在绝缘膜107上形成栅电极110并以栅电极110为掩模对氧化物半导体膜106添加杂质离子130来在氧化物半导体膜106中自对准地形成低电阻区106b(参照图7B)。另外,该工序可以参照图3A至图3C及对应于该附图的说明的上述实施方式的说明内容进行。 
接着,在绝缘膜107及栅电极110上形成层间绝缘膜800及层间绝缘膜802(参照图7C)。 
层间绝缘膜800可以采用与栅极绝缘膜108相同的材料及膜形成方法形成,所以可以参照上述实施方式所记载的栅极绝缘膜108的说明内容。另外,由于氧化铝膜抑制来自外部的水分或氢等杂质的进入的效果高,所以作为该绝缘膜优选形成氧化铝膜或者包含氧化铝膜的叠层膜。优选使用膜密度为3.2g/cm3以上的氧化铝膜。由此,可以抑制水分或氢等杂质进入到氧化物半导体膜106。 
层间绝缘膜802可以利用旋涂法、印刷法、滴涂法或喷墨法等涂敷具有绝缘性的材料,并进行对应于所涂敷的材料的固化处理(例如,加热处理或光照射处理等)形成。另外,作为具有绝缘性的材料,例如可以使用丙烯酸树脂、聚酰亚胺树脂、聚酰胺树脂、聚酰胺-酰亚胺树脂、环氧树脂等有机树脂。此外,还可以使用低介电常数材料(低 k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外,也可以层叠多个由这些材料形成的绝缘膜。另外,层间绝缘膜802包含较多的水分等杂质,所以优选在上述绝缘膜(例如,氧化铝膜或者包含氧化铝膜的叠层膜)上形成层间绝缘膜802。 
另外,在本实施方式中,形成层间绝缘膜800与层间绝缘膜802的叠层结构,但是也可以形成其中一个。 
接着,在绝缘膜107、层间绝缘膜800及层间绝缘膜802中的与氧化物半导体膜重叠的区域的一部分中形成开口部,并形成通过该开口部与氧化物半导体膜106电连接的源电极114a及漏电极114b(参照图8A)。 
另外,作为绝缘膜107、层间绝缘膜800及层间绝缘膜802的蚀刻,可以利用干蚀刻和湿蚀刻中的一方或双方。另外,优选的是,当进行该蚀刻处理时,使蚀刻条件最适化以防止氧化物半导体膜106被蚀刻而被分断。但是,很难获得仅对绝缘膜107、层间绝缘膜800及层间绝缘膜802进行蚀刻而完全不对氧化物半导体膜106进行蚀刻的条件,当对导电膜进行蚀刻时,有时氧化物半导体膜106的一部分被蚀刻,例如有时氧化物半导体膜106的厚度的5%以上且50%以下被蚀刻,而氧化物半导体膜106成为具有槽部(凹部)的氧化物半导体膜106。 
源电极114a及漏电极114b的形成工序可以参照图3D及对应于该附图的说明的上述实施方式的说明内容进行。另外,在进行该工序之后可以对源电极114a、漏电极114b及层间绝缘膜802进行平坦化处理。由此可以提高被形成面(即源电极114a、漏电极114b及层间绝缘膜802的表面)的平坦性,因此当在晶体管850上还形成其他晶体管时,容易形成该晶体管。另外,关于平坦化处理可以参照上述实施方式所记载的平坦化处理的方法。 
通过上述步骤,可以制造图6B所示的晶体管850。如上所述,除了具有实施方式1所示的特征以外,晶体管850还能够减轻因离子的添加而使氧化物半导体膜106受到的损伤(例如,在氧化物半导体 膜106中产生晶格缺陷等)。此外,如上所述,可以限定氧化物半导体膜106中的被施加蚀刻处理的区域,所以可以抑制因蚀刻处理而使晶体管受到污染。因此,可以提高包括晶体管850的半导体装置的工作特性。于是,可以提高使用氧化物半导体膜的晶体管或包括该晶体管的半导体装置的性能。此外,如上所述,即使源电极114a及漏电极114b的一部分与栅电极110重叠地形成,源电极114a及漏电极114b也不与栅电极110电连接。因此,可以以尽量接近于栅电极110的方式形成源电极114a及漏电极114b,所以可以说这是适用于晶体管的微型化的结构之一。 
另外,如图8B所示,可以采用设置有导电膜602的结构。当晶体管850具有图8B所示的结构时,即使在绝缘膜107、层间绝缘膜800及层间绝缘膜802的一部分中形成开口部,并在开口部的氧化物半导体膜106被过蚀刻而被去掉的情况下也是,源电极114a及漏电极114b不仅与氧化物半导体膜106的侧壁部分进行电连接,还可以通过导电膜602与氧化物半导体膜106电连接。因此,即使在发生过蚀刻的情况下也能够维持良好的接触电阻。所以,这是尤其适用于氧化物半导体膜106的厚度薄的情况(即晶体管的微型化)的结构。 
实施方式4 
在本实施方式中,参照图9A至图12B对与上述实施方式不同的结构的半导体装置及其制造方法的一个方式进行说明。 
〈半导体装置的结构例子〉 
在图9A和图9B中,作为半导体装置的例子示出作为顶栅结构的晶体管的平面图及截面图的一例。图9A是平面图,图9B是沿着图9A中的线I-J的截面图。注意,在图9A中,为了简化起见,省略晶体管1150的构成要素的一部分(例如,衬底100等)。 
图9A和图9B所示的晶体管1150在衬底100上具有基底膜102、氧化物半导体膜106、栅极绝缘膜108、至少与氧化物半导体膜106重叠的栅电极110、绝缘膜1101、侧壁绝缘膜1102以及与氧化物半导 体膜106电连接的源电极114a和漏电极114b。 
晶体管1150与上述实施方式所记载的晶体管的结构的不同点在于:在栅电极110上设置有绝缘膜1101;在栅电极110的侧面设置有侧壁绝缘膜1102;以与侧壁绝缘膜1102接触的方式设置有源电极114a及漏电极114b。 
如在后述的晶体管1150的制造方法中记载,在晶体管1150中,在氧化物半导体膜106、绝缘膜1101及侧壁绝缘膜1102上形成用作源电极114a及漏电极114b的导电膜,然后对该导电膜进行平坦化处理(也可以称为抛光处理)来去除导电膜的一部分,来形成源电极114a及漏电极114b。因此,当形成源电极114a及漏电极114b时不需要利用光刻工序,所以不受到曝光机的精度或光掩模的未对准而大幅度减小Loff宽度。由此可以抑制晶体管1150的导通电流的下降。此外,也可以说这是适用于晶体管的微型化的结构之一。 
〈晶体管1150的制造工序〉 
参照图10A至图12B对图9A和图9B所示的晶体管1150的制造工序的一个例子进行说明。 
首先,在衬底100上形成基底膜102、氧化物半导体膜106及绝缘膜107(参照图10A)。另外,该工序可以参照图2A至图2D及对应于该附图的说明的上述实施方式的说明内容进行。通过作为基底膜102使用具有结晶性的氧化物膜,与实施方式1同样地可以使氧化物半导体膜106与基底膜102之间的晶格不匹配小,所以以反应基底膜102的结晶状态的方式从与基底膜102之间的界面附近开始进行氧化物半导体膜106的晶体生长,所以作为氧化物半导体膜106可以形成从与基底膜102之间的界面附近开始在膜厚度方向上的大范围内具有结晶性的CAAC-OS膜、单晶膜或多晶膜。 
接着,用来形成栅电极110(包括在与此相同的层形成的布线)的导电膜109及用来形成绝缘膜1101的绝缘膜1100(参照图10B)。层间绝缘膜1100可以采用与栅极绝缘膜108相同的材料及膜形成方法形成,所以可以参照上述实施方式所记载的栅极绝缘膜108的说明内 容。 
接着,利用光刻工序将导电膜109及绝缘膜1100加工为岛状来形成栅电极110及绝缘膜1101(参照图10C)。此外,也可以通过喷墨法形成用来形成栅电极110及绝缘膜1101的抗蚀剂掩模。由于在利用喷墨法形成抗蚀剂掩模时不使用光掩模,所以可以降低制造成本。另外,作为导电膜109及绝缘膜1100的蚀刻,可以采用干蚀刻及湿蚀刻中的一方或双方。 
另外,在本实施方式的说明中,在形成导电膜109及绝缘膜1100之后对这些膜进行加工来形成栅电极110及绝缘膜1101,然后形成侧壁绝缘膜1102。因此,在图9B中绝缘膜1101和侧壁绝缘膜1102是彼此不同的构成要素。但是,也可以由同一个膜形成绝缘膜1101和侧壁绝缘膜1102。为了由同一个膜形成绝缘膜1101和侧壁绝缘膜1102,首先形成栅电极110,然后以覆盖栅电极110的方式形成用作绝缘膜1101和侧壁绝缘膜1102的绝缘膜。另外,该绝缘膜可以参照绝缘膜1101及侧壁绝缘膜1102的说明中所示的材料及形成方法形成。 
接着,利用离子掺杂法或离子注入法对氧化物半导体膜106添加用来降低氧化物半导体膜106的电阻率的杂质离子130。此时,由于栅电极110及绝缘膜1101用作掩模,所以在氧化物半导体膜106中自对准地形成高电阻区106a(用作沟道形成区)及低电阻区106b(参照图11A)。 
接着,使用与基底膜102同样的材料及方法形成绝缘膜并对该绝缘膜进行蚀刻来形成侧壁绝缘膜1102。通过进行各向异性高的蚀刻工序可以自对准地形成侧壁绝缘膜1102。例如,优选使用干蚀刻法。作为用于干蚀刻法的蚀刻气体,例如可以举出三氟甲烷、八氟环丁烷、四氟化碳等的含氟气体。也可以对蚀刻气体添加稀有气体或氢。干蚀刻法优选使用对衬底施加高频电压的反应性离子蚀刻法(RIE法)。 
并且,在形成侧壁绝缘膜1102之后,可以以栅电极110、绝缘膜1101及侧壁绝缘膜1102为掩模对绝缘膜107进行加工来形成栅极绝缘膜108(参照图11B)。另外,可以利用与侧壁绝缘膜1102同样的 工序形成栅极绝缘膜108。 
另外,在本实施方式中,在紧接于形成栅电极110及绝缘膜1101之后的工序中以栅电极110及绝缘膜1101为掩模对氧化物半导体膜106添加杂质离子130,但是也可以在形成侧壁绝缘膜1102之后以栅电极110、绝缘膜1101及侧壁绝缘膜1102为掩模对氧化物半导体膜106添加杂质离子130。由此可以使氧化物半导体膜106中的与侧壁绝缘膜1102重叠的区域包含在高电阻区106a中。 
接着,在氧化物半导体膜106、绝缘膜1101及侧壁绝缘膜1102上形成用来形成源电极114a及漏电极114b(包括在与此相同的层形成的布线)的导电膜1104及层间绝缘膜802(参照图11C)。另外,导电膜1104例如可以使用含有选自铝、铬、铜、钽、钛、钼及钨中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)等。另外,还可以采用在铝、铜等金属膜的下侧和上侧中的一方或双方层叠钛、钼、钨等高熔点金属膜或它们的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)的结构。此外,也可以使用导电金属氧化物形成用于源电极及漏电极的导电膜。作为导电金属氧化物,可以使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化铟锡(In2O3-SnO2,缩写为ITO)或氧化铟锌(In2O3-ZnO)。用于源电极及漏电极的导电膜可以使用上述材料的单层或叠层形成。对形成方法也没有特别的限制,可以使用蒸镀法、CVD法、溅射法、旋涂法等各种膜形成方法。另外,层间绝缘膜802可以参照实施方式3所记载的层间绝缘膜802的材料及膜形成方法形成。 
接着,对导电膜1104的上表面进行平坦化处理来去除绝缘膜1101及侧壁绝缘膜1102上的导电膜1104的至少一部分以及层间绝缘膜802的至少一部分。通过上述步骤,导电膜1104至少在绝缘膜1100上或者在侧壁绝缘膜1102上被分断,由此形成由源电极114a及漏电极114b夹持栅电极110的状态(参照图12A)。另外,在此的平坦化处理可以参照在实施方式1中对基底膜102进行的平坦化处理的说明内容进行。 
另外,利用平坦化处理不仅对导电膜1104及层间绝缘膜802进行处理(抛光),还可以同时对绝缘膜1101和侧壁绝缘膜1102进行处理(抛光)。 
另外,在图12A中,源电极114a及漏电极114b的表面与绝缘膜1101及层间绝缘膜802的表面位于同一平面上,但是当利用CMP装置对源电极114a、漏电极114b及绝缘膜1101进行抛光时,如果源电极114a、漏电极114b、绝缘膜1101及层间绝缘膜802的抛光速度不同,则有时源电极114a及漏电极114b的表面与绝缘膜1101及层间绝缘膜802的表面不同而产生台阶。例如,有时源电极114a及漏电极114b的表面高度位于比绝缘膜1101的表面低的位置(成为凹状)。 
通过上述步骤,可以形成图9B所示的晶体管1150。另外,除了实施方式1所记载的特征以外,如上所述,晶体管1150还能够抑制晶体管的导通电流的降低。因此,可以提高包括晶体管1150的半导体装置的工作特性。于是,可以提高使用氧化物半导体膜的晶体管或包括该晶体管的半导体装置的性能。因此,当形成源电极114a及漏电极114b时不需要利用光刻工序,所以不受到曝光机的精度或光掩模的未对准影响而大幅度减小Loff宽度。此外,也可以说这是适用于晶体管的微型化的结构之一。 
另外,也可以在晶体管1150上形成绝缘膜。该绝缘膜可以采用与栅极绝缘膜108相同的材料及膜形成方法形成,所以可以参照上述栅极绝缘膜108的说明内容。另外,由于氧化铝膜的抑制来自外部的水分或氢等杂质的进入的效果高,所以作为该绝缘膜优选形成氧化铝膜或者包含氧化铝膜的叠层膜。优选使用膜密度为3.2g/cm3以上,更优选为3.6g/cm3以上的氧化铝膜。另外,也可以在形成晶体管1150之前形成该绝缘膜。例如,在形成侧壁绝缘膜1102之后,依次形成导电膜1104、该绝缘膜、层间绝缘膜802,然后进行CMP处理等平坦化处理。在图9B所示的结构中,即使层间绝缘膜802的膜中混入有水分或氢等杂质,也可以抑制该杂质到达氧化物半导体膜106,所以是优选的。 
另外,晶体管1150可以采用如图12B所示那样的设置有导电膜602的结构。当晶体管1150具有图12B所示的结构时,源电极114a及漏电极114b不仅与氧化物半导体膜106的表面一侧接触而且通过导电膜602与氧化物半导体膜106的背面一侧接触,所以可以降低氧化物半导体膜106与源电极114a的接触电阻及氧化物半导体膜106与漏电极114b的接触电阻,并且可以减小接触电阻的偏差。由此,可以提供导通电流高且阈值电压的偏差被抑制的高性能晶体管。由此可说,这是适用于使用氧化物半导体的晶体管的结构之一。 
实施方式5 
在本实施方式中,参照图13A至图14C对与上述实施方式不同的结构的半导体装置及其制造方法的一个方式进行说明。 
〈半导体装置的结构例子〉 
在图13A和图13B中,作为半导体装置的例子示出作为顶栅结构的晶体管的平面图及截面图的一例。图13A是平面图,图13B是沿着图13A中的线K-L的截面图。注意,在图13A中,为了简化起见,省略晶体管1350的构成要素的一部分(例如,衬底100等)。 
图13A和图13B所示的晶体管1350在衬底100上具有基底膜102、氧化物半导体膜106、与氧化物半导体膜106电连接的源电极114a及漏电极114b、栅极绝缘膜108以及至少与氧化物半导体膜106重叠的栅电极110。 
本实施方式的晶体管1350与上述实施方式所记载的晶体管的结构的不同点在于在氧化物半导体膜106中的源电极114a与漏电极114b之间的整个区域中形成有栅极绝缘膜108及栅电极110。 
如上述实施方式所示,仅在氧化物半导体膜106中的源电极114a与漏电极114b之间的区域的一部分上形成有栅极绝缘膜的结构中,即使栅极绝缘膜108为通过加热处理释放氧的膜,氧(栅极绝缘膜108中的过剩的氧)也从栅极绝缘膜108的端部被释放,所以有时降低氧化物半导体膜106中的氧缺陷的效果小。 
然而,如本实施方式所记载,通过采用在氧化物半导体膜106的 整个区域上形成有栅极绝缘膜108的结构,通过加热处理被释放的氧不从栅极绝缘膜108的端部释放,所以可以解决上述问题。 
〈晶体管1350的制造工序〉 
参照图14A至图14C对图13A和图13B所示的晶体管1350的制造工序的一个例子进行说明。 
首先,在衬底100上形成基底膜102及氧化物半导体膜106(参照图14A)。另外,该工序可以参照图2A至图2C及对应于该附图的说明的上述实施方式的说明内容进行。 
接着,形成与氧化物半导体膜106接触的源电极114a及漏电极114b,并在氧化物半导体膜106、源电极114a及漏电极114b上形成栅极绝缘膜108(参照图14B)。另外,源电极114a及漏电极114b可以参照图3D及该附图的说明内容形成,栅极绝缘膜108可以参照图2D及该附图的说明内容形成。 
接着,在栅极绝缘膜108中的与氧化物半导体膜106重叠的区域上形成栅电极110(参照图14C)。另外,该工序可以参照图3B及该附图的说明内容进行。 
通过上述工序可以形成图14C所示的晶体管1350。如上所述,除了具有实施方式1所示的特征以外,晶体管1350还具有如下功能:在作为栅极绝缘膜108使用通过加热处理释放氧的膜的情况下能够将从栅极绝缘膜108释放的氧有效地添加到氧化物半导体膜106中,所以能够提高降低氧缺陷的效果。 
实施方式6 
在本实施方式中,参照附图说明如下半导体装置的一个例子,该半导体装置使用实施方式1至实施方式5所示的晶体管,即使在没有电力供应的情况下也能够保持存储内容,并且对写入次数也没有限制。 
图15A至图15C是半导体装置的结构的一个例子。图15A示出半导体装置的截面图,图15B示出半导体装置的平面图,图15C示出半导体装置的电路图。在此,图15A是沿着图15B中的线K-L及线 M-N的截面。 
图15A及图15B所示的半导体装置在其下部具有使用第一半导体材料的晶体管1760,并在其上部具有使用第二半导体材料的晶体管1762。晶体管1762可以应用上述实施方式所示的晶体管的结构。在此,记载使用实施方式4的晶体管1150的例子。 
这里,第一半导体材料和第二半导体材料优选为具有不同带隙(禁带宽度)的材料。例如,可以将氧化物半导体以外的半导体材料(硅等)用于第一半导体材料,并且将氧化物半导体用于第二半导体材料。使用氧化物半导体以外的材料的晶体管容易进行高速工作。另一方面,使用氧化物半导体的晶体管利用其特性而可以长时间地保持电荷。 
另外,虽然对上述晶体管都为n沟道型晶体管的情况进行说明,但是当然可以使用p沟道型晶体管。此外,用于半导体装置的材料或半导体装置的结构等的半导体装置的具体结构不需要局限于在此所示的结构。 
图15A中的晶体管1760包括:设置在包含半导体材料(例如,硅等)的衬底1700中的沟道形成区1716、以夹着沟道形成区1716的方式设置的杂质区1720、接触于杂质区1720的金属间化合物区1724、设置在沟道形成区1716上的栅极绝缘膜1708、以及设置在栅极绝缘膜1708上的栅电极1710。注意,为了方便起见,有时将在附图中未图示源电极或漏电极的晶体管也称为晶体管。此外,在此情况下,为了说明晶体管的连接关系,有时源区和源电极共称为“源电极”,而漏区和漏电极共称为“漏电极”。也就是说,在本说明书中,源电极可能包括源区。 
在衬底1700上以围绕晶体管1760的方式设置有元件分离绝缘层1706,并且以覆盖晶体管1760的方式设置有绝缘层1728及绝缘层1730。另外,在晶体管1760中,侧壁绝缘层可以设置在栅电极1710的侧面,杂质区1720可以包含杂质浓度不同的区域。 
使用单晶半导体衬底的晶体管1760能够进行高速工作。因此, 通过将该晶体管用作读出用晶体管,可以高速地进行信息的读出。以覆盖晶体管1760的方式形成两层绝缘膜。作为形成晶体管1762及电容元件1764之前的处理,对两层的绝缘膜进行CMP处理来形成平坦化了的绝缘层1728及绝缘层1730,同时使栅电极1710的上表面露出。 
作为绝缘层1728、绝缘层1730,典型地可以使用氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜、氮化硅膜、氮化铝膜、氮氧化硅膜、氮氧化铝膜等无机绝缘膜。绝缘层1728、绝缘层1730可以利用等离子体CVD法或溅射法等形成。 
另外,可以使用聚酰亚胺、丙烯酸树脂、苯并环丁烯类树脂等有机材料。此外,除了上述有机材料以外,也可以使用低介电常数材料(低k材料)等。在使用有机材料时,也可以利用旋涂法、印刷法等湿法形成绝缘层1728、绝缘层1730。 
另外,在本实施方式中,作为绝缘层1728使用氮化硅模,作为绝缘层1730使用氧化硅膜。 
优选的是,对绝缘层1730表面的形成有氧化物半导体膜1744的区域进行平坦化处理。在本实施方式中,在通过抛光处理(例如CMP处理)充分平坦化了的绝缘层1730(优选的是,绝缘层1730表面的平均面粗糙度为0.15nm以下)上形成基底膜1731,并在基底膜1731上形成氧化物半导体膜1744。另外,如上述实施方式所示,作为基底膜1731使用单层或叠层的具有结晶性的氧化物膜。另外,为了降低基底膜1731与氧化物半导体膜1744之间的晶格不匹配,用于基底膜1731的氧化物膜优选含有氧化物半导体膜1744的构成元素的铟(In)及锌(Zn)。通过使基底膜1731含有上述材料,可以形成从与基底膜1731之间的界面附近开始在膜厚度方向上的大范围内具有结晶性的氧化物半导体膜1744。除此之外,该氧化物膜优选还含有选自锆(Zr)、钇(Y)和铈(Ce)中的一种或多种。由此,可以降低基底膜1731的导电率,所以在源电极与漏电极之间流过的载流子不受到基底膜1731的影响而选择性地在氧化物半导体膜1744中流过。 
图15A所示的晶体管1762是将氧化物半导体用于沟道形成区的 晶体管。在此,如上述实施方式所示,优选尽量去除水分或氢等杂质来实现包含在晶体管1762中的氧化物半导体膜1744的高纯度化。此外,优选充分填补氧化物半导体膜的氧缺陷。通过使用这种氧化物半导体,可以得到具有极为优异的截止特性的晶体管1762。 
因为晶体管1762的截止电流极小,所以通过使用这种晶体管能够长期保持存储内容。换言之,因为可以形成不需要刷新工作或刷新工作的频度极低的半导体存储装置,所以可以充分降低耗电量。 
在晶体管1762的制造工序中,利用通过化学机械抛光处理去除设置在栅电极1748、绝缘膜1737及侧壁绝缘膜1736a、侧壁绝缘膜1736b上的导电膜的工序,形成用作源电极及漏电极的电极膜1742a及电极膜1742b。 
由此可以减小晶体管1762的Loff宽度,所以可以提高晶体管1762的导通特性。 
因为在形成电极膜1742a及电极膜1742b的工序中的去除栅电极1748上的导电膜的工序中不利用使用抗蚀剂掩模的蚀刻工序,所以可以准确地进行精密的加工。因此,在半导体装置的制造工序中,可以以高成品率制造形状和特性的偏差少的具有微型的结构的晶体管。 
在晶体管1762上设置有单层或叠层的层间绝缘膜1735、绝缘膜1750。在本实施方式中,作为绝缘膜1750使用氧化铝膜。通过将氧化铝膜的膜密度设定为高密度(膜密度为3.2g/cm3以上,优选为3.6g/cm3以上),可以对晶体管1762赋予稳定的电特性。 
另外,在隔着层间绝缘膜1735及绝缘膜1750与晶体管1762的电极膜1742a重叠的区域设置有导电层1753,并由电极膜1742a、层间绝缘膜1735、绝缘膜1750、导电层1753构成电容元件1764。换言之,晶体管1762的电极膜1742a用作电容元件1764中的一方的电极,导电层1753用作电容元件1764中的另一方的电极。另外,当不需要电容时,也可以采用不设置电容元件1764的结构。另外,电容元件1764也可以另行设置在晶体管1762的上方。 
在晶体管1762及电容元件1764上设置有绝缘膜1752。而且,在 绝缘膜1752上设置有用来连接晶体管1762与其他晶体管的布线1756。虽然在图15A中未图示,但是布线1756通过形成在设置于层间绝缘膜1735、绝缘膜1750及绝缘膜1752等中的开口中的电极与电极膜1742b电连接。在此,优选的是,该电极至少以与晶体管1762的氧化物半导体膜1744的一部分重叠的方式设置。 
在图15A及图15B中,优选的是,晶体管1760和晶体管1762以至少其一部分重叠的方式设置,并且晶体管1760的源区或漏区和氧化物半导体膜1744的一部分重叠的方式设置。另外,以与晶体管1760的至少一部分重叠的方式设置有晶体管1762及电容元件1764。例如,电容元件1764的导电层1753与晶体管1760的栅电极1710以至少一部分重叠的方式设置。通过采用这种平面布局,可以降低半导体装置所占的面积,从而可以实现高集成化。 
另外,电极膜1742b与布线1756的电连接既可以通过使电极膜1742b与布线1756直接接触而实现,又可以通过在电极膜1742b与布线1756之间的绝缘膜中设置电极,通过该电极而实现电连接。另外,介于两者之间的电极也可以是多个。 
接着,图15C示出对应于图15A及图15B的电路结构的一个例子。 
在图15C中,第一布线(1st Line)与晶体管1760的源电极电连接,第二布线(2nd Line)与晶体管1760的漏电极电连接。另外,第三布线(3rd Line)与晶体管1762的源电极和漏电极中的一方电连接,第四布线(4th Line)与晶体管1762的栅电极电连接。并且,晶体管1760的栅电极以及晶体管1762的源电极和漏电极中的另一方与电容元件1764的电极中的一方电连接,第五布线(5th Line)与电容元件1764的电极中的另一方电连接。 
在图15C所示的半导体装置中,通过有效地利用能够保持晶体管1760的栅电极的电位的特征,可以如以下所示那样进行信息的写入、保持以及读出。 
对信息的写入及保持进行说明。首先,将第四布线的电位设定为 使晶体管1762成为导通状态的电位,使晶体管1762成为导通状态。由此,对晶体管1760的栅电极和电容元件1764施加第三布线的电位。也就是说,对晶体管1760的栅电极施加规定的电荷(写入)。这里,施加赋予两种不同电位电平的电荷(以下,称为低电平电荷、高电平电荷)中的任一种。然后,通过将第四布线的电位设定为使晶体管1762成为截止状态的电位,使晶体管1762成为截止状态,保持对晶体管1760的栅电极施加的电荷(保持)。 
因为晶体管1762的截止电流极小,所以晶体管1760的栅电极的电荷被长时间地保持。 
接着,对信息的读出进行说明。当在对第一布线施加规定的电位(恒电位)的状态下,对第五布线施加适当的电位(读出电位)时,第二布线根据保持在晶体管1760的栅电极的电荷量而具有不同的电位。这是因为如下缘故:一般而言,在晶体管1760为n沟道型的情况下,对晶体管1760的栅电极施加高电平电荷时的外观上的阈值电压Vth_H低于对晶体管1760的栅电极施加低电平电荷时的外观上的阈值电压Vth_L。在此,外观上的阈值电压是指为了使晶体管1760成为“导通状态”所需要的第五布线的电位。因此,通过将第五布线的电位设定为Vth_H和Vth_L之间的电位V0,可以辨别施加到晶体管1760的栅电极的电荷。例如,在写入中,当被供应高电平电荷时,如果第五布线的电位为V0(>Vth_H),则晶体管1760成为“导通状态”。当被供应低电平电荷时,即使第五布线的电位为V0(<Vth_L),晶体管1760也维持“截止状态”。因此,可以通过观察第二布线的电位来读出所保持的信息。 
注意,当将存储单元配置为阵列状时,需要只读出所希望的存储单元的信息。这样,在不读出信息的情况下,对第五布线施加不管栅电极的状态如何都使晶体管1760成为“截止状态”的电位,也就是小于Vth_H的电位即可。或者,将不管栅电极的状态如何都使晶体管1760成为“导通状态”的电位,也就是大于Vth_L的电位施加到第五布线即可。 
在本实施方式所示的半导体装置中,通过应用将氧化物半导体用于其沟道形成区的截止电流极小的晶体管,可以极为长期地保持存储内容。就是说,因为不需要进行刷新工作或者可以将刷新工作的频度降低到极低,所以可以充分降低耗电量。另外,即使在没有电力供给的情况(但是,优选电位是固定的)下,也可以长期地保持存储内容。 
另外,在本实施方式所示的半导体装置中,信息的写入不需要高电压,而且也没有元件劣化的问题。例如,不像现有的非易失性存储器的情况那样,不需要对浮置栅极注入电子或从浮置栅极抽出电子,所以根本不会产生栅极绝缘膜的劣化等的问题。就是说,在根据所公开的发明的半导体装置中,对作为现有的非易失性存储器成为问题的能够重写的次数没有限制,而使可靠性得到显著提高。再者,根据晶体管的导通状态或截止状态而进行信息写入,所以也可以容易地实现高速工作。 
如上所述,能够提供实现了微型化及高集成化且具有高电特性的半导体装置以及该半导体装置的制造方法。 
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。 
实施方式7 
在本实施方式中,关于使用实施方式1至实施方式5所示的晶体管的半导体装置,参照图16A至图17B对与实施方式6所示的结构不同的结构进行说明。该半导体装置即使在没有电力供应的情况下也能够保持存储内容,并且对写入次数也没有限制。 
图16A示出半导体装置的电路结构的一个例子,图16B是示出半导体装置的一个例子的示意图。首先对图16A所示的半导体装置进行说明,接着对图16B所示的半导体装置进行说明。 
在图16A所示的半导体装置中,位线BL与晶体管1762的源电极和漏电极电连接,字线WL与晶体管1762的栅电极电连接,并且晶体管1762的源电极或漏电极与电容元件1764的第一端子电连接。 
接着,说明对图16A所示的半导体装置(存储单元1850)进行信息的写入及保持的情况。 
首先,通过将字线WL的电位设定为使晶体管1762成为导通状态的电位,来使晶体管1762成为导通状态。由此,将位线BL的电位施加到电容元件1764的第一端子(写入)。然后,通过将字线WL的电位设定为使晶体管1762成为截止状态的电位,来使晶体管1762成为截止状态,由此保持电容元件1764的第一端子的电位(保持)。 
使用氧化物半导体的晶体管1762具有截止电流极小的特征。因此,通过使晶体管1762成为截止状态,可以极长时间地保持电容元件1764的第一端子的电位(或累积在电容元件1764中的电荷)。 
接着,对信息的读出进行说明。当晶体管1762成为导通状态时,处于浮置状态的位线BL与电容元件1764导通,于是,在位线BL与电容元件1764之间电荷被再次分配。其结果,位线BL的电位发生变化。位线BL的电位的变化量根据电容元件1764的第一端子的电位(或累积在电容元件1764中的电荷)而取不同的值。 
例如,当以V表示电容元件1764的第一端子的电位,以C表示电容元件1764的电容,以CB表示位线BL所具有的电容成分(以下也称为位线电容),并且以VB0表示电荷被再次分配之前的位线BL的电位时,电荷被再次分配之后的位线BL的电位成为(CB×VB0+C×V)/(CB+C)。因此,作为存储单元1850的状态,当电容元件1764的第一端子的电位为V1和V0(V1>V0)的两个状态时,保持电位V1时的位线BL的电位(=CB×VB0+C×V1)/(CB+C))高于保持电位V0时的位线BL的电位(=CB×VB0+C×V0)/(CB+C))。 
并且,通过比较位线BL的电位与指定的电位,可以读出信息。 
如此,图16A所示的半导体装置可以利用晶体管1762的截止电流极小的特征长时间地保持累积在电容元件1764中的电荷。换言之,因为不需要进行刷新工作或者可以使刷新工作的频度极低,所以可以充分降低耗电量。另外,即使在没有电力供给的情况下也可以长期地保持存储内容。 
接着对图16B所示的半导体装置进行说明。 
图16B所示的半导体装置在其上部作为存储电路具有存储单元阵列1851a及1851b,该存储单元阵列1851a及1851b具有多个图16A所示的存储单元1850。此外,图16B所示的半导体装置在其下部具有用来使存储单元阵列1851(存储单元阵列1851a及1851b)工作的外围电路1853。另外,外围电路1853与存储单元阵列1851电连接。 
通过采用图16B所示的结构,可以将外围电路1853设置在存储单元阵列1851(存储单元阵列1851a及1851b)的正下方,从而可以实现半导体装置的小型化。 
作为设置在外围电路1853中的晶体管,优选使用与晶体管1762不同的半导体材料。例如,可以使用硅、锗、硅锗、碳化硅或砷化镓等,优选使用单晶半导体。另外,还可以使用有机半导体材料等。使用这种半导体材料的晶体管能够进行充分的高速工作。从而,通过利用该晶体管,能够顺利实现被要求高速工作的各种电路(逻辑电路、驱动电路等)。 
另外,图16B所示的半导体装置例示出层叠有两个存储单元阵列1851(存储单元阵列1851a、存储单元阵列1851b)的结构,但是所层叠的存储单元阵列的个数不局限于此。也可以采用层叠有三个以上的存储单元阵列的结构。 
接着,参照图17A和图17B对图16A所示的存储单元1850的具体结构进行说明。 
图17A和图17B示出存储单元1850的结构的一个例子。图17A示出存储单元1850的截面图,图17B示出存储单元1850的平面图。在此,图17A是沿着图17B中的线O-P及线Q-R的截面。 
图17A及图17B所示的晶体管1762可以采用与实施方式1至实施方式5所示的结构相同的结构。换言之,如上述实施方式所示,作为设置在衬底1800上的基底膜1731使用单层或叠层的具有结晶性的氧化物膜。为了降低基底膜1731与氧化物半导体膜1744之间的晶格不匹配,用于基底膜1731的氧化物膜优选含有氧化物半导体膜1744 的构成元素的铟(In)及锌(Zn)。通过使基底膜1731含有上述材料,可以形成从与基底膜1731之间的界面附近开始在膜厚度方向上的大范围内具有结晶性的氧化物半导体膜1744。除此之外,该氧化物膜优选还含有选自锆(Zr)、钇(Y)和铈(Ce)中的一种或多种。由此,可以降低基底膜1731的导电率,所以在源电极与漏电极之间流过的载流子不受到基底膜1731的影响而选择性地在氧化物半导体膜1744中流过。 
在晶体管1762上设置有单层或叠层的绝缘膜1750。另外,在隔着绝缘膜1750与晶体管1762的电极膜1742a重叠的区域设置有导电层1753,并由电极膜1742a、层间绝缘膜1735、绝缘膜1750、导电层1753构成电容元件1764。换言之,晶体管1762的电极膜1742a用作电容元件1764的一方的电极,导电层1753用作电容元件1764的另一方的电极。 
在晶体管1762及电容元件1764上设置有绝缘膜1752。而且,在绝缘膜1752上设置有用来连接存储单元1850与相邻的存储单元1850的布线1756。虽然未图示,但是布线1756通过形成在绝缘膜1750、绝缘膜1752及层间绝缘膜1735等中的开口与晶体管1762的电极膜1742b电连接。但是,也可以在开口中设置其他导电层,并通过该其他导电层将布线1756与电极膜1742b电连接。另外,布线1756相当于图16A的电路图中的位线BL。 
在图17A及图17B中,晶体管1762的电极膜1742b也可以用作包括在所相邻的存储单元中的晶体管的源电极。通过采用这种平面布局,可以减小半导体装置的所占的面积,从而可以实现高集成化。 
通过采用图17A所示的平面布局,可以降低半导体装置的所占的面积,从而可以实现高集成化。 
如上所述,在上部层叠形成的多个存储单元由使用氧化物半导体的晶体管形成。由于使用氧化物半导体的晶体管的截止电流小,因此通过使用这种晶体管,能够长期地保持存储内容。换言之,可以使刷新工作的频度极低,所以可以充分降低耗电量。 
如上所述,通过将利用使用氧化物半导体以外的材料的晶体管(换言之,能够进行充分高速的工作的晶体管)的外围电路以及利用使用氧化物半导体的晶体管(作更广义解释,其截止电流十分小的晶体管)的存储电路设置为一体,能够实现具有以前未曾有过的新颖特征的半导体装置。另外,通过采用外围电路和存储电路的叠层结构,可以实现半导体装置的集成化。 
如上所述,能够提供实现了微型化及高集成化且具有高电特性的半导体装置以及该半导体装置的制造方法。 
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。 
实施方式8 
在本实施方式中,参照图18A至图21对将上述实施方式所示的半导体装置应用于移动电话、智能手机、电子书阅读器等移动设备的例子进行说明。 
在移动电话、智能手机、电子书阅读器等移动设备中,为了暂时储存图像数据等而使用SRAM或DRAM。使用SRAM或DRAM是因为快闪存储器应答速度慢而不适于处理图像。另一方面,当将SRAM或DRAM用于图像数据的暂时储存时,有如下特征。 
如图18A所示,在一般的SRAM中,一个存储单元由晶体管2001至晶体管2006的六个晶体管构成,并且该晶体管2001至晶体管2006被X译码器2007和Y译码器2008驱动。晶体管2003和晶体管2005以及晶体管2004和晶体管2006构成反相器,该反相器能够实现高速驱动。然而,由于一个存储单元由六个晶体管构成,所以有存储单元面积大的缺点。在将设计规则的最小尺寸设定为F的情况下,SRAM的存储单元面积一般为100至150F2。因此,SRAM的每个比特位的单价是各种存储器中最高的。 
另一方面,在DRAM中,如图18B所示,存储单元由晶体管2011和存储电容器2012构成,并且该晶体管2011和存储电容器2012被X 译码器2013和Y译码器2014驱动。由于一个单元由一个晶体管和一个电容构成,所以其面积小。DRAM的存储单元面积一般为10F2以下。注意,DRAM需要一直进行刷新工作,因此即使在不进行改写的情况下也消耗电力。 
相对于此,上述实施方式所说明的半导体装置的存储单元面积为10F2左右,并且不需要频繁的刷新工作。从而,能够缩小存储单元面积,还能够降低耗电量。 
图19示出移动设备的方框图。图19所示的移动设备具有:RF电路2101、模拟基带电路2102、数字基带电路2103、电池2104、电源电路2105、应用处理器2106、快闪存储器2110、显示器控制器2111、存储电路2112、显示器2113、触控感应器2119、声频电路2117、以及键盘2118等。显示器2113具有:显示部2114、源极驱动器2115、以及栅极驱动器2116。应用处理器2106具有:CPU(Central ProcessingUnit:中央处理器)2107、DSP(Digital Signal Processor:数位信号处理器)2108、以及接口2109(也记载为IF)。存储电路2112一般由SRAM或DRAM构成,通过将上述实施方式所说明的半导体装置用于该部分,能够以高速进行信息的写入和读出,能够长期间地保持存储内容,还能够充分降低耗电量。 
图20示出将上述实施方式所说明的半导体装置用于显示器的存储电路2250的例子。图20所示的存储电路2250具有:存储器2252、存储器2253、开关2254、开关2255、以及存储器控制器2251。另外,存储电路连接于:用来读出并控制从信号线输入的图像数据(输入图像数据)和储存在存储器2252及存储器2253中的数据(存储图像数据)的显示器控制器2256、以及根据来自显示器控制器2256的信号来进行显示的显示器2257。 
首先,通过应用处理器(未图示)形成一个图像数据(输入图像数据A)。该输入图像数据A通过开关2254被储存在存储器2252中。然后,将储存在存储器2252中的图像数据(存储图像数据A)通过开关2255及显示器控制器2256发送到显示器2257而进行显示。 
在输入图像数据A没有变化时,存储图像数据A一般以30至60Hz左右的周期从存储器2252通过开关2255由显示器控制器2256读出。 
另外,例如在使用者进行了改写画面的操作时(即在输入图像数据A有变化时),应用处理器形成新的图像数据(输入图像数据B)。该输入图像数据B通过开关2254被储存在存储器2253中。在该期间存储图像数据A也继续定期性地通过开关2255从存储器2252被读出。当在存储器2253中储存完新的图像数据(存储图像数据B)时,由显示器2257的下一个帧开始读出存储图像数据B,并且将该存储图像数据B通过开关2255及显示器控制器2256发送到显示器2257而进行显示。该读出一直持续直到将下一个新的图像数据储存到存储器2252中。 
如上所述,通过由存储器2252及存储器2253交替进行图像数据的写入和图像数据的读出,来进行显示器2257的显示。另外,存储器2252、存储器2253不局限于两个不同的存储器,也可以将一个存储器分割而使用。通过将上述实施方式所说明的半导体装置用于存储器2252及存储器2253,能够以高速进行信息的写入和读出,能够长期间地保持存储内容,还能够充分降低耗电量。 
图21示出电子书阅读器的方框图。图21所示的电子书阅读器具有:电池2301、电源电路2302、微处理器2303、快闪存储器2304、声频电路2305、键盘2306、存储电路2307、触摸屏2308、显示器2309、以及显示器控制器2310。 
在此,可以将上述实施方式所说明的半导体装置用于图21的存储电路2307。存储电路2307具有暂时保持书籍内容的功能。作为该功能的例子,例如有使用者使用高亮功能的情况等。使用者在看电子书阅读器时,有时需要对某个部分做标记。该标记功能被称为高亮功能,即通过改变显示颜色;划下划线;将文字改为粗体字;改变文字的字体等,来使该部分与周围不一样而突出表示。高亮功能就是将使用者所指定的部分的信息储存而保持的功能。当将该信息长期保持时, 也可以将该信息拷贝到快闪存储器2304。即使在此情况下,通过采用上述实施方式所说明的半导体装置,也能够以高速进行信息的写入和读出,能够长期间保持存储内容,还能够充分降低耗电量。 
如上所述,本实施方式所示的移动设备安装有根据上述实施方式的半导体装置。因此,能够实现以高速进行信息的读出、长期间保持存储内容且充分降低耗电量的移动设备。 
本实施方式所示的结构及方法等可以与其他实施方式所记载的结构及方法等适当地组合而实施。 
实施方式9 
可以将本说明书等所公开的半导体装置应用于多种电子设备(包括游戏机)。作为电子设备,例如可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码相机、数码摄像机等影像拍摄装置、数码相框、移动电话机(也称为手机、移动电话装置)、便携式游戏机、移动信息终端、声音再现装置、弹子机等大型游戏机等。以下,对具备上述实施方式所说明的液晶显示装置的电子设备的例子进行说明。 
图22A示出便携式信息终端,其具有框体2501、框体2502、第一显示部2503a及第二显示部2503b等。框体2501及框体2502的内部组装有各种电子构件(例如,CPU、MPU、存储元件等)。另外,第一显示部2503a及第二显示部2503b安装有用来显示图像的电子电路(例如,驱动电路或选择电路等)。通过将上述实施方式所示的半导体装置用于这些电子构件或电子电路,可以提供可靠性高的便携式信息终端。另外,上述实施方式所示的半导体装置设置在框体2501和框体2502中的至少一方即可。 
另外,第一显示部2503a和第二显示部2503b中的至少一方为具有触摸输入功能的面板。例如如图22A的左图所示,可以由第一显示部2503a显示的选择按钮2504a及2504b选择是进行“触摸输入”还是进行“键盘输入”。由于可以以各种各样的尺寸显示选择按钮,所以各 个年龄层的人都能容易使用。在此,例如在选择“键盘输入”的情况下,如图22A的右图所示,在第一显示部2503a中显示键盘2505。由此,如现有的信息终端同样可以通过键盘输入迅速地进行文字输入。 
另外,图22A所示的便携式信息终端如图22A的右图所示可以将框体2501和框体2502分开。由此例如能够在将框体2502挂在墙上而对多数人共享画面信息的同时由框体2501控制画面信息,非常方便。另外,当不使用该装置时,优选以第一显示部2503a和第二显示部2503b相对的方式将框体2501和框体2502重合。由此在从外部受到冲击等时可以保护第一显示部2503a和第二显示部2503b。通过作为第二显示部2503b采用具有触摸输入功能的面板,可以减轻携带时的重量,而且可以用一只手拿着框体2502并用另一只手进行操作,非常方便。 
图22A所示的便携式信息终端可以具有如下功能:显示各种各样的信息(静态图像、动态图像、文字图像等);将日历、日期或时刻等显示在显示部上;对显示在显示部上的信息进行操作或编辑;通过各种各样的软件(程序)控制处理等。此外,可以在框体的背面或侧面上设置外部连接用端子(耳机端子、USB端子等)、记录媒体插入部等。 
此外,图22A所示的便携式信息终端也可以以无线的方式收发信息。还可以采用以无线的方式从电子书阅读器服务器购买并且下载所希望的书籍数据等的结构。 
再者,也可以对图22A所示的框体2501或框体2502提供天线、麦克风功能及无线通信功能,来将其用作移动电话。 
图22B示出电子书阅读器的一个例子。例如,电子书阅读器2520由两个框体,即框体2521及框体2523构成。框体2521及框体2523由轴部2522形成为一体,且可以以该轴部2522为轴进行开闭工作。通过采用这种结构,可以进行如纸的书籍那样的工作。 
框体2521组装有显示部2525,而框体2523组装有显示部2527。显示部2525及显示部2527的结构既可以是显示连屏画面的结构,又 可以是显示不同的画面的结构。通过采用显示不同的画面的结构,例如在右边的显示部(图22B中的显示部2525)中可以显示文章,而在左边的显示部(图22B中的显示部2527)中可以显示图像。通过应用上述实施方式所示的半导体装置,能够提供高可靠性的电子书阅读器2520。 
此外,在图22B中示出框体2521具备操作部等的例子。例如,在框体2521中设置有电源2526、操作键2528、扬声器2529等。利用操作键2528可以翻页。另外,在与框体的显示部相同的平面上可以设置键盘、定位装置等。另外,也可以采用在框体的背面或侧面具备外部连接端子(耳机端子、USB端子等)、记录介质插入部等的结构。再者,电子书阅读器2520也可以具有电子词典的功能。 
此外,电子书阅读器2520也可以采用能够以无线的方式收发信息的结构。还可以采用以无线的方式从电子书阅读器服务器购买并且下载所希望的书籍数据等的结构。 
图22C示出智能手机,包括框体2530、按钮2531、麦克风2532、具备触摸屏的显示部2533、扬声器2534、影像拍摄用透镜2535,并用作便携式电话机。通过应用上述实施方式所示的半导体装置,能够提供高可靠性的智能手机。 
可以根据使用方式适当地改变显示部2533的显示方向。另外,由于在与显示部2533同一平面上设置影像拍摄用透镜2535,所以能够实现可视电话。扬声器2534及麦克风2532不仅用于音频通话,还可以用于可视通话、录音、再生等。 
另外,外部连接端子2536可以与AC适配器及各种电缆如USB电缆等连接,而可以进行充电及与个人计算机等的数据通讯。另外,通过将记录媒体插入外部储存槽(未图示)中,可以应对更大量的数据的保存及移动。 
另外,上述智能手机除了上述功能以外还可以具有红外线通信功能、电视接收功能等。 
图22D示出数码摄像机,其具有主体2541、显示部2542、操作 开关2543以及电池2544等。通过应用上述实施方式所示的半导体装置,能够提供高可靠性的数码摄像机。 
图22E示出电视装置的一例。在电视装置2550中,框体2551组装有显示部2553。利用显示部2553可以显示影像。此外,在此示出利用支架2555支撑框体2551的结构。通过应用上述实施方式所示的半导体装置,能够提供高可靠性的电视装置2550。 
可以通过利用框体2551所具备的操作开关或另行提供的遥控操作机进行电视装置2550的操作。或者,也可以采用在遥控操作机中设置显示部的结构,该显示部显示从该遥控操作机输出的信息。 
另外,电视装置2550采用具备接收机、调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者,通过调制解调器连接到有线或无线方式的通信网络,从而也可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。 
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。 
实施例1 
在本实施例中,说明作为用作基底膜的含有铟及锌的氧化物膜,利用溅射装置在石英衬底上形成In-Y-Zn-O膜、In-Zr-Zn-O膜及In-Ce-Zn-O膜,并且利用X射线衍射(XRD:X-Ray Diffraction)对上述膜进行结构分析的结果。 
〈In-Y-Zn-O膜的XRD衍射测定结果〉 
以如下条件利用三种溅射靶材在石英衬底上形成100nm厚的In-Y-Zn-O膜:三种溅射靶材的组成比为In:Y:Zn=1:1:1:(原子数比)、In:Y:Zn=2:1:3:(原子数比)以及In:Y:Zn=3:1:2:(原子数比);膜形成气氛为100%O2;O2气体的流量为30sccm;处理室内的压力为0.4Pa;电源为DC电源;施加功率为200W,另外,将膜形成时的衬底温度设定为室温(R.T.)、200℃及300℃。 
图23示出使用In:Y:Zn=1:1:1:(原子数比)的靶材形成的In-Y-Zn-O膜的XRD测定结果,图24示出使用In:Y:Zn=2:1:3:(原子数比)的靶材形成的In-Y-Zn-O膜的XRD测定结果,图25示出使用In:Y:Zn=3:1:2:(原子数比)的靶材形成的In-Y-Zn-O膜的XRD测定结果。另外,图23至图25中的三个线分别示出将衬底温度设定为室温、200℃及300℃进行膜形成时的In-Y-Zn-O膜的数据。图表中的横轴表示2θ(单位为度),纵轴表示X线反射强度(单位为任意单位) 
由图23可知,当使用In:Y:Zn=1:1:1:(原子数比)的靶材形成的In-Y-Zn-O膜时,由于在膜形成时的衬底温度为300℃的情况下在2θ=30°附近产生峰,所以确认到该膜具有结晶性。由此可说,当在将膜形成时的衬底温度设定为300℃形成的In-Y-Zn-O膜(使用In:Y:Zn=1:1:1:(原子数比)的靶材)上形成氧化物半导体膜时,该氧化物半导体膜容易以基底膜为晶种进行晶体生长而成为从与基底膜之间的界面附近开始在膜厚度方向上的大范围内具有结晶性的氧化物半导体膜。另外,关于产生在2θ=30°附近的X线反射强度的峰,衬底加热温度为300℃时的峰最尖锐,所以确认到基底膜的结晶状态依赖于形成基底膜时的衬底加热温度。 
由图24可知,当使用In:Y:Zn=2:1:3:(原子数比)的靶材形成的In-Y-Zn-O膜时,由于在膜形成时的衬底温度为200℃或300℃的情况下在2θ=30°附近产生峰,所以确认到该膜具有结晶性。由此可说,当在将膜形成时的衬底温度设定为200℃或300℃形成的In-Y-Zn-O膜(使用In:Y:Zn=2:1:3:(原子数比)的靶材)上形成氧化物半导体膜时,该氧化物半导体膜容易以基底膜为晶种进行晶体生长而成为从与基底膜之间的界面附近开始在膜厚度方向上的大范围内具有结晶性的氧化物半导体膜。另外,关于产生在2θ=30°附近的X线反射强度的峰,衬底加热温度为200℃时的峰最尖锐,所以确认到基底膜的结晶状态依赖于形成基底膜时的衬底加热温度。 
由图25可知,当使用In:Y:Zn=3:1:2:(原子数比)的靶 材形成的In-Y-Zn-O膜时,由于在膜形成时的衬底温度为200℃或300℃的情况下在2θ=30°附近产生峰,所以确认到该膜具有结晶性。由此可说,当在将膜形成时的衬底温度设定为200℃或300℃形成的In-Y-Zn-O膜(使用In:Y:Zn=3:1:2:(原子数比)的靶材)上形成氧化物半导体膜时,该氧化物半导体膜容易以基底膜为晶种进行晶体生长而成为从与基底膜之间的界面附近开始在膜厚度方向上的大范围内具有结晶性的氧化物半导体膜。另外,关于产生在2θ=30°附近的X线反射强度的峰,衬底加热温度为300℃时的峰最尖锐,所以确认到基底膜的结晶状态依赖于形成基底膜时的衬底加热温度。 
〈In-Zr-Zn-O膜的XRD衍射测定结果〉 
以如下条件形成100nm厚的In-Zr-Zn-O膜:溅射靶材的组成比为In:Zr:Zn=1:1:1:(原子数比);膜形成气氛为100%O2;O2气体的流量为30sccm;处理室内的压力为0.4Pa;电源为DC电源;施加功率为200W,另外,将膜形成时的衬底温度设定为室温(R.T.)、200℃及300℃。 
对以上述条件形成的In-Zr-Zn-O膜进行XRD测定并观察了膜的结晶状态。图26示出其结果。图26中的三个线分别示出将衬底温度设定为室温、200℃及300℃进行膜形成时的In-Zr-Zn-O膜的数据。图表中的横轴表示2θ(单位为度),纵轴表示X线反射强度(单位为任意单位) 
由图26可知,在将衬底加热温度设定为室温、200℃、300℃形成的In-Zr-Zn-O膜中都在2θ=30°附近产生峰,所以确认到这些膜具有结晶性。由此可说,当在In-Zr-Zn-O膜(使用In:Zr:Zn=1:1:1:(原子数比)的靶材)上形成氧化物半导体膜时,该氧化物半导体膜容易以基底膜为晶种进行晶体生长而成为从与基底膜之间的界面附近开始在膜厚度方向上的大范围内具有结晶性的氧化物半导体膜。另外,关于产生在2θ=30°附近的X线反射强度的峰,衬底加热温度为300℃时的峰最尖锐,所以确认到基底膜的结晶状态依赖于形成基底膜时的衬底加热温度。 
〈In-Ce-Zn-O膜的XRD衍射测定结果〉 
以如下条件形成100nm厚的In-Ce-Zn-O膜:溅射靶材的组成比为In:Ce:Zn=1:1:1:(原子数比);膜形成气氛为100%O2;O2气体的流量为30sccm;处理室内的压力为0.4Pa;电源为DC电源;施加功率为200W,另外,将膜形成时的衬底温度设定为室温(R.T.)、200℃及300℃。 
图27示出使用In:Ce:Zn=1:1:1:(原子数比)的靶材形成的In-Ce-Zn-O膜的XRD测定结果。另外,图27中的四个线分别示出将衬底温度设定为室温、200℃、300℃及400℃进行膜形成时的In-Ce-Zn-O膜的数据。图表中的横轴表示2θ(单位为度),纵轴表示X线反射强度(单位为任意单位) 
由图27可知,当使用In:Ce:Zn=1:1:1:(原子数比)的靶材形成的In-Ce-Zn-O膜时,由于在膜形成时的衬底加热温度为200℃或300℃的情况下在2θ=30°附近产生峰,所以确认到该膜具有结晶性。由此可说,当在将膜形成时的衬底加热温度设定为200℃或300℃进行膜形成的In-Ce-Zn-O膜(使用In:Ce:Zn=1:1:1:(原子数比)的靶材)上形成氧化物半导体膜时,该氧化物半导体膜容易以基底膜为晶种进行晶体生长而成为从与基底膜之间的界面附近开始在膜厚度方向上的大范围内具有结晶性的氧化物半导体膜。另外,关于产生在2θ=30°附近的X线反射强度的峰,衬底加热温度为300℃时的峰最尖锐,所以确认到基底膜的结晶状态依赖于形成基底膜时的衬底加热温度。 
符号说明 
100衬底 
102基底膜 
106氧化物半导体膜 
106a高电阻区 
106b低电阻区 
107绝缘膜 
108栅极绝缘膜 
109导电膜 
110栅电极 
114a源电极 
114b漏电极 
130杂质离子 
150晶体管 
602导电膜 
650晶体管 
800层间绝缘膜 
802层间绝缘膜 
850晶体管 
1100绝缘膜 
1101绝缘膜 
1102侧壁绝缘膜 
1104导电膜 
1150晶体管 
1350晶体管 
1700衬底 
1706元件分离绝缘层 
1708栅极绝缘膜 
1710栅电极 
1716沟道形成区 
1720杂质区 
1724金属间化合物区 
1728绝缘层 
1730绝缘层 
1731基底膜 
1735层间绝缘膜 
1736a侧壁绝缘层 
1736b侧壁绝缘层 
1737绝缘膜 
1742a电极膜 
1742b电极膜 
1744氧化物半导体膜 
1748栅电极 
1750绝缘膜 
1752绝缘膜 
1753导电层 
1756布线 
1760晶体管 
1762晶体管 
1764电容元件 
1800衬底 
1850存储单元 
1851存储单元阵列 
1851a存储单元阵列 
1851b存储单元阵列 
1853外围电路 
2001晶体管 
2002晶体管 
2003晶体管 
2004晶体管 
2005晶体管 
2006晶体管 
2007X译码器 
2008Y译码器 
2011晶体管 
2012存储电容器 
2013X译码器 
2014Y译码器 
2101RF电路 
2102模拟基带电路 
2103数字基带电路 
2104电池 
2105电源电路 
2106应用处理器 
2107CPU 
2108DSP 
2109接口 
2110快闪存储器 
2111显示器控制器 
2112存储电路 
2113显示器 
2114显示部 
2115源极驱动器 
2116栅极驱动器 
2117声频电路 
2118键盘 
2119触控感应器 
2250存储电路 
2251存储器控制器 
2252存储器 
2253存储器 
2254开关 
2255开关 
2256显示器控制器 
2257显示器 
2301电池 
2302电源电路 
2303微处理器 
2304快闪存储器 
2305声频电路 
2306键盘 
2307存储电路 
2308触摸屏 
2309显示器 
2310显示器控制器 
2501框体 
2502框体 
2503a第一显示部 
2503b第二显示部 
2504a选择按钮 
2504b选择按钮 
2505键盘 
2520电子书阅读器 
2521框体 
2522轴部 
2523框体 
2525显示部 
2526电源 
2527显示部 
2528操作键 
2529扬声器 
2530框体 
2531按钮 
2532麦克风 
2533显示部 
2534扬声器 
2535透镜 
2536外部连接端子 
2541主体 
2542显示部 
2543操作开关 
2544电池 
2550电视装置 
2551框体 
2553显示部 
2555支架 

Claims (14)

1.一种半导体元件,包括:
基底膜,至少该基底膜的表面具有结晶性;
所述基底膜上的具有结晶性的氧化物半导体膜;
所述氧化物半导体膜上的栅极绝缘膜;
所述栅极绝缘膜上的栅电极;以及
与所述氧化物半导体膜电连接的源电极和漏电极。
2.根据权利要求1所述的半导体元件,其中所述基底膜包含铟和锌以及锆、钇和铈中的一种或多种。
3.根据权利要求1所述的半导体元件,
其中所述氧化物半导体膜具有在非晶相中包含结晶部的结晶-非晶混合相结构,
并且在每一个所述结晶部中,c轴与平行于形成所述氧化物半导体膜的表面的法线向量或所述氧化物半导体膜的表面的法线向量的方向一致,在从垂直于ab平面的方向看时形成有三角形或六角形的原子排列,在从垂直于所述c轴的方向看时金属原子排列为层状或所述金属原子和氧原子排列为层状。
4.根据权利要求1所述的半导体元件,其中所述氧化物半导体膜与所述基底膜的所述表面接触。
5.一种半导体装置,包括根据权利要求1所述的半导体元件。
6.一种半导体元件,包括:
基底膜,该基底膜为至少表面具有结晶性的氧化物膜;
所述基底膜上的具有结晶性的氧化物半导体膜;
所述氧化物半导体膜上的栅极绝缘膜;
所述栅极绝缘膜上的、至少与所述氧化物半导体膜重叠的栅电极;以及
与所述氧化物半导体膜电连接的源电极和漏电极,
其中,所述基底膜包含铟和锌。
7.根据权利要求6所述的半导体元件,其中所述基底膜除了铟和锌以外还包含锆、钇和铈中的一种或多种。
8.根据权利要求6所述的半导体元件,
其中所述氧化物半导体膜具有在非晶相中包含结晶部的结晶-非晶混合相结构,
并且在每一个所述结晶部中,c轴与平行于形成所述氧化物半导体膜的表面的法线向量或所述氧化物半导体膜的表面的法线向量的方向一致,在从垂直于ab平面的方向看时形成有三角形或六角形的原子排列,在从垂直于所述c轴的方向看时金属原子排列为层状或所述金属原子和氧原子排列为层状。
9.根据权利要求6所述的半导体元件,其中所述氧化物半导体膜与所述基底膜的所述表面接触。
10.一种半导体装置,包括根据权利要求6所述的半导体元件。
11.一种半导体元件的制造方法,包括如下步骤:
形成基底膜,该基底膜为至少表面具有结晶性的氧化物膜;
在所述基底膜上形成具有结晶性的氧化物半导体膜;
在所述氧化物半导体膜上形成栅极绝缘膜;
在所述栅极绝缘膜上形成至少与所述氧化物半导体膜重叠的栅电极;以及
形成与所述氧化物半导体膜电连接的源电极和漏电极,
其中,所述基底膜包含铟和锌。
12.根据权利要求11所述的半导体元件的制造方法,其中所述基底膜除了铟和锌以外还包含锆、钇和铈中的一种或多种。
13.根据权利要求11所述的半导体元件的制造方法,其中所述氧化物半导体膜利用溅射装置在200℃以上且450℃以下的膜形成温度下形成。
14.根据权利要求11所述的半导体元件的制造方法,其中在利用溅射装置形成所述氧化物半导体膜之后,对所述氧化物半导体膜在200℃以上且700℃以下的温度下进行加热处理。
CN201210461422.XA 2011-11-18 2012-11-16 半导体元件、半导体元件的制造方法以及使用半导体元件的半导体装置 Expired - Fee Related CN103123936B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-252641 2011-11-18
JP2011252641 2011-11-18

Publications (2)

Publication Number Publication Date
CN103123936A true CN103123936A (zh) 2013-05-29
CN103123936B CN103123936B (zh) 2019-12-17

Family

ID=48425938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210461422.XA Expired - Fee Related CN103123936B (zh) 2011-11-18 2012-11-16 半导体元件、半导体元件的制造方法以及使用半导体元件的半导体装置

Country Status (5)

Country Link
US (1) US10026847B2 (zh)
JP (2) JP2013128105A (zh)
KR (2) KR20130055521A (zh)
CN (1) CN103123936B (zh)
TW (1) TWI565068B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946365A (zh) * 2017-10-24 2018-04-20 华南理工大学 一种具有复合晶型的无机金属氧化物薄膜及其制造方法
CN110164961A (zh) * 2014-03-31 2019-08-23 株式会社Flosfia 结晶性层叠结构体,半导体装置
CN113924384A (zh) * 2019-06-06 2022-01-11 芝浦机械电子装置株式会社 成膜装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
JP6446258B2 (ja) * 2013-12-27 2018-12-26 株式会社半導体エネルギー研究所 トランジスタ
JP6523695B2 (ja) 2014-02-05 2019-06-05 株式会社半導体エネルギー研究所 半導体装置
CN106033731B (zh) 2015-03-13 2019-11-05 联华电子股份有限公司 半导体元件及其制作方法
CN106158857B (zh) 2015-04-21 2020-12-22 联华电子股份有限公司 半导体元件及其制作方法
US10205008B2 (en) * 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN106298956A (zh) * 2016-09-08 2017-01-04 武汉华星光电技术有限公司 氧化物薄膜晶体管的制备方法
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products
JP2020136505A (ja) * 2019-02-20 2020-08-31 株式会社Joled 半導体装置および表示装置
JP2020178079A (ja) * 2019-04-19 2020-10-29 株式会社Joled 半導体装置および表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
US20060113536A1 (en) * 2004-11-10 2006-06-01 Canon Kabushiki Kaisha Display
CN101252134A (zh) * 2007-02-22 2008-08-27 株式会社半导体能源研究所 半导体装置
CN101667544A (zh) * 2005-11-15 2010-03-10 株式会社半导体能源研究所 半导体器件及其制造方法
JP2011100979A (ja) * 2009-10-08 2011-05-19 Semiconductor Energy Lab Co Ltd 酸化物半導体膜、および半導体装置
US20110127523A1 (en) * 2009-11-28 2011-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102210025A (zh) * 2008-11-07 2011-10-05 株式会社半导体能源研究所 半导体器件

Family Cites Families (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3423896B2 (ja) 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
JP2004006686A (ja) 2002-03-26 2004-01-08 Sanyo Electric Co Ltd ZnO半導体層の形成方法、半導体素子の製造方法及び半導体素子
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4225743B2 (ja) 2002-07-04 2009-02-18 株式会社東芝 無線端末及び通信制御方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4356309B2 (ja) 2002-12-03 2009-11-04 セイコーエプソン株式会社 トランジスタ、集積回路、電気光学装置、電子機器
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP2226847B1 (en) 2004-03-12 2017-02-08 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
WO2007043493A1 (en) 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5427340B2 (ja) 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US20070290604A1 (en) * 2006-06-16 2007-12-20 Matsushita Electric Industrial Co., Ltd. Organic electroluminescent device and method of producing the same
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101453829B1 (ko) 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101490112B1 (ko) * 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102628681B1 (ko) 2010-02-05 2024-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20180031075A (ko) 2010-02-19 2018-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US8603841B2 (en) * 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
US20060113536A1 (en) * 2004-11-10 2006-06-01 Canon Kabushiki Kaisha Display
CN101667544A (zh) * 2005-11-15 2010-03-10 株式会社半导体能源研究所 半导体器件及其制造方法
CN101252134A (zh) * 2007-02-22 2008-08-27 株式会社半导体能源研究所 半导体装置
CN102210025A (zh) * 2008-11-07 2011-10-05 株式会社半导体能源研究所 半导体器件
JP2011100979A (ja) * 2009-10-08 2011-05-19 Semiconductor Energy Lab Co Ltd 酸化物半導体膜、および半導体装置
US20110127523A1 (en) * 2009-11-28 2011-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164961A (zh) * 2014-03-31 2019-08-23 株式会社Flosfia 结晶性层叠结构体,半导体装置
CN110164961B (zh) * 2014-03-31 2020-09-08 株式会社Flosfia 结晶性层叠结构体,半导体装置
CN107946365A (zh) * 2017-10-24 2018-04-20 华南理工大学 一种具有复合晶型的无机金属氧化物薄膜及其制造方法
WO2019080166A1 (zh) * 2017-10-24 2019-05-02 华南理工大学 一种具有复合晶型的无机金属氧化物薄膜及其制造方法
CN113924384A (zh) * 2019-06-06 2022-01-11 芝浦机械电子装置株式会社 成膜装置
CN113924384B (zh) * 2019-06-06 2024-02-09 芝浦机械电子装置株式会社 成膜装置

Also Published As

Publication number Publication date
US20130126868A1 (en) 2013-05-23
TWI565068B (zh) 2017-01-01
JP2017152720A (ja) 2017-08-31
US10026847B2 (en) 2018-07-17
TW201327828A (zh) 2013-07-01
CN103123936B (zh) 2019-12-17
JP2013128105A (ja) 2013-06-27
JP6345299B2 (ja) 2018-06-20
KR20200098465A (ko) 2020-08-20
KR20130055521A (ko) 2013-05-28

Similar Documents

Publication Publication Date Title
JP7412493B2 (ja) 半導体装置
CN103123936B (zh) 半导体元件、半导体元件的制造方法以及使用半导体元件的半导体装置
JP6338711B2 (ja) 半導体装置
JP6088312B2 (ja) 半導体装置
KR102102718B1 (ko) 반도체 소자, 반도체 소자의 제작 방법 및 반도체 소자를 이용한 반도체 장치
CN107123683B (zh) 半导体装置的制造方法
US9431430B2 (en) Semiconductor device and method for manufacturing the same
US9502094B2 (en) Method for driving memory element
CN103178826B (zh) 电平移位电路及半导体集成电路
JP6097793B2 (ja) 半導体装置
JP2017183739A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191217

Termination date: 20211116