[go: up one dir, main page]

CN103098115B - 有源矩阵基板及其制造方法以及显示装置 - Google Patents

有源矩阵基板及其制造方法以及显示装置 Download PDF

Info

Publication number
CN103098115B
CN103098115B CN201180042417.9A CN201180042417A CN103098115B CN 103098115 B CN103098115 B CN 103098115B CN 201180042417 A CN201180042417 A CN 201180042417A CN 103098115 B CN103098115 B CN 103098115B
Authority
CN
China
Prior art keywords
mentioned
substrate
dielectric film
mark
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180042417.9A
Other languages
English (en)
Other versions
CN103098115A (zh
Inventor
吉田昌弘
山田崇晴
堀内智
光本一顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103098115A publication Critical patent/CN103098115A/zh
Application granted granted Critical
Publication of CN103098115B publication Critical patent/CN103098115B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133354—Arrangements for aligning or assembling substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

有源矩阵基板具有：电极层，其形成于显示区域中的绝缘性基板（21）上；标记（25），其配置于非显示区域中的绝缘性基板上，由与电极层相同的材料形成；第1绝缘膜（26），其将电极层和标记分别直接覆盖；以及第2绝缘膜，其覆盖第1绝缘膜的一部分。在密封区域的至少一部分中从绝缘性基板上除去了第2绝缘膜。标记配置于除去了第2绝缘膜的区域，并且以与密封区域的至少一部分重叠的方式设置。在绝缘性基板上形成有将覆盖标记的第1绝缘膜的侧面和该第1绝缘膜的与绝缘性基板相反一侧的表面覆盖的保护膜（45）。

Description

有源矩阵基板及其制造方法以及显示装置
技术领域
本发明涉及有源矩阵基板及其制造方法以及显示装置。 
背景技术
一般地，液晶显示装置具有形成有多个TFT（Thin-Film Transistor：薄膜晶体管）的作为有源矩阵基板的TFT基板、与其相对的相对基板、以及设置于TFT基板和相对基板之间的液晶层。另外，在TFT基板和相对基板之间设置有用于将该TFT基板和相对基板彼此粘合并且封入液晶层的密封部件。 
另外，在液晶显示装置中形成有配置多个像素来进行显示的显示区域和设置于其周围的非显示区域。上述密封部件配置于非显示区域。 
TFT基板具有形成有上述TFT等的玻璃基板。在玻璃基板上形成有覆盖TFT的层间绝缘膜，在其表面形成有包括ITO（Indium Tin Oxide：铟锡氧化物）的像素电极。层间绝缘膜是由例如具有感光性的丙烯酸类树脂等有机绝缘膜形成的。 
在专利文献1中公开了：为了提高密封部件与TFT基板的粘合强度，在形成密封部件的区域中除去包括有机绝缘膜的层间绝缘膜，使构成该TFT基板的玻璃基板或者无机绝缘膜（钝化膜、栅极绝缘膜等）露出。 
另外，在专利文献2中公开了：如图53所示，在TFT基板100中，在覆盖TFT105和信号线107的外涂膜109的平坦的表面，设置比信号线107与TFT105的漏极电极103重叠的区域稍大的区域重叠的保护膜110，并且由与像素电极104相同的材料（ITO）形成该保护膜110。由此，即使外涂膜109存在缺陷，该缺陷下的信号线107也不产生断线。 
现有技术文献
专利文献
专利文献1：特开平10-186381号公报 
专利文献2：特开2000-171832号公报 
发明内容
发明要解决的问题
此外，已知在TFT基板的非显示区域中形成规定的标记。该标记例如是用于TFT基板与相对基板的对准的标记、用于测定TFT基板与相对基板的偏差量的标记以及用于测定截断玻璃基板时的截断线的偏差量的标记等。上述标记能由与栅极配线相同的材料形成。 
另一方面，近年来，非显示区域的缩小化在推进，在TFT基板的非显示区域中，密封部件占有的比例在变高。因此，希望将上述标记与密封部件重叠地配置。 
但是，若如上述专利文献1所公开的那样，在以提高密封部件与TFT基板的粘合强度为目的而配置密封部件的区域中除去层间绝缘膜，则标记不被层间绝缘膜覆盖，而仅被例如栅极绝缘膜和半导体层等覆盖。因此，如果栅极绝缘膜等产生针孔、裂缝，则在蚀刻覆盖该栅极绝缘膜等的像素电极材料时，存在蚀刻剂透过栅极绝缘膜等的可能。其结果是，存在标记被蚀刻剂蚀刻，该标记缺损或消失的问题。 
本发明是鉴于上述问题而完成的，其目的在于，将非显示区域缩小，并且防止设置于非显示区域的标记的缺损。 
用于解决问题的方案
为了达成上述的目的，本发明的有源矩阵基板以隔着框状的密封部件粘合到相对基板从而构成显示装置的有源矩阵基板为对象。上述显示装置具有：显示区域，其设置于密封区域的内侧，该密封区域是设置上述密封部件的框状的区域；以及边框状的非显示区域，其形成于该显示区域的外侧，包含上述密封区域。 
并且，具备：绝缘性基板；电极层，其形成于上述显示区域中的上述绝缘性基板上；标记，其配置于上述非显示区域中的上述绝 缘性基板上，由与上述电极层相同的材料形成；第1绝缘膜，其将上述电极层和标记分别覆盖；以及第2绝缘膜，其覆盖该第1绝缘膜的一部分，在上述密封区域的至少一部分中从上述绝缘性基板上除去了上述第2绝缘膜，上述标记配置于除去了上述第2绝缘膜的区域，并且以与上述密封区域的至少一部分重叠的方式设置，在上述绝缘性基板上形成有将覆盖上述标记的第1绝缘膜的侧面和该第1绝缘膜的与绝缘性基板相反一侧的表面覆盖的保护膜。 
另外，本发明的有源矩阵基板的制造方法以制造隔着框状的密封部件粘合到相对基板从而构成显示装置的有源矩阵基板的方法为对象。上述显示装置具有：显示区域，其设置于密封区域的内侧，该密封区域是设置上述密封部件的框状的区域；以及边框状的非显示区域，其形成于该显示区域的外侧，包含上述密封区域。 
并且，具有：在绝缘性基板上的上述显示区域中形成电极层，并且在上述绝缘性基板上的上述非显示区域以与上述密封区域重叠的方式形成包括与上述电极层相同的材料的标记的工序；在上述绝缘性基板上形成将上述电极层和标记分别直接覆盖的第1绝缘膜的工序；形成覆盖上述第1绝缘膜的一部分，并且从上述密封区域的至少一部分和形成有上述标记的区域除去的第2绝缘膜的工序；以及在上述绝缘性基板上形成覆盖上述第1绝缘膜和第2绝缘膜的材料层，然后在上述材料层的表面形成抗蚀剂图案，蚀刻从该抗蚀剂图案露出的上述材料层，由此形成将覆盖上述标记的第1绝缘膜的侧面和该第1绝缘膜的与绝缘性基板相反一侧的表面覆盖的保护膜的工序。 
发明效果
根据本发明，即使覆盖标记的第1绝缘膜具有例如针孔、裂缝等，在蚀刻材料层时，也由于该第1绝缘膜被保护膜（材料层）和抗蚀剂图案覆盖，而能够防止蚀刻剂透过第1绝缘膜而使标记缺损。 
而且，以覆盖标记的第1绝缘膜的侧面和该第1绝缘膜的与绝缘性基板相反一侧的表面被保护膜覆盖的方式形成抗蚀剂图案，因此，即使在第1绝缘膜的厚度特别容易变薄的标记的边缘部分，也 能由抗蚀剂图案覆盖该第1绝缘膜。其结果是，能够将标记配置于密封区域来将非显示区域缩小，并且更可靠地防止标记的缺损。 
附图说明
图1是示出本实施方式1的液晶显示装置的主要部分的外观的俯视图。 
图2是示出液晶显示装置的主要部分的结构的截面图。 
图3是将TFT基板的角部放大示出的俯视图。 
图4是将液晶显示装置的主要部分的结构放大示出的截面图。 
图5是将TFT基板的形成有标记的区域放大示出的俯视图。 
图6是包含图5中的VI-VI线截面的TFT基板的截面图。 
图7是包含图5中的VII-VII线截面的TFT基板的截面图。 
图8是示出周边配线区域的包括栅极材料的配线部的截面图。 
图9是示出周边配线区域的包括源极材料的配线部的截面图。 
图10是示出TFT基板的标记周边的制造工序的截面图。 
图11是示出TFT基板的包括栅极材料的配线部周边的制造工序的截面图。 
图12是示出TFT基板的包括源极材料的配线部周边的制造工序的截面图。 
图13是示出TFT基板的标记周边的制造工序的截面图。 
图14是示出TFT基板的包括栅极材料的配线部周边的制造工序的截面图。 
图15是示出TFT基板的包括源极材料的配线部周边的制造工序的截面图。 
图16是示出TFT基板的标记周边的制造工序的截面图。 
图17是示出TFT基板的包括栅极材料的配线部周边的制造工序的截面图。 
图18是示出TFT基板的包括源极材料的配线部周边的制造工序的截面图。 
图19是示出TFT基板的标记周边的制造工序的截面图。 
图20是示出TFT基板的包括栅极材料的配线部周边的制造工序的截面图。 
图21是示出TFT基板的包括源极材料的配线部周边的制造工序的截面图。 
图22是示出TFT基板的标记周边的制造工序的截面图。 
图23是示出TFT基板的包括栅极材料的配线部周边的制造工序的截面图。 
图24是示出TFT基板的包括源极材料的配线部周边的制造工序的截面图。 
图25是示出TFT基板的标记周边的制造工序的截面图。 
图26是示出TFT基板的包括栅极材料的配线部周边的制造工序的截面图。 
图27是示出TFT基板的包括源极材料的配线部周边的制造工序的截面图。 
图28是示出TFT基板的标记周边的制造工序的截面图。 
图29是示出TFT基板的包括栅极材料的配线部周边的制造工序的截面图。 
图30是示出TFT基板的包括源极材料的配线部周边的制造工序的截面图。 
图31是示出TFT基板的标记周边的制造工序的截面图。 
图32是示出TFT基板的包括栅极材料的配线部周边的制造工序的截面图。 
图33是示出TFT基板的包括源极材料的配线部周边的制造工序的截面图。 
图34是示出TFT基板的标记周边的制造工序的截面图。 
图35是示出TFT基板的包括栅极材料的配线部周边的制造工序的截面图。 
图36是示出TFT基板的包括源极材料的配线部周边的制造工序的截面图。 
图37是示出TFT基板的标记周边的制造工序的截面图。 
图38是示出TFT基板的包括栅极材料的配线部周边的制造工序的截面图。 
图39是示出TFT基板的包括源极材料的配线部周边的制造工序的截面图。 
图40是示出TFT基板的标记周边的制造工序的截面图。 
图41是示出TFT基板的包括栅极材料的配线部周边的制造工序的截面图。 
图42是示出TFT基板的包括源极材料的配线部周边的制造工序的截面图。 
图43是示出蚀刻前的被抗蚀剂层覆盖的透明导电膜的截面图。 
图44是示出蚀刻后的被抗蚀剂图案覆盖的保护膜的截面图。 
图45是示出本实施方式2的标记周边的TFT基板的截面结构的与图7相当的图。 
图46是示出本实施方式2的标记周边的TFT基板的截面结构的与图6相当的图。 
图47是示出TFT基板的标记周边的制造工序的截面图。 
图48是示出蚀刻后的被抗蚀剂图案覆盖的保护膜的截面图。 
图49是将本实施方式3的TFT基板的角部放大示出的俯视图。 
图50是将本实施方式3的标记放大示出的俯视图。 
图51是将本实施方式3的标记放大示出的俯视图。 
图52是将本实施方式3的标记放大示出的俯视图。 
图53是示出现有的TFT的构成的截面图。 
具体实施方式
以下，基于附图详细地说明本发明的实施方式。此外，本发明不限于以下的实施方式。 
《发明的实施方式1》 
图1～图44示出本发明的实施方式1。 
图1是示出本实施方式1的液晶显示装置1的主要部分的外观的俯视图。图2是示出液晶显示装置1的主要部分的结构的截面图。图 3是将TFT基板11的角部放大示出的俯视图。图4是将液晶显示装置1的主要部分的结构放大示出的截面图。 
图5是将TFT基板11的形成有标记25的区域放大示出的俯视图。图6是包含图5中的VI-VI线截面的TFT基板11的截面图。图7是包含图5中的VII-VII线截面的TFT基板11的截面图。图8是示出周边配线区域17的包括栅极材料的配线部的截面图。图9是示出周边配线区域17的包括源极材料的配线部的截面图。 
另外，图43是示出蚀刻前的被抗蚀剂层54覆盖的透明导电膜的截面图。图44是示出蚀刻后的被抗蚀剂图案55覆盖的保护膜45的截面图。 
在本实施方式中，以具备作为有源矩阵基板的TFT基板11的液晶显示装置1为显示装置的例子来说明。 
液晶显示装置1具有：液晶显示面板10；以及背光源单元（未图示），其是与该液晶显示面板10相对配置的照明装置。 
如图1、图2以及图4所示，液晶显示面板10具有：TFT基板11，其是构成为有源矩阵基板的第1基板；相对基板12，其是与该TFT基板11相对配置的第2基板；以及液晶层13，其封入于TFT基板11和相对基板12之间。 
相对基板12具有矩形的玻璃基板22，玻璃基板22是绝缘性基板，其上形成有彩色滤光片（省略图示）和共用电极（省略图示）等。 
将该TFT基板11和相对基板12彼此相互粘合的框状的密封部件14介于TFT基板11和相对基板12之间。液晶层13被密封部件14包围。密封部件14包括例如紫外线固化型环氧类树脂。 
另外，如图1、图3以及图4所示，液晶显示面板10具有：显示区域15，其设置于密封区域20的内侧，该密封区域20是设置密封部件14的框状的区域；以及边框状的非显示区域16，其形成于显示区域15的外侧，包含密封区域20。 
在此，在TFT基板11和相对基板12的液晶层13侧表面分别形成有取向膜（省略图示）。 
显示区域15是显示图像的区域，在该显示区域15中形成有配置为矩阵状的多个像素（省略图示）。在非显示区域16中，如图3所示，在密封区域20与显示区域15之间形成有周边配线区域17。 
TFT基板11具有矩形的玻璃基板21，该玻璃基板21是形成有相互平行地延伸的多个源极配线（省略图示）以及与它们正交地延伸的多个栅极配线（省略图示）的绝缘性基板。在玻璃基板21中还形成有沿着各栅极配线分别延伸的多个Cs配线（省略图示）。Cs配线是用于向形成于各像素的辅助电容施加规定的电压的配线。 
在TFT基板11的一边的非显示区域16中，形成有多个端子（省略图示），形成有安装用于驱动液晶显示面板10的驱动芯片18的端子区域19。 
如图8和图9所示，在上述周边配线区域17中形成有：包括与栅极配线相同的材料的引出配线（省略图示）、COM配线（省略图示）以及检查用配线（省略图示）等第1配线部41；以及包括与源极配线相同的材料的引出线（省略图示）、Cs主干配线（省略图示）以及检查用配线（省略图示）等第2配线部42。COM配线是用于向上述相对基板12的共用电极施加规定的电压的配线。Cs主干配线是与上述多个Cs配线连接的主干配线。 
另外，如图4所示，在玻璃基板21上，按每个像素形成有：像素电极31；以及TFT（Thin-Film Transistor：薄膜晶体管）30，其与该像素电极31连接。 
TFT30例如为底栅型TFT，具有：栅极电极24，其是在显示区域15中的玻璃基板21的表面形成的电极层；栅极绝缘膜26，其是直接覆盖栅极电极24的第1绝缘膜；以及半导体层32，其形成于栅极绝缘膜26的表面。 
栅极电极24包括例如Al合金的单层膜、或者Al膜、Cu膜、Mo膜、Ti膜或它们的层叠膜。栅极绝缘膜26包括例如氮化硅膜（SiNx膜）等无机绝缘膜，形成为例如0.4μm程度的厚度。另外，半导体层32由例如本征非晶硅和n+非晶硅等形成。 
在半导体层32的表面形成有设置于该半导体层32的左右两侧 的欧姆接触层34。欧姆接触层34包括例如n+硅。 
另外，在相对基板12的与上述半导体层32相对的区域中形成有黑矩阵33。黑矩阵33包括黑色的树脂膜、反射率低的金属膜等。 
在欧姆接触层34的表面形成有源极电极35和漏极电极36。而且，与源极电极35连接的源极配线37形成于栅极绝缘膜26的表面。源极配线37、源极电极35以及漏极电极36包括例如Al合金和Mo的层叠膜、或者Al膜、Cu膜、Mo膜、Ti膜或它们的层叠膜。 
本实施方式的TFT基板11具有所谓的Pixel On Pas结构，上述源极配线37、源极电极35、漏极电极36以及栅极绝缘膜26的一部分被钝化膜28与作为第2绝缘膜的层间绝缘膜27覆盖。钝化膜28包括例如氮化硅膜，形成为0.1～0.7μm的厚度，例如形成为0.3μm程度的厚度。层间绝缘膜27包括例如具有感光性的丙烯酸类树脂等有机绝缘膜，在钝化膜28的表面以1.0～4.0μm的厚度形成，例如以3.0μm程度的厚度形成。 
在层间绝缘膜27和钝化膜28中，在漏极电极36的上方位置贯通形成有接触孔39。并且，在显示区域15中的层间绝缘膜27的表面形成有包括ITO等透明导电膜的像素电极31。像素电极31经由接触孔39与漏极电极36连接。 
另一方面，在非显示区域16中的玻璃基板21上配置有由与栅极电极24相同的材料形成的标记25。标记25例如是用于使TFT基板和相对基板12彼此贴合时的对位的对准标记。 
如图5所示，标记25在从玻璃基板21的表面的法线方向看时，形成为例如矩形环状的图案。标记25的外形的一边的长度例如是180μm，内侧的一边的长度例如是122μm。 
另一方面，在相对基板12的非显示区域16中形成有标记23。标记23例如由与形成黑矩阵33的材料相同的材料形成为一边的长度是100μm的正方形。如此，将标记23配置于标记25的内侧，将相对基板12相对于TFT基板11进行对位。 
例如在测量左右方向的偏差量的情况下，由自动测定机（未图示）测定上述标记23的左右方向的中心线与标记25的左右方向的中 心线的距离。由此，测量偏差量。此外，为了不产生由自动测定机导致的标记23、25的误认，在标记23、25无偏差地重叠的状态下，在标记23的外缘与标记25的内缘之间设置有11μm的间距。而且，在标记23、25的周围50μm以内，不配置其它图案。 
并且，在非显示区域16中的玻璃基板21上形成有：栅极绝缘膜26，其是直接覆盖标记25的第1绝缘膜。覆盖该标记25的栅极绝缘膜26，与覆盖上述TFT30的栅极电极24的栅极绝缘膜26分离地形成。 
如图3和图4所示，在密封区域20的至少一部分中从玻璃基板21上除去了层间绝缘膜27。换言之，除去了层间绝缘膜27的区域29的至少一部分与密封区域20重叠。另外，在除去区域29中，未形成上述周边配线区域17。即，周边配线区域17形成于除去区域29以外的非显示区域16。 
作为层间绝缘膜27的有机绝缘膜与上述密封部件14一般而言粘合力比较弱，这样，通过从密封区域20的至少一部分除去层间绝缘膜27，能提高密封部件14与TFT基板11的粘合强度。 
并且，标记25配置于除去了层间绝缘膜27的区域，并且以与密封区域20的至少一部分重叠的方式设置。而且，如图4、图6以及图7所示，在玻璃基板21上形成有将覆盖标记25的栅极绝缘膜26的侧面和相对基板12侧的表面（即，覆盖上述标记25的栅极绝缘膜26的与玻璃基板21相反一侧的表面）的整体覆盖的保护膜45。即，覆盖标记25的栅极绝缘膜26整体被保护膜45覆盖。本实施方式中的保护膜45将覆盖上述标记25的栅极绝缘膜26的侧面直接覆盖。 
另外，保护膜45由作为与像素电极31相同的材料的ITO等形成。而且，保护膜45的外缘部分形成于玻璃基板21的表面。并且，包括与上述TFT30的半导体层32相同的材料的半导体层52介于覆盖上述标记25的栅极绝缘膜26与保护膜45之间。 
-制造方法- 
接着，说明上述TFT基板11和液晶显示装置1的制造方法。液晶显示装置1是通过隔着液晶层13和密封部件14将分别预先制造的TFT基板11与相对基板12贴合来制造的。 
例如在相对基板12中将密封部件14描画为矩形框状，向该密封部件14的框内滴下、提供液晶材料。接着，使用上述标记25将进行了对位的相对基板12贴合到TFT基板11。其后，对密封部件14照射紫外线来使该密封部件14固化。如此，制造液晶显示装置1。 
此外，描画密封部件14的基板也可以不是相对基板12，而是TFT基板11。 
另外，在本实施方式中，说明了以滴下方式进行液晶材料的注入的情况，但也可以使用在框状的密封部件中形成注入口（未图示），进行浸渍式的真空注入，然后密封该注入口的方法。 
在此，参照图10～图42，详细地说明TFT基板11的制造工序。图10、图13、图16、图19、图22、图25、图28、图31、图34、图37以及图40是示出TFT基板的标记周边的制造工序的截面图。 
另外，图11、图14、图17、图20、图23、图26、图29、图32、图35、图38以及图41是示出TFT基板的包括栅极材料的配线部周边的制造工序的截面图。图12、图15、图18、图21、图24、图27、图30、图33、图36、图39以及图42是示出TFT基板的包括源极材料的配线部周边的制造工序的截面图。 
首先，在第1工序中，通过第1光刻工序，在显示区域15的玻璃基板21上形成栅极电极24，并且在非显示区域16的玻璃基板21上以与密封区域20重叠的方式形成包括与栅极电极24相同的材料的标记25。 
即，如图10～图12所示，在非显示区域16的密封区域20中的玻璃基板21的表面，将包括例如Al合金的单层膜的标记25形成为矩形环状。与此同时，在显示区域15中的玻璃基板21的表面形成栅极电极24，并且在非显示区域16的周边配线区域17中的玻璃基板21的表面形成第1配线部41。 
接着，在第2工序中，如图13～图15所示，在玻璃基板21上将氮化硅膜形成为0.4μm程度的厚度，由此在玻璃基板21上分别直接覆盖栅极电极24、标记25以及第1配线部41的栅极绝缘膜26。而且， 在栅极绝缘膜26的表面形成包括例如本征非晶硅和n+非晶硅等半导体材料层51。 
接着，在第3工序中，如图16～图18所示，通过第2光刻工序，在标记25上与各TFT30的形成区域中将上述半导体材料层51保留，而在非显示区域16中将其除去。从而，如图17和图18所示，在周边配线区域17中露出栅极绝缘膜26。如此，在TFT30的形成区域中在栅极绝缘膜26的表面形成半导体层32，并且以覆盖标记25的方式在栅极绝缘膜26的表面形成半导体层52。 
接着，在第4工序中，如图19～图21所示，通过第3光刻工序，在非显示区域16的周边配线区域17中的栅极绝缘膜26的表面形成第2配线部42。在栅极绝缘膜26上，按该顺序形成例如Al合金膜42a与Mo膜42b，进行光刻，由此形成第2配线部42。 
接着，在第5工序中，如图22～图24所示，在整个玻璃基板21上按该顺序层叠而形成钝化膜28和层间绝缘膜（有机绝缘膜）27。钝化膜28由0.3μm程度的厚度的氮化硅膜形成。层间绝缘膜27由3.0μm程度的厚度的具有感光性的丙烯酸类树脂形成。 
接着，在第6工序中，如图25～图27所示，通过第4光刻工序，从非显示区域16的一部分除去层间绝缘膜27，由此形成除去区域29。如此，形成覆盖栅极绝缘膜26的一部分，并且从密封区域20的至少一部分和形成有标记25的区域除去的层间绝缘膜27。 
接着，在第7工序中，如图28～图30所示，在除去了上述层间绝缘膜27的区域中蚀刻而除去钝化膜28，并且也以相同的工序蚀刻而除去未被半导体层52覆盖的栅极绝缘膜26。这时，能够将半导体层52用作掩模。另外，在蚀刻栅极绝缘膜26时，半导体层52的一部分也被蚀刻，因此半导体层52的膜厚变薄。 
接着，在第8工序中，如图31～图33所示，在玻璃基板21上形成作为覆盖栅极绝缘膜26和层间绝缘膜27的材料层的透明导电材料层53。透明导电材料层53能够应用例如ITO、IZO（Indium Zinc Oxide：铟锌氧化物）等。 
其后，在第9工序中，如图34～图36所示，在上述透明导电材 料层53的表面涂覆抗蚀剂材料而形成抗蚀剂层54。 
然后，在第10工序中，如图37～图39和图43所示，将抗蚀剂层54图案化，在透明导电材料层53的表面形成抗蚀剂图案55。如图37所示，密封区域20的抗蚀剂图案55的侧部57配置于透明导电材料层53中的将栅极绝缘膜26的侧面覆盖的部分58的外侧。另一方面，在显示区域15中，在各像素电极31的形成区域中形成有抗蚀剂图案55。 
接着，在第11工序中，如图40～图42和图44所示，蚀刻从抗蚀剂图案55露出的透明导电材料层53，由此形成将覆盖标记25的栅极绝缘膜26的侧面和栅极绝缘膜26的相对基板12侧（栅极绝缘膜26的与玻璃基板21相反一侧）覆盖的保护膜45。这时，保护膜45覆盖半导体层52的侧面和半导体层52的相对基板12侧的表面，并被抗蚀剂图案55覆盖。另外，由在显示区域15中与抗蚀剂图案55重叠的透明导电材料层53在层间绝缘膜27的表面形成像素电极31。 
其后，从玻璃基板21上除去抗蚀剂图案55，制造TFT基板11。 
-实施方式1的效果- 
因此，根据该实施方式1，即使覆盖标记25的栅极绝缘膜26具有例如针孔、裂缝等，在蚀刻透明导电材料层53时，也由于栅极绝缘膜26被保护膜45和抗蚀剂图案55覆盖，而能够防止蚀刻剂透过栅极绝缘膜26而使标记25缺损。 
而且，以覆盖标记25的栅极绝缘膜26的侧面和相对基板12侧被保护膜45覆盖的方式形成抗蚀剂图案55，因此，即使在栅极绝缘膜26的厚度特别容易变薄的标记25的边缘部分，也能够由抗蚀剂图案55可靠地覆盖该栅极绝缘膜26。其结果是，能够将标记25配置于密封区域20来将非显示区域16缩小，并且更可靠地防止标记25的缺损。 
另外，在栅极绝缘膜26与保护膜45之间设置了半导体层52，因此，能够利用该半导体层52更有效地防止标记25的缺损。如此，能够根据无缺损地形成的标记25，将TFT基板11与相对基板12高精度地对位来相互贴合。 
《发明的实施方式2》 
图45～图48示出本发明的实施方式2。 
图45是示出本实施方式2的标记25周边的TFT基板11的截面结构的与图7相当的图。图46是示出本实施方式2的标记25周边的TFT基板11的截面结构的与图6相当的图。图47是示出TFT基板11的标记25周边的制造工序的截面图。图48是示出蚀刻后的被抗蚀剂图案55覆盖的保护膜45的截面图。 
此外，在以后的各实施方式中，对与图1～图44相同的部分附上相同的附图标记，省略其详细说明。 
在上述实施方式1中，在覆盖标记25的栅极绝缘膜26的表面残留了半导体层52，而在本实施方式2中，这样的半导体层52，在一旦形成后被全部除去。即，本实施方式中的保护膜45，如图45和图46所示，直接形成于栅极绝缘膜26的表面。 
在制造本实施方式的液晶显示装置1的情况下，在上述实施方式1的第3工序（第2光刻工序）中，在标记25上和TFT30的形成区域中分别保留半导体层52。 
其后，在上述实施方式1的第7工序中，在将标记25上的半导体层52用作栅极绝缘膜28的蚀刻掩模时，该半导体层52的图案通过蚀刻而被全部除去。在此，TFT30的形成区域的半导体层52由层间绝缘膜27与钝化膜28覆盖，因此不被蚀刻。 
这样，在从标记25上除去半导体层52的情况下，层叠于标记25的边缘部分上的膜（栅极绝缘膜26）的厚度会比其它部分（例如TFT30的形成区域）薄。但是，在本实施方式中，如图47和图48所示，在标记25的边缘部分，也能够由抗蚀剂图案55可靠地覆盖栅极绝缘膜26，因此与上述实施方式1同样，能够将标记25配置于密封区域20来将非显示区域16缩小，并且更可靠地防止标记25的缺损。 
《发明的实施方式3》 
图49～图52示出本发明的实施方式3。 
图49是将本实施方式3的TFT基板11的角部放大示出的俯视图。图50～图52是将本实施方式3的标记25放大示出的俯视图。 
在上述实施方式1中，在TFT基板11的密封区域20中形成了作为相对基板12的对位用的对准标记的标记25，但本发明不限于此，也可以如图49～图52所示，形成其它标记25。 
在此，图50所示的标记25是成为从大尺寸的玻璃基板母材截断而制造玻璃基板21时的截断线的记号的标记。图51所示的标记25是用于通过目测来确认相对基板12相对于TFT基板11的偏差量的标记。另外，图52所示的标记25是用于通过目测来确认上述截断线的偏差量的标记。 
图51所示的标记25是与上述实施方式1的标记25同样的构成，由2行×4列总计为8个排列而成的。但是，在相对基板12的标记23与TFT基板11的标记25无偏差地重叠的状态下，在标记23的外缘与标记25的内缘之间形成的间距，在8组标记23、25中的各组中相互不同。 
各组的标记23、25的间距规定为例如以1μm为增量从3μm到10μm的8种尺寸。并且，对于间距是3μm的标记23、25，如果标记23的外形的正方形的一边与标记25的内缘的正方形的一边接触，则判断为其偏差量是3μm。只要使用该标记23、25，就能简便地检测出偏差量。此外，在高精度地检测偏差量的情况下，优选使用上述实施方式1的标记23、25。 
《其它实施方式》 
在上述各实施方式中，作为显示装置的例子说明了液晶显示装置，但本发明不限于此，在例如电子书等所使用的微胶囊型电泳方式的显示装置、有机EL显示装置等其它显示装置中，同样也能够应用。 
例如，在微胶囊型电泳方式的显示装置中，为了降低由总线产生的电场对TFT基板的电极的影响，在设置于TFT基板的像素电极下形成有有机绝缘膜（层间绝缘膜）。因此，如果将本发明应用于该显示装置，则能够将其非显示区域缩小，并且防止设置于非显示区域的标记的缺损。 
另外，在上述各实施方式中，作为材料层的例子说明了透明导电膜，但本发明不限于此，能将包括透明导电膜以外的材料的其它层应用为材料层。
工业上的可利用性
如上所述，本发明对于有源矩阵基板及其制造方法以及显示装置是有用的。 
附图标记说明
1     液晶显示装置 
11    TFT基板（第1基板） 
12    相对基板（第2基板） 
14    密封部件 
15    显示区域 
16    非显示区域 
20    密封区域 
21    玻璃基板（绝缘性基板） 
24    栅极电极（电极层） 
25    标记 
26    栅极绝缘膜（第1绝缘膜） 
27    层间绝缘膜（第2绝缘膜） 
31    像素电极 
45    保护膜 
52    半导体层 
53    透明导电材料层（材料层） 
55    抗蚀剂图案 

Claims (18)

1.一种有源矩阵基板，
具有：显示区域，其设置于密封区域的内侧，该密封区域是设置密封部件的框状的区域；以及边框状的非显示区域，其形成于该显示区域的外侧，包含上述密封区域，该有源矩阵基板隔着上述密封部件粘合到相对基板从而构成显示装置，
该有源矩阵基板的特征在于，具备：
绝缘性基板；
电极层，其形成于上述显示区域中的上述绝缘性基板上；
标记，其配置于上述非显示区域中的上述绝缘性基板上，由与上述电极层相同的材料形成；
第1绝缘膜，其将上述电极层和标记分别直接覆盖；以及
第2绝缘膜，其覆盖上述第1绝缘膜的一部分，
在上述密封区域的至少一部分中从上述绝缘性基板上除去了上述第2绝缘膜，
上述标记配置于除去了上述第2绝缘膜的区域，并且以与上述密封区域的至少一部分重叠的方式设置，
在上述绝缘性基板上形成有将覆盖上述标记的第1绝缘膜的侧面和该第1绝缘膜的与绝缘性基板相反一侧的表面覆盖的保护膜。
2.根据权利要求1所述的有源矩阵基板，其特征在于，
在上述显示区域中的上述第2绝缘膜的表面形成有透明导电膜，
上述保护膜由与上述透明导电膜相同的材料形成。
3.根据权利要求1所述的有源矩阵基板，其特征在于，
上述第1绝缘膜包括无机绝缘膜，
上述第2绝缘膜包括有机绝缘膜。
4.根据权利要求1至3中的任一项所述的有源矩阵基板，其特征在于，
半导体层介于覆盖上述标记的第1绝缘膜与上述保护膜之间。
5.根据权利要求1至3中的任一项所述的有源矩阵基板，其特征在于，
上述保护膜将覆盖上述标记的第1绝缘膜直接覆盖。
6.根据权利要求1至3中的任一项所述的有源矩阵基板，其特征在于，
上述标记是用于该有源矩阵基板与上述相对基板的对位的对准标记。
7.一种显示装置，具备：
第1基板；
第2基板，其与上述第1基板相对配置；
框状的密封部件，其介于上述第1基板和第2基板之间，将该第1基板和第2基板彼此相互粘合；
显示区域，其设置于密封区域的内侧，该密封区域是设置上述密封部件的框状的区域；以及
边框状的非显示区域，其形成于上述显示区域的外侧，包含上述密封区域，
该显示装置的特征在于，
上述第1基板具有：绝缘性基板；电极层，其形成于上述显示区域中的上述绝缘性基板上；标记，其配置于上述非显示区域中的上述绝缘性基板上，由与上述电极层相同的材料形成；第1绝缘膜，其将上述电极层和标记分别直接覆盖；以及第2绝缘膜，其覆盖该第1绝缘膜的一部分，
在上述密封区域的至少一部分中从上述绝缘性基板上除去了上述第2绝缘膜，
上述标记配置于除去了上述第2绝缘膜的区域，并且以与上述密封区域的至少一部分重叠的方式设置，
在上述绝缘性基板上形成有将覆盖上述标记的第1绝缘膜的侧面和该第1绝缘膜的与绝缘性基板相反一侧的表面覆盖的保护膜。
8.根据权利要求7所述的显示装置，其特征在于，
在上述显示区域中的上述第2绝缘膜的表面形成有透明导电膜，
上述保护膜由与上述透明导电膜相同的材料形成。
9.根据权利要求7所述的显示装置，其特征在于，
上述第1绝缘膜包括无机绝缘膜，
上述第2绝缘膜包括有机绝缘膜。
10.根据权利要求7至9中的任一项所述的显示装置，其特征在于，
半导体层介于覆盖上述标记的第1绝缘膜与上述保护膜之间。
11.根据权利要求7至9中的任一项所述的显示装置，其特征在于，
上述保护膜将覆盖上述标记的第1绝缘膜直接覆盖。
12.根据权利要求7至9中的任一项所述的显示装置，其特征在于，
上述标记是用于上述第1基板与上述第2基板的对位的对准标记。
13.一种有源矩阵基板的制造方法，
该有源矩阵基板具有：显示区域，其设置于密封区域的内侧，该密封区域是设置密封部件的框状的区域；以及边框状的非显示区域，其形成于该显示区域的外侧，包含上述密封区域，该有源矩阵基板隔着上述密封部件粘合到相对基板从而构成显示装置，
该有源矩阵基板的制造方法的特征在于，具有：
在绝缘性基板上的上述显示区域中形成电极层，并且在上述绝缘性基板上的上述非显示区域中以与上述密封区域重叠的方式形成包括与上述电极层相同的材料的标记的工序；
在上述绝缘性基板上形成将上述电极层和标记分别直接覆盖的第1绝缘膜的工序；
形成覆盖上述第1绝缘膜的一部分，并且从上述密封区域的至少一部分和形成有上述标记的区域除去的第2绝缘膜的工序；以及
在上述绝缘性基板上形成覆盖上述第1绝缘膜和第2绝缘膜的材料层，然后在上述材料层的表面形成抗蚀剂图案，蚀刻从该抗蚀剂图案露出的上述材料层，由此形成将覆盖上述标记的第1绝缘膜的侧面和该第1绝缘膜的与绝缘性基板相反一侧的表面覆盖的保护膜的工序。
14.根据权利要求13所述的有源矩阵基板的制造方法，其特征在于，
在形成上述保护膜的工序中，蚀刻作为上述材料层的透明导电材料层，由此在上述显示区域中的上述第2绝缘膜的表面形成透明导电膜，并且由与该透明导电膜相同的材料形成上述保护膜。
15.根据权利要求13所述的有源矩阵基板的制造方法，其特征在于，
上述第1绝缘膜包括无机绝缘膜，
上述第2绝缘膜包括有机绝缘膜。
16.根据权利要求13至15中的任一项所述的有源矩阵基板的制造方法，其特征在于，
具有在形成上述第1绝缘膜的工序后，以覆盖上述标记的方式在上述第1绝缘膜的表面形成半导体层的工序，
在形成上述保护膜的工序中，以覆盖上述半导体层的方式形成上述保护膜。
17.根据权利要求13至15中的任一项所述的有源矩阵基板的制造方法，其特征在于，
在形成上述保护膜的工序中，在覆盖上述标记的上述第1绝缘膜的表面直接形成上述保护膜。
18.根据权利要求13至15中的任一项所述的有源矩阵基板的制造方法，其特征在于，
上述标记是用于该有源矩阵基板与上述相对基板的对位的对准标记。
CN201180042417.9A 2010-09-03 2011-08-29 有源矩阵基板及其制造方法以及显示装置 Expired - Fee Related CN103098115B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-197881 2010-09-03
JP2010197881 2010-09-03
PCT/JP2011/004797 WO2012029281A1 (ja) 2010-09-03 2011-08-29 アクティブマトリクス基板及びその製造方法並びに表示装置

Publications (2)

Publication Number Publication Date
CN103098115A CN103098115A (zh) 2013-05-08
CN103098115B true CN103098115B (zh) 2015-03-25

Family

ID=45772406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180042417.9A Expired - Fee Related CN103098115B (zh) 2010-09-03 2011-08-29 有源矩阵基板及其制造方法以及显示装置

Country Status (4)

Country Link
US (1) US9070812B2 (zh)
JP (1) JP5450825B2 (zh)
CN (1) CN103098115B (zh)
WO (1) WO2012029281A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013190815A1 (ja) * 2012-06-22 2013-12-27 シャープ株式会社 アクティブマトリクス基板の製造方法及び表示装置の製造方法
CN103474438A (zh) * 2013-09-26 2013-12-25 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及液晶面板
KR102182880B1 (ko) * 2013-12-27 2020-11-25 엘지디스플레이 주식회사 리페어 구조를 갖는 표시장치 및 표시패널
KR20170038964A (ko) * 2015-09-30 2017-04-10 삼성디스플레이 주식회사 표시 패널 및 그의 제조 방법
CN109727920B (zh) * 2018-12-18 2020-10-30 武汉华星光电半导体显示技术有限公司 Tft基板的制作方法及tft基板
TWI699580B (zh) * 2019-03-07 2020-07-21 友達光電股份有限公司 陣列基板
WO2020202293A1 (ja) * 2019-03-29 2020-10-08 シャープ株式会社 表示装置
CN115167039A (zh) * 2022-07-11 2022-10-11 广州华星光电半导体显示技术有限公司 阵列基板及液晶显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000356858A (ja) * 1999-06-15 2000-12-26 Display Technologies Inc 表示装置用アレイ基板及びその製造方法
CN1296575A (zh) * 1999-03-08 2001-05-23 精工爱普生株式会社 液晶装置及其制造方法
CN101378012A (zh) * 2007-08-31 2009-03-04 Nec液晶技术株式会社 电子部件和显示装置及所述电子部件和显示装置的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2822621B2 (ja) * 1990-06-27 1998-11-11 富士通株式会社 液晶表示素子の製造方法
JP2734183B2 (ja) * 1990-07-19 1998-03-30 日本電気株式会社 液晶表示素子
JPH06102534A (ja) * 1992-09-21 1994-04-15 Hitachi Ltd 薄膜トランジスタアレイ
JP3218308B2 (ja) 1996-12-19 2001-10-15 シャープ株式会社 液晶表示装置
TW542933B (en) 1996-12-19 2003-07-21 Sharp Kk Liquid crystal display device and process for producing the same
US6678017B1 (en) 1998-06-08 2004-01-13 Casio Computer Co., Ltd. Display panel and method of fabricating the same
JP3324535B2 (ja) 1998-12-01 2002-09-17 カシオ計算機株式会社 表示パネル
US6653216B1 (en) 1998-06-08 2003-11-25 Casio Computer Co., Ltd. Transparent electrode forming apparatus and method of fabricating active matrix substrate
JP2001075119A (ja) * 1999-09-07 2001-03-23 Canon Inc 位置合わせ用認識マーク構造及び液晶素子
JP2001148480A (ja) * 1999-11-18 2001-05-29 Nec Corp 薄膜トランジスタ、薄膜トランジスタの製造装置、および薄膜トランジスタその製造方法
JP2007150258A (ja) * 2005-10-27 2007-06-14 Seiko Epson Corp パターン形成方法、膜構造体、電気光学装置及び電子機器
KR100911422B1 (ko) * 2006-12-29 2009-08-11 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101331942B1 (ko) * 2007-05-03 2013-11-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR101276749B1 (ko) * 2009-08-03 2013-06-19 엘지디스플레이 주식회사 전기영동 표시장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1296575A (zh) * 1999-03-08 2001-05-23 精工爱普生株式会社 液晶装置及其制造方法
JP2000356858A (ja) * 1999-06-15 2000-12-26 Display Technologies Inc 表示装置用アレイ基板及びその製造方法
CN101378012A (zh) * 2007-08-31 2009-03-04 Nec液晶技术株式会社 电子部件和显示装置及所述电子部件和显示装置的制造方法

Also Published As

Publication number Publication date
WO2012029281A1 (ja) 2012-03-08
JP5450825B2 (ja) 2014-03-26
US20130153912A1 (en) 2013-06-20
CN103098115A (zh) 2013-05-08
US9070812B2 (en) 2015-06-30
JPWO2012029281A1 (ja) 2013-10-28

Similar Documents

Publication Publication Date Title
CN103098115B (zh) 有源矩阵基板及其制造方法以及显示装置
US9575370B2 (en) Liquid crystal display device
JP4248591B2 (ja) 表示パネル
KR102204976B1 (ko) 표시 장치 및 그것의 제조 방법
KR100315208B1 (ko) 액정표시소자 및 그 제조방법
WO2014034512A1 (ja) 薄膜トランジスタ基板及び表示装置
JP5243665B2 (ja) 表示装置の製造方法
US8072571B2 (en) Display device
US8842254B2 (en) Liquid crystal display panel and manufacturing method for the same
JP5247615B2 (ja) 横電界方式の液晶表示装置
WO2022082737A1 (zh) 显示基板及其制作方法、显示装置
US20160218121A1 (en) Liquid crystal display and method for manufacturing the same
JP5403539B2 (ja) 横電界方式の液晶表示装置
KR101641356B1 (ko) 액정 표시 패널의 제조 방법
JP4731576B2 (ja) 表示パネル
WO2013190815A1 (ja) アクティブマトリクス基板の製造方法及び表示装置の製造方法
WO2014192699A1 (ja) 表示装置
JP2011221316A (ja) 液晶表示装置
WO2012046427A1 (ja) アクティブマトリックス基板、アクティブマトリックス基板の製造方法、及び液晶表示装置
JP2009036944A (ja) 電気光学装置、その製造方法及び電子機器
KR20070078552A (ko) 액정표시장치 및 이의 제조방법
JP2007078930A (ja) 液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150325

Termination date: 20200829