CN102956637A - 具有电阻或电容的电路结构及其操作方法 - Google Patents
具有电阻或电容的电路结构及其操作方法 Download PDFInfo
- Publication number
- CN102956637A CN102956637A CN2011102907306A CN201110290730A CN102956637A CN 102956637 A CN102956637 A CN 102956637A CN 2011102907306 A CN2011102907306 A CN 2011102907306A CN 201110290730 A CN201110290730 A CN 201110290730A CN 102956637 A CN102956637 A CN 102956637A
- Authority
- CN
- China
- Prior art keywords
- region
- conductive
- conductive region
- circuit structure
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000003990 capacitor Substances 0.000 claims abstract description 5
- 238000000926 separation method Methods 0.000 claims abstract 14
- 239000004020 conductor Substances 0.000 claims description 29
- 238000009792 diffusion process Methods 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims 3
- 238000011017 operating method Methods 0.000 claims 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 4
- 150000004706 metal oxides Chemical class 0.000 abstract description 4
- 239000003550 marker Substances 0.000 description 21
- 238000005516 engineering process Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 10
- 238000013461 design Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 239000004744 fabric Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/47—Resistors having no potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明揭示一种具有电阻或电容的电路结构及其操作方法，该电路结构包含：一半导体基板，置于该基板内的一第一导电区，置于该第一导电区内的多个第二导电区及多个第三导电区，存在于该第一导电区及该第三导电区中间的一第一耗尽区，存在于该第二导电区及该第三导电区中间的一第二耗尽区，以及多个置于该第一导电区内的分隔区，分隔该多个第二导电区及第三导电区。该电路结构的操作方法如下：施加一第一电压于该分隔区以控制该电路结构的电容或电阻；施加一第二电压于该第一导电区及该第三导电区，并且施加一第三电压于该第二导电区以量测该电路结构的电容或电阻。本发明减低对芯片面积的需求，且工艺也相容于公知金属氧化物半导体晶体管领域。
Description
技术领域
本发明涉及一种电路结构，特别涉及一可调变电阻或电容。
背景技术
近年来对混合信号集成电路(mixed mode IC)的需求快速攀升，该些电路包含数据转换器、模拟-数字/数字-模拟转换器，以及数字射频芯片。有鉴于无线通信及网络科技的日新月异，这些电路更进一步包含了移动通信、软体无线电、局域网络或广域网络的路由器芯片。
从集成电路制作的角度而言，半导体工艺在过去四十年以来一直致力于尺寸的缩小，而此趋势仍然适用于当今科技。其中互补式金属氧化物半导体(CMOS)技术通常于数字功能及小尺寸上最为成熟，而双极型晶体管(bipolar transistor)则最常被应用于强调模拟功能的芯片上。然而，一直到十年前，产业科技一直无法在不损及经济考量且不影响运作功能的条件下结合数字及模拟于一单一芯片设计。单就此观点而言，小尺寸工艺以及置放数目更多的电阻及电容于一固定面积，将有效促进更先进的的电路设计，亦即，在固定或日益缩小的芯片面积上建构密度更高的电路元件。
电路中公知的电容为平行板电容，运用高介电常数的材料诸如氧化硅、多晶硅氧化物、或由化学气相沉积形成的氮化硅当作介电层，该介电层夹在两电极板间。该两电极板可有许多组合及变化(例如：金属-金属、多晶硅-多晶硅、金属-多晶硅、金属-扩散层、多晶硅-扩散层等。电路中公知的电阻为具有阻值的长条状材料，并具有接触电极和周围阻绝层。为了达到高电阻，高长宽比的长条状材料将被运用。习知的电阻及电容都奠基于平面/水平设计准则，该设计方法大量占用宝贵的芯片面积。为了解决此难题，新的垂直设计准则将揭露于本发明，并整合电阻及电容的元件结构。
发明内容
本发明的一目的为提供一种电路结构，特别是关于一可调变电阻或电容。
根据本发明一实施例的一种电路结构，该电路结构包含一半导体基板；置于该基板内的一第一导电区；置于该第一导电区内的多个第二导电区及多个第三导电区；存在于该第一导电区及该第三导电区中间的一第一耗尽区；存在于该第二导电区及该第三导电区中间的一第二耗尽区；以及多个置于该第一导电区内的分隔区，分隔该多个第二导电区及第三导电区。其中该第一导电区、该多个第二导电区、该多个第三导电区、该第一耗尽区、该第二耗尽区，以及该多个分隔区形成一可调变电容或一可调变电阻。该电路结构的操作方法如下：施加一第一电压于该分隔区，以控制该电路结构的电容或电阻。
根据本发明另一实施例的一种电路结构，该电路结构包含一半导体基板；一置于该基板内的导电区；以及置于该导电区内、多个包含导体的分隔区，其中该导电区以及该多个分隔区形成一电容，该导电区以及该半导体基板形成一电阻。该电路结构的操作方法如下：施加一第一电压于该分隔区的导体以控制该电路结构的电容或电阻。
本发明的有益效果在于，本发明所揭示的电阻及电容不同于公知技术，惟于公知技艺中需要沉积相异的材料，故工艺中将有额外的光刻步骤。本发明利用金属氧化物半导体晶体管工艺中的离子布植技术达到垂直整合的电容电阻元件结构。本发明不但减低对芯片面积的需求，且工艺也相容于公知金属氧化物半导体晶体管领域。更有甚者，施加一外部电压于本电路结构将能够调变该结构的电容值和电阻值。
附图说明
图1显示本发明一实施例的电路结构剖面图，实现可调变的电阻或电容；
图2显示本发明一实施例的电路结构俯视图，实现可调变的电阻或电容；
图3显示本发明另一实施例的电路结构剖面图，实现一电阻或电容；以及
图4显示本发明另一实施例的电路结构俯视图，实现一电阻或电容。
其中，附图标记说明如下：
10、30 电路结构
11、31 半导体基板
12、36 浅沟槽隔离
13 第一导电区
14、35 分隔区
15 第二导电区
16、34 绝缘层
17 第三导电区
18、32 导体
19 第一耗尽区
19′ 第二耗尽区
20、40 电路布局
21 第一导电区电极
23 第一导电区电极
21′、23′、25′、41′、43′ 导电板
33 导电区
41 导体区电极
具体实施方式
图1显示一根据本发明一实施例的电路结构10。该电路结构10包含具有浅沟槽隔离12的一半导体基板11，一置于该半导体基板11内的第一导电区13，置于该第一导电区13内的多个第二导电区15，置于该第一导电区13内的多个第三导电区17，及置于该第一导电区13内的多个分隔区14。该第一导电区13及该第三导电区17中间存在一第一耗尽区19，该第二导电区15及该第三导电区17中间存在一第二耗尽区19′。该多个分隔区14置于该第一导电区13内，分隔该多个第二导电区15及第三导电区17。根据本发明的一实施例，各分隔区14包含一导体18以及一绝缘层16，该绝缘层16将该第一导电区13、第二导电区15、及第三导电区17与该导体18分隔绝缘。根据本发明的一实施例，该第一导电区13、该第二导电区15、该第三导电区17、该第一耗尽区19、该第二耗尽区19′，以及该分隔区14形成一可调变电容。该第一导电区13及该第二导电区15可为具有同掺杂极性的扩散区；该第二导电区15及该第三导电区17可为具有不同掺杂极性的扩散区(例如，一扩散区为P型掺杂，而另一扩散区为N型掺杂)。
根据本发明的一实施例，如图1所示，该第一耗尽区19形成于该第一导电区13与该第三导电区17之间；该第二耗尽区19′形成于该第二导电区15与该第三导电区17之间，此现象肇因于P-N接面的物理接触。在稳定状态下，由载子梯度造成的一扩散电流被一漂移电流所抵消。该漂移电流的产生是由于固定离子形成的电场所引发，而该固定离子亦是该扩散电流流动的结果，因此，在该P-N接面形成了一段载子含量相当低的耗尽区。该耗尽区的截面平行于该P-N接面，且相对应的截面积恰为该P-N接面的截面积；该耗尽区的长度垂直于该P-N接面的方向，并可通过一施加于该分隔区14上的该导体18的可变电压V1控制其长短。值得注意的是，该耗尽区长度为该电容的厚度。于本发明中，三个外加电压施加于该电路结构10的不同区域：
1)一可变电压V1施加在该分隔区14上的该导体18；
2)一固定操作电压V2施加在该第一导电区13；以及
3)一固定操作电压V3施加在该第二导电区15。
图2显示一根据本发明一实施例的电路结构俯视图。一第一导电区电极21沿着出纸面方向垂直连接该第一导电区13与一导电板21′，该导电板21′即作为一外加偏压的电极；一第二导电区电极23沿着出纸面方向垂直连接该第二导电区15与一导电板23′，该导电板23′即作为另一外加偏压的电极；任一该分隔区14上的该导体18直接接触一导电板25′，该导电板25′即作为另一外加偏压的电极。
如图2所示，在该电路结构10中当作量测电压及电容的两电极为该导电板21′及另一导电板23′，其中V2及V3分别施加于其上。
如图1所示，根据本发明的一实施例，该第一导电区13及该第二导电区15由N型掺杂的半导体组成，而该第三导电区17由P型掺杂的半导体组成。当两固定操作电压V2及V3维持在一固定值，此时施加一可变电压V1将会：
1)稍微增加第一耗尽区19及第二耗尽区19′的长度；或
2)在该绝缘层16与该第三导电区17之间产生一极薄的反型层(deltainversion layer)。
根据外加电压V1的极性及大小，上述第1种或第2种情况相应发生。该第一耗尽区19长度及该第二耗尽区19′长度的增加会造成V2及V3之间量测到的电容值下降；而反型层的产生则会提供一导电通道而降低电阻。因此，根据上述第1种或第2种情况，该电路结构10的电容和电阻能够通过一外加电压V1所控制。
根据本发明一实施例，另一调控该电路结构10的电容或电阻的方法为加热位于该分隔区14上的该导体18。举例而言，施加一电流于该导体18，若该电流足够大，将会提高该导体18及该分隔区14的温度，进而激发位于该第三导电区内更多的可移动载子，以降低该电路结构10的电阻。根据本发明另一实施例，除了使用外接偏压或外接电流调控该电路结构10的电阻及电容之外，在离子布植工艺中改变掺杂分布及掺杂浓度，也能够带给该电路结构10调变电阻及电容更大的自由度。
图3显示一根据本发明另一实施例的电路结构30剖面图。该电路结构30包含一具有浅沟槽隔离36的半导体基板31，一导电区33，以及置于该导电区33内多个分隔区35。其中该导电区33以及该多个分隔区35形成一电容，该导电区33以及该半导体基板31形成一电阻。各分隔区35包含一导体32以及一绝缘层34，该绝缘层34将该导电区33与该导体32分隔绝缘。
参照图3，该导电区33为单一掺杂极性的扩散区(例如，一扩散区为P型掺杂，而另一扩散区为N型掺杂)。因为只有一种导电型存在于此结构，因此并不会出现耗尽区。此电路结构30中的电容为夹在该导体32及该导电区33中间的该绝缘层34，亦即，夹在两电极中间的一介电材料层。于本发明中，三个外加电压施加于该电路结构30的不同区域：
1)一固定操作电压V1′施加在该分隔区35上的该导体32；
2)一固定操作电压V2′施加在该导电区33；以及
3)一电压V3′施加在该半导体基板31。
图4显示一根据本发明另一实施例的电路结构40俯视图。一导电区电极41沿着出纸面方向垂直连接该导电区33与一导电板41′，该导电板41′即作为一外加偏压的电极；任一该分隔区35上的该导体32直接接触一导电板43′，该导电板43′即作为另一外加偏压的电极。
如图4所示，在该电路结构30中当作量测电容的两电极为该导电板41′及另一导电板43′，其中V2′及V1′分别施加于其上；该电路结构30中当作量测电压的两电极为该导电板41′及该半导体基板31，其中V2′及V3′分别施加于其上。
由于该电路结构30并不为一可通过外加偏压调变的元件，要改变该电路结构30的电阻及电容可变换离子布植工艺中掺杂分布及掺杂浓度。从电阻的角度而言，在一定的外加偏压下，低浓度掺杂的该导电区33将产生较少的可移动载子，进而具有高电阻；然而高浓度掺杂的该导电区33将产生较多的可移动载子，进而具有低电阻。从电容的角度而言，在一定的外加偏压下，低浓度掺杂的该导电区33将有效地产生一贴近接近该绝缘层34的耗尽层，较厚的介电层进而具有低电容；高浓度掺杂的该导电区33将不会产生一贴近接近该绝缘层34的耗尽层，较薄的介电层进而具有高电容。
综上而言，本发明揭示了一异于公知的电容或电阻结构。本发明通过金属-氧化物-半导体(MOS)工艺技术中的离子布植达到垂直整合的电阻电容结构。此种新的几何结构不但减低电路元件对芯片面积的需求，同时也相容于标准工艺作业。本发明的某些实施例中，外加偏压或外加电流能够更进一步地调变该电路结构的电阻值或电容值。
本发明的技术内容及技术特点已揭示如上，然而本技术领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示者，而应包括各种不背离本发明的替换及修饰，并为权利要求所涵盖。
Claims (9)
1.一种电路结构，包含：
一半导体基板；
一第一导电区，置于该基板内；
多个第二导电区，置于该第一导电区内；
多个第三导电区，置于该第一导电区内并位于该多个第二导电区下方；
一第一耗尽区，存在于该第一导电区及该第三导电区中间；
一第二耗尽区，存在于该第二导电区及该第三导电区中间；以及
多个分隔区，置于该第一导电区内，并分隔该多个第二导电区及第三导电区；
其特征在于该第一导电区、该多个第二导电区、该多个第三导电区、该第一耗尽区、该第二耗尽区，以及该多个分隔区形成一可调变电容或一可调变电阻。
2.根据权利要求1所述的电路结构，其特征在于，各分隔区包含一导体以及一绝缘层，该绝缘层将该第二导电区及第三导电区与该导体分隔绝缘。
3.根据权利要求1所述的电路结构，其特征在于，该第一导电区以及该第二导电区是包含同一种掺杂极性的扩散区；而该第二导电区以及该第三导电区是包含不同种掺杂极性的扩散区。
4.一种电路结构的操作方法，该电路结构包含：
一半导体基板；
一第一导电区，置于该基板内；
多个第二导电区，置于该第一导电区内；
多个第三导电区，置于该第一导电区内并位于该第二导电区下方；
一第一耗尽区，存在于该第一导电区及该第三导电区中间；
一第二耗尽区，存在于该第二导电区及该第三导电区中间；以及
多个分隔区，置于该第一导电区内，并分隔该多个第二导电区及第三导电区，各分隔区包含一导体以及一绝缘层，该绝缘层将该第二导电区及第三导电区与该导体分隔绝缘；其特征在于，
该电路结构的操作方法包含在该分隔区上的该导体施加一第一电压以控制该电路结构的电容或电阻。
5.根据权利要求4所述的操作方法，其特征在于，进一步包含施加一第二电压于该第一导电区，并且施加一第三电压于该第二导电区以量测该电路结构的电容或电阻。
6.根据权利要求4所述的操作方法，其特征在于，进一步包含将该分隔区上的该导体升高温度以控制该电路结构的电阻。
7.一种电路结构，包含：
一半导体基板；
一导电区，置于该基板内；以及
多个分隔区，置于该导电区内，其特征在于，该导电区以及该多个分隔区形成一电容，该导电区以及该半导体基板形成一电阻。
8.根据权利要求7所述的电路结构，其特征在于，各分隔区包含一导体以及一绝缘层，该绝缘层将该导电区与该导体分隔绝缘。
9.一种电路结构的操作方法，该电路结构包含：
一半导体基板；
一导电区，置于该基板内；以及
多个分隔区，置于该导电区内，各分隔区包含一导体以及一绝缘层，该绝缘层将该导电区与该导体分隔绝缘；其特征在于，
该操作方法包含以下步骤：
施加一第一电压于该分隔区的导体，并施加一第二电压于导电区，该导电区、该绝缘层，以及该导体形成一电容；以及
施加一第二电压于该导电区，并施加一第三电压于该半导体基板，该导电区以及该半导体基板形成一电阻。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/215,890 US8604542B2 (en) | 2011-08-23 | 2011-08-23 | Circuit structure with conductive and depletion regions to form tunable capacitors and resistors |
| US13/215,890 | 2011-08-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102956637A true CN102956637A (zh) | 2013-03-06 |
| CN102956637B CN102956637B (zh) | 2015-09-23 |
Family
ID=47742801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110290730.6A Active CN102956637B (zh) | 2011-08-23 | 2011-09-22 | 具有电阻或电容的电路结构及其操作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8604542B2 (zh) |
| CN (1) | CN102956637B (zh) |
| TW (1) | TWI456771B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9230957B2 (en) * | 2013-03-11 | 2016-01-05 | Alpha And Omega Semiconductor Incorporated | Integrated snubber in a single poly MOSFET |
| KR20150119746A (ko) * | 2014-04-16 | 2015-10-26 | 에스케이하이닉스 주식회사 | 반도체 장치, 레지스터 및 그 제조 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0391123A2 (en) * | 1989-04-04 | 1990-10-10 | Texas Instruments Incorporated | Extended length trench resistor and capacitor |
| CN1602552A (zh) * | 2001-12-11 | 2005-03-30 | 因芬尼昂技术股份公司 | 二极管电路及其制造方法 |
| CN101379619A (zh) * | 2006-01-09 | 2009-03-04 | 国际商业机器公司 | 包括沟槽电容器和沟槽电阻器的半导体结构 |
| US20100006979A1 (en) * | 2008-07-14 | 2010-01-14 | Krutsick Thomas J | Method of manufacturing a trench capacitor for high voltage processes |
| CN101630681A (zh) * | 2008-06-30 | 2010-01-20 | 飞兆半导体公司 | 具有单片集成的rc缓冲器的功率器件 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5283201A (en) * | 1988-05-17 | 1994-02-01 | Advanced Power Technology, Inc. | High density power device fabrication process |
| US6979851B2 (en) * | 2002-10-04 | 2005-12-27 | International Business Machines Corporation | Structure and method of vertical transistor DRAM cell having a low leakage buried strap |
| US7352036B2 (en) * | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| KR100648276B1 (ko) * | 2004-12-15 | 2006-11-23 | 삼성전자주식회사 | 역방향 다이오드가 구비된 수직형 디모스 소자 |
| US7525177B2 (en) * | 2005-04-01 | 2009-04-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Controllable varactor within dummy substrate pattern |
| US8217497B2 (en) * | 2007-01-17 | 2012-07-10 | International Business Machines Corporation | FIN differential MOS varactor diode |
| JP4599379B2 (ja) * | 2007-08-31 | 2010-12-15 | 株式会社東芝 | トレンチゲート型半導体装置 |
| US8164139B2 (en) * | 2008-04-29 | 2012-04-24 | Force Mos Technology Co., Ltd. | MOSFET structure with guard ring |
| US7943449B2 (en) * | 2008-09-30 | 2011-05-17 | Infineon Technologies Austria Ag | Semiconductor component structure with vertical dielectric layers |
| KR20100065895A (ko) * | 2008-12-09 | 2010-06-17 | 주식회사 동부하이텍 | 트렌치형 ｍｏｓｆｅｔ 소자의 게이트 및 게이트 형성방법 |
| KR20100098147A (ko) * | 2009-02-27 | 2010-09-06 | 삼성전자주식회사 | 한 쌍의 채널이 게이트 양 측면에서 수직으로 형성되는 트렌치형 셀 구조와, 상기 채널을 셸로우 이온주입으로 코딩하는 마스크롬 셀 제조방법 |
| JP5304416B2 (ja) * | 2009-04-28 | 2013-10-02 | 富士電機株式会社 | 電力変換回路 |
| TWI388059B (zh) * | 2009-05-01 | 2013-03-01 | Niko Semiconductor Co Ltd | The structure of gold-oxygen semiconductor and its manufacturing method |
| TW201131741A (en) * | 2010-03-05 | 2011-09-16 | Anpec Electronics Corp | Power semiconductor device having adjustable output capacitance and manufacturing method thereof |
| US8247874B2 (en) * | 2010-08-26 | 2012-08-21 | Infineon Technologies Austria Ag | Depletion MOS transistor and charging arrangement |
| US9396997B2 (en) * | 2010-12-10 | 2016-07-19 | Infineon Technologies Ag | Method for producing a semiconductor component with insulated semiconductor mesas |
-
2011
- 2011-08-23 US US13/215,890 patent/US8604542B2/en active Active
- 2011-09-22 CN CN201110290730.6A patent/CN102956637B/zh active Active
- 2011-09-29 TW TW100135165A patent/TWI456771B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0391123A2 (en) * | 1989-04-04 | 1990-10-10 | Texas Instruments Incorporated | Extended length trench resistor and capacitor |
| CN1602552A (zh) * | 2001-12-11 | 2005-03-30 | 因芬尼昂技术股份公司 | 二极管电路及其制造方法 |
| CN101379619A (zh) * | 2006-01-09 | 2009-03-04 | 国际商业机器公司 | 包括沟槽电容器和沟槽电阻器的半导体结构 |
| CN101630681A (zh) * | 2008-06-30 | 2010-01-20 | 飞兆半导体公司 | 具有单片集成的rc缓冲器的功率器件 |
| US20100006979A1 (en) * | 2008-07-14 | 2010-01-14 | Krutsick Thomas J | Method of manufacturing a trench capacitor for high voltage processes |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI456771B (zh) | 2014-10-11 |
| US20130049846A1 (en) | 2013-02-28 |
| US8604542B2 (en) | 2013-12-10 |
| CN102956637B (zh) | 2015-09-23 |
| TW201310660A (zh) | 2013-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200013855A1 (en) | Radio frequency switches with air gap structures | |
| TW478155B (en) | Lateral thin-film silicon-on-insulator (SOI) JFET device | |
| TWI728476B (zh) | Ｌｄｍｏｓ裝置、包含ｌｄｍｏｓ裝置之積體電路，以及製造該積體電路的方法 | |
| KR100883701B1 (ko) | 상보형 금속 산화막 반도체 장치 | |
| US9536872B2 (en) | Shallow trench isolation area having buried capacitor | |
| US9548351B2 (en) | Radio frequency isolation for SOI transistors | |
| US8222115B2 (en) | Method of forming a high capacitance diode | |
| KR101666752B1 (ko) | 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈 | |
| KR102528801B1 (ko) | 상부 금속 루팅층에 리피터/버퍼를 포함하는 반도체 장치 및 그 제조 방법 | |
| CN100536138C (zh) | 半导体集成电路 | |
| CN101573799A (zh) | 集成互补低电压射频横向双扩散金属氧化物半导体 | |
| CN103811549A (zh) | 横向mosfet | |
| US10825612B2 (en) | Tunable coplanar capacitor with vertical tuning and lateral RF path and methods for manufacturing thereof | |
| CN109727907A (zh) | 绝缘体上硅衬底、半导体装置及其制造方法 | |
| CN108010903B (zh) | 减少电容变化的mos电容结构 | |
| CN103035720A (zh) | 超级结器件及其制作方法 | |
| KR20160149432A (ko) | 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈 | |
| CN103563058A (zh) | 半导体器件 | |
| US7074657B2 (en) | Low-power multiple-channel fully depleted quantum well CMOSFETs | |
| KR101710268B1 (ko) | 고비저항 기판 상에 형성된 수동 소자 및 무선 주파수 모듈 | |
| CN102376781A (zh) | 半导体可变电容器组件及变容器组件 | |
| CN102956637A (zh) | 具有电阻或电容的电路结构及其操作方法 | |
| CN103325685A (zh) | 深沟槽功率半导体场效应晶体管及其制作方法 | |
| CN110729190B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN104733392B (zh) | 用于绝缘体上硅射频开关器件结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |