[go: up one dir, main page]

CN102651396A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN102651396A
CN102651396A CN2012100481731A CN201210048173A CN102651396A CN 102651396 A CN102651396 A CN 102651396A CN 2012100481731 A CN2012100481731 A CN 2012100481731A CN 201210048173 A CN201210048173 A CN 201210048173A CN 102651396 A CN102651396 A CN 102651396A
Authority
CN
China
Prior art keywords
layer
channel layer
electron supply
semiconductor device
electronics accommodating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100481731A
Other languages
English (en)
Other versions
CN102651396B (zh
Inventor
安藤裕二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102651396A publication Critical patent/CN102651396A/zh
Application granted granted Critical
Publication of CN102651396B publication Critical patent/CN102651396B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

一种半导体器件，其包含场效应晶体管，该场效应晶体管具有：经受晶格弛豫的缓冲层、沟道层和电子供应层，以此顺序以与[0001]或[000-1]晶轴平行的生长模式按顺序使用III族氮化物半导体分别形成在衬底上；并且具有源电极和漏电极，它们与沟道层电耦合；以及形成在电子供应层上的栅电极，其中，在缓冲层和电子供应层中，存在于沟道层的III族原子平面侧上的层具有比存在于沟道层的V族原子平面侧上的层大的A轴长度；并且电子供应层具有比沟道层大的带隙。

Description

半导体器件
相关申请的交叉引用
2010年2月28日提交的日本专利申请No.2011-41277的公开，包括说明书、附图和摘要，通过引用整体并入本文。
技术领域
本发明涉及：一种半导体器件；具体地涉及一种配备在包含III族氮化物半导体作为主要材料的场效应晶体管(在下文中简称为“FET”)中的半导体器件。
背景技术
<相关技术1>
图14是示意性示出根据相关技术1的FET的截面结构的图。图14中示出的FET，例如，参考了UMESH K.MISHRA等人的“AlGaN/GaNHEMTs-An Overview of Device Operation and Applications”，PROCEEDINGS OF THE IEEE，VOL.90，NO.6，JUNE 2002，pp.1022-1031的描述。如图14所示，缓冲层81、沟道层82和电子供应层83以此顺序形成在衬底80上。在图14的示例中，缓冲层81包含未掺杂的氮化镓(GaN)，沟道层82包含未掺杂的GaN，并且电子供应层83包含未掺杂的氮化镓铝AlaGa1-aN。这里，通过与[0001]晶轴平行的Ga平面生长来形成III族氮化物半导体分层结构。
电子供应层(AlaGa1-aN)83的Al组成比率a设定为在晶格常数方面充分降低与GaN的差这样的值(例如，0.3或更小)。
栅电极85形成在电子供应层83上，并且与栅电极85相对地形成源电极841和漏电极842。
充当电子传输层的二维电子气(在下文中简称为“2DEG”)层86形成在沟道层82中与电子供应层83的界面附近，并且形成在电子供应层83上的源电极841和漏电极842与2DEG层86欧姆接触。
<相关技术2>
图17是示意性示出根据相关技术2的FET的截面结构的图。图17中示出的FET，例如，参考了F.Medjdoub等人的“Characteristics ofAl2O3/AlInN/GaN MOSHEMT”，ELECTRONICS LETTERS，7th June2007Vol.43，No.12的描述。如图17所示，包含未掺杂的GaN的缓冲层91、包含未掺杂的GaN的沟道层92和包含未掺杂的氮化铝铟InbAl1-bN的电子供应层93以此顺序形成在衬底90上。这里，通过与六方晶[0001]晶轴平行的Ga平面生长来形成III族氮化物半导体分层结构。
电子供应层(InbAl1-bN)93的In组成比率b设定为呈现与GaN相匹配的晶格这样的值(例如，0.17至0.18)。
栅电极95形成在电子供应层93上，并且与栅电极95相对地形成源电极941和漏电极942。
2DEG层96形成在沟道层92中与电子供应层93的界面附近，并且形成在电子供应层93上的源电极941和漏电极942与2DEG层96欧姆接触。
这里，虽然在F.Medjdoub等人的“Characteristics ofAl2O3/AlInN/GaN MOSHEMT”，ELECTRONICS LETTERS，7th June2007Vol.43，No.12中，包含氮化铝(AlN)的间隔层(AlN间隔物)形成在包含InAlN的电子供应层93和GaN沟道层92之间的界面上，但是在图17中没有示出。
日本未审查专利公布No.2001-274375公开了一种FET，作为异质结FET，具有包含InxGa1-xN(0≤x≤1)的沟道层、包含AlyGa1-yN(0＜y≤1)的电子供应层、中间层和包含GaN的n-型盖帽层，它们按顺序形成在衬底上，其中栅电极形成在栅极绝缘膜上，并且源电极和漏电极分别形成在n-型盖帽层上；中间层至少包括单层的n-型杂质层；并且由此在电子供应层和n-型盖帽层之间产生的极化负电荷可以被中间层的电离正电荷所抵消，因此降低了阻挡电子的势垒，并且可以降低源电阻和漏电阻。
发明内容
下面分析相关技术。
图15是示意性示出图14中所示的根据相关技术1的FET的电子供应层(AlaGa1-aN)83中晶格应变的量与漏电压的依赖关系的曲线图。横轴表示漏电压，纵轴表示应变的量。图16是示意性示出相关晶格应变的应变能与漏电压的依赖关系的曲线图。横轴表示漏电压，纵轴表示应变能。这里，为了方便理解本说明书的下述分析示出了图15和16，并且在UMESH K.MISHRA等人的“AlGaN/GaN HEMTs-An Overviewof Device Operation and Applications”，PROCEEDINGS OF THE IEEE，VOL.90，NO.6，JUNE 2002，pp.1022-1031等中没有公开。
在图14的FET中，电子供应层(AlaGa1-aN)83在零电压(漏电压＝0)的热平衡状态时在拉伸方向上具有内应变，并且因此随着漏电压的增加，内应变几乎仍然在拉伸方向上与漏电压成比例增加。因此，应变能随着漏电压的增加而单调递增，并且如果超过临界值Ecrit，则会出现晶体缺陷(位错)。图14的结构中存在的问题是：劣化开始电压例如为约180V，并且相对较低。在下文中解释晶格应变和应变能的这种表现的原理。
在根据相关技术1的FET中，由于组成电子供应层83的AlaGa1-aN的晶格常数(晶轴中的A轴长度)比组成缓冲层81的GaN的晶格常数小，所以在热平衡状态下，由于电子供应层83中伴随晶格失配的应变，沿着平面在拉伸方向上存在应变向量(ε1(a)，ε2(a)，0)(ε1(a)＞0，ε2(a)＞0)。
此外，当电压施加到漏电极842上使得漏极可以具有比栅电极85更正的电势时，在从衬底80向电子供应层83中的表面的方向上，产生了电场向量(0，0，F3)(F3＜0)。根据逆压电效应的原理，如果在垂直方向(Z方向)上电场F3施加到电介质上，在水平方向上(在X-Y平面上)会产生与相关的电场强度成比例的应变偏差(Δε1(a)，Δε2(a)，0)(由逆压电效应造成的应变)。这里，Δεi(a)(i＝1，2)通过下面的表达式(1)表示。
Δεi(a)＝di3(a)F3                    (1)
这里，di3(a)(i＝1，2)是电子供应层(AlGaN)83中的连接纵向(垂直方向)电场F3与水平方向应变Δεi(a)(i＝1，2)的压电分量。
当半导体分层结构是平行于[0001]晶轴的Ga平面生长，并且电场F3从衬底80指向表面时，应变偏差指向拉伸方向。
因此，在电子供应层(AlGaN)83中产生的应变向量(εT1(a)，εT2(a)，0)用下面表达式(2)表示。
εTi(a)＝εi(a)+di3(a)F3              (2)
由于伴随晶格失配的应变εi(a)(i＝1，2)指向在拉伸方向，并且由逆压电效应造成的应变Δεi(a)也指向在拉伸方向，所以它们彼此加强，增加了电子供应层(AlGaN)83中的内应变。
应变的量与纵向(垂直方向)的电场分量F3成比例增加。由于电场F3与漏电压成比例，所以获得了图15所示的应变的量和电压(漏电压)之间的关系。
根据虎克定律，此时的应变能Ea由下面的表达式(3)表示。
Ea＝EY(a)ha(ε1(a)+d13(a)F3)2            (3)
在上述表达式(3)中，EY(a)表示电子供应层(AlGaN)83的杨氏模量。ha表示在栅电极85下面部分的电子供应层(AlGaN)83的厚度。这里，由于Ga平面生长，假设沿着平面(i＝1，2)的方向是彼此等效的。
由于应变能Ea与垂直方向电场分量F3的平方成比例增加(F3的平方的系数是正值)，所以获得了图16所示的应变能和电压之间的关系。
通过这种方式，根据相关技术1的FET存在的问题是：由于伴随晶格失配的内应力ε1(a)和由逆压电效应造成的应变Δε1(a)彼此加强，所以随着漏电压的增加应变能不期望地快速增加，并且劣化开始电压降低。
图18是示意性示出图17中所示的根据相关技术2的FET中包含InAlN的电子供应层93中的晶格应变的量与漏电压的依赖关系的曲线图。横轴表示漏电压，纵轴表示应变的量。图19示意性示出了应变能与漏电压的依赖关系的曲线图。横轴表示漏电压，纵轴表示应变能。为了方便理解本说明书的下述分析示出了图18和19，并且在F.Medjdoub等人的“Characteristics of Al2O3/AlInN/GaN MOSHEMT”，ELECTRONICS LETTERS，7th June 2007Vol.43，No.12等中没有公开。
图17中的电子供应层(InAlN)93在零电压(漏电压＝0)的热平衡中不具有内应力。然而随着漏电压的增加，在拉伸方向上会产生内应变，并且其绝对值与电压几乎成比例增加。
在根据相关技术2的FET中，没有产生由热平衡造成的内应变。结果，劣化开始电压例如是240V，由此改善超过了图14中的根据相关技术1的FET。然而这还不够。
在下文中解释晶格应变和应变能的这种表现的原理。
在根据相关技术2的FET中，由于组成图17中电子供应层93的InbAl1-bN的晶格常数(A轴长度)与组成缓冲层91的GaN的晶格常数几乎相等，所以在热平衡状态，在电子供应层(InAlN)93中不存在应变。当施加电压使得漏电极942具有比栅极更正的电势时，在从衬底90向电子供应层93中的表面的方向上，会产生电场向量(0，0，F3)(F3＜0)。根据逆压电效应的原理，如果在垂直方向上电场F3施加到电介质上，则在水平方向上会产生与电场强度成比例的应变偏差(Δε1(b)，Δε2(b)，0)。这里，Δεi(b)(i＝1，2)通过下面的表达式(4)表示。
Δεi(b)＝di3(b)F3                (4)
这里，di3(b)(i＝1，2)是电子供应层(InAlN)93中的连接垂直方向电场与水平方向应变的压电分量。当半导体分层结构是平行于[0001]晶轴的Ga平面生长并且电场F3从衬底90指向表面时，应变偏差指向拉伸方向。
因此，在电子供应层(InAlN)93中产生的应变向量(εT1(b)，εT2(b)，0)用下面表达式(5)表示。
εTi(b)＝di3(b)F3                  (5)
应变的量与纵向方向上的电场分量F3成比例增加，因此获得了图18所示的应变的量和电压之间的关系。
根据虎克定律，此时的应变能Eb由下面的表达式(6)表示。
Eb＝EY(b)hb(d13(b)F3)2             (6)
这里，EY(b)表示InAlN的杨氏模量。hb表示在栅电极95下面部分的电子供应层(InAlN)93的厚度。这里，由于Ga平面生长，假设沿着平面(i＝1，2)的方向是彼此等效的。
由于应变能与纵向电场分量F3的平方成比例增加，所以获得了图19所示的应变能和电压之间的关系。
通过这种方式，根据相关技术2的FET存在的问题是：即使不存在伴随晶格失配的内应变，但是由逆压电效应造成的应变Δε1(b)与电场成比例，因此随着电压的增加应变能不期望的单调递增，并且劣化开始电压降低。
如上所述，根据相关技术的FET存在的问题是：当高电压施加在栅极和漏极之间时，很容易造成伴随产生位错(失配位错)的晶格弛豫，并且器件特性可能变差。
因此，在包含III族氮化物半导体作为主要材料的场效应晶体管中，考虑到上述问题发明了本发明，其主要目的是提供一种配备有FET的半导体器件，其中即使在栅极和漏极之间施加高电压时，也能够使得该FET抑制器件劣化并提高可靠性。
根据本发明的一方面，提供一种配备有场效应晶体管的半导体器件，该场效应晶体管具有：经受晶格弛豫的缓冲层、沟道层和电子供应层以此顺序分别用III族氮化物半导体以与[0001]或[000-1]晶轴平行的生长模式形成在衬底上；并且具有：源电极和漏电极，它们与沟道层电耦合；以及形成在电子供应层上的栅电极，其中在缓冲层和电子供应层中，存在于沟道层的III族原子平面侧上的层具有比存在于沟道层的V族原子平面侧上的层更长的A轴长度；并且电子供应层具有比沟道层更大的带隙。
根据本发明的这一方面，在包含III族氮化物半导体作为主要材料的场效应晶体管中，即使在栅极和漏极之间施加高电压时，也能够抑制器件劣化，并提高可靠性。
附图说明
图1是示出根据本发明的第一实施例的器件结构的图；
图2是示意性示出根据本发明的第一实施例的内应变与电压的依赖关系的曲线图；
图3是示意性示出根据本发明的第一实施例的应变能与电压的依赖关系的曲线图；
图4是示出InAlN的A轴长度和带隙与In组成比率的依赖关系的曲线图；
图5是示出根据本发明的第一实施例的应变能与电场强度的依赖关系的计算结果的曲线图；
图6是示出根据本发明的第二实施例的器件结构的图；
图7是示出根据本发明的第二实施例的应变能与电场强度的依赖关系的计算结果的曲线图；
图8是示出根据本发明的第三实施例的器件结构的图；
图9是示意性示出根据本发明的第三实施例的内应变与电压的依赖关系的曲线图；
图10是示意性示出根据本发明的第三实施例的应变能与电压的依赖关系的曲线图；
图11是示出根据本发明的第三实施例的应变能与电场强度的依赖关系的计算结果的曲线图；
图12是示出根据本发明的第四实施例的器件结构的图；
图13是示出根据本发明的第四实施例的应变能与电场强度的依赖关系的计算结果的曲线图；
图14是示出根据相关技术1的FET的器件结构的图；
图15是示意性示出根据相关技术1的FET中的内应变与电压的依赖关系的曲线图；
图16是示意性示出根据相关技术1的FET中的应变能与电压的依赖关系的曲线图；
图17是示出根据相关技术2的FET的器件结构的图；
图18是示意性示出根据相关技术2的FET中的内应变与电压的依赖关系的曲线图；以及
图19是示意性示出根据相关技术2的FET中应变能与电压的依赖关系的曲线图。
具体实施方式
在下文中解释根据本发明的优选形式和实施例。
在一些优选形式中，场效应晶体管具有经受晶格弛豫的缓冲层、沟道层和电子供应层以此顺序分别用III族氮化物半导体以与[0001]或[000-1]晶轴平行的生长模式形成在衬底上；且具有源电极和漏电极，它们电耦合到沟道层，并且栅电极形成在电子供应层上，在这样的场效应晶体管中：在缓冲层和电子供应层中，在沟道层的III族原子平面侧上存在的层具有比在沟道层的V族原子平面侧上存在的层更大的A轴长度；并且电子供应层比沟道层具有更大的带隙。“与[0001]或[000-1]晶轴平行的生长模式”指的是生长方向平行于[0001]或[000-1]晶轴的生长模式。换句话说，上述场效应晶体管形成在(0001)或(000-1)晶平面上。
在一些优选形式中：缓冲层、沟道层和电子供应层以此顺序以与[0001]晶轴平行的III族原子平面生长模式形成在衬底上；并且在沟道层的III族原子平面侧上存在的电子供应层的A轴长度比在沟道层的V族原子平面侧上存在的缓冲层的A轴长度更大。“与[0001]晶轴平行的III族原子平面生长模式”指的是生长方向平行于[0001]晶轴的III族原子平面生长模式。换句话说，缓冲层、沟道层和电子供应层以此顺序形成在衬底的(0001)III族原子平面上。
在一些优选形式中，特征是：缓冲层、沟道层和电子供应层以此顺序以与[000-1]晶轴平行的V族原子平面生长模式形成在衬底上；并且在沟道层的V族原子平面侧上存在的电子供应层的A轴长度比在沟道层的III族原子平面侧上存在的缓冲层的A轴长度更小。“与[000-1]晶轴平行的V族原子平面生长模式”指的是生长方向平行于[000-1]晶轴的V族原子平面生长模式。换句话说，缓冲层、沟道层和电子供应层以此顺序形成在衬底的(000-1)V族原子平面上。
在一些优选形式中：缓冲层包含GaN；沟道层包含GaN；并且电子供应层包含具有压缩应变的InxAl1-xN(0.18＜x＜0.53)。
在一些优选形式中：缓冲层包含Alz1Ga1-z1N(0＜z1≤1)；沟道层包含GaN；并且电子供应层包含具有压缩应变的Alz2Ga1-z2N(0≤z2＜1，z2＜z1)。
在一些优选形式中：缓冲层包含GaN；沟道层包含GaN；并且电子供应层包含具有拉伸应变的InyAl1-yN(0＜y＜0.17)。
在一些优选形式中：缓冲层包含Alu1Ga1-u1N(0＜u1≤1)；沟道层包含GaN；并且电子供应层包含具有拉伸应变的Alu2Ga1-u2N(0≤u2＜1，u1＜u2)。
在一些优选形式中：缓冲层的上表面具有(0001)Ga-面晶平面或(000-1)N-面晶平面。
在一些优选形式中：沟道层可以形成在缓冲层的(0001)Ga-面晶平面上。
在一些优选形式中：沟道层可以形成在缓冲层的(000-1)N-面晶平面上。
在一些优选形式中：该器件在电子供应层上具有绝缘膜；栅电极的下部嵌入到形成在绝缘膜中的开口中；且源电极与漏电极相对的上部的边分别向源电极侧和漏电极侧突出，并且覆盖该绝缘膜(场板结构)。
在这种场效应晶体管中，由于伴随晶格失配在热平衡的内应变和伴随逆压电效应的应变偏差彼此抵消，所以施加漏电压期间的应变能是受限的。因此与根据相关技术的场效应晶体管相比，通过本发明，能够改善劣化开始电压。结果，即使在栅极和漏极之间施加高电压时，也能够防止器件劣化并提高可靠性。在下文中参考附图说明示例性实施例。
第一实施例
图1是示意性示出根据本发明的示例性第一实施例的半导体器件的截面结构的图。在图1中，数字10表示衬底，11表示经受晶格弛豫的缓冲层，12表示沟道层，以及13表示电子供应层。通过III族原子平面生长形成半导体分层结构，其中生长方向平行于[0001]晶轴，电子供应层13的带隙大于沟道层12的带隙，并且电子供应层13的A轴长度大于缓冲层11的A轴长度。也就是说，在电子供应层13中在零电压热平衡时产生压缩应变。
这里，在缓冲层11和电子供应层13中，在沟道层12的III族原子平面侧上存在的层是电子供应层13，并且在沟道层12的V族原子平面侧上存在的层是缓冲层11。那么，III族原子平面侧上的层(电子供应层13)的A轴长度大于V族原子平面侧上的层(缓冲层11)的A轴长度。
2DEG层16形成在沟道层12中，并且以相对的方式形成源电极141和漏电极142，它们与2DEG层16电耦合。栅电极15形成在电子供应层13介于源电极141和漏电极142之间的部分上。沟道层12可以形成在缓冲层的(0001)Ga面晶平面上或缓冲层的(000-1)N面晶平面上。
图2是示意性示出在图1示出的FET的电子供应层13中晶格应变的量与漏电压的依赖关系的曲线图。图3是示意性示出应变能与漏电压的依赖关系的曲线图。在图2和3中还示出了根据相关技术1和2的FET的特征。在零漏电压热平衡时，电子供应层13在压缩方向上具有内应变，并且随着漏电压的增加，内应变从压缩转为拉伸。
因此如图3所示，随着漏电压从零增加，应变能一度减小，然后转为增加。结果，例如，劣化开始电压为约360V，与相关技术1和2的180V和240V相比显著增加了。
在下文中，解释本实施例中晶格应变和应变能的这种表现的原理。
在本实施例中，由于电子供应层13的晶格常数(A轴长度)比缓冲层11的更大，所以在热平衡状态，沿着平面的压缩方向上的应变向量(-ε1(x)，-ε2(x)，0)存在于电子供应层13中(这里，ε1(x)＞0，ε2(x)＞0)。
当漏电压施加到栅极使得漏极具有正电势时，在从衬底10向电子供应层13中的表面的方向上会产生电场向量(0，0，F3)(F3＜0)。根据逆压电效应的原理，如果垂直方向电场F3施加到电介质上，会产生与电场强度成比例的水平方向上的应变偏差(Δε1(x)，Δε2(x)，0)。Δεi(x)(i＝1，2)通过下面的表达式(7)表示。
Δεi(x)＝di3(x)F3                    (7)
这里，di3(x)(i＝1，2)是在组成电子供应层13的材料中连接垂直方向电场分量F3与水平方向应变Δεi(x)的压电分量。
当半导体分层结构是生长方向平行于[0001]晶轴的III族原子平面生长，并且电场F3从衬底10指向表面时，应变偏差指向拉伸方向。
因此，在电子供应层13中产生的应变向量(εT1(x)，εT2(x)，0)用下面表达式(8)表示。
εTi(x)＝-εi(x)+di3(x)F3                (8)
由于在表达式(8)中，伴随晶格失配的应变εi(x)(i＝1，2)指向压缩方向，并且由逆压电效应造成的应变Δεi(x)(＝di3(x)F3)(i＝1，2)指向拉伸方向，所以它们彼此抵消，并且减小了电子供应层13中的内应变(εTi(x))。
根据表达式(8)，应变的量与垂直方向电场分量F3成比例增加。由于纵向电场分量F3与漏电压成比例，所以获得了图2所示的应变的量(晶格应变)和电压(漏电压)之间的关系。
根据虎克定律，此时的应变能Ex由下面的表达式(9)表示。
Ex＝EY(x)hx(-ε1(x)+d13(x)F3)2            (9)
在上述表达式(9)中，EY(x)表示组成电子供应层13的材料的杨氏模量。hx表示在栅电极15下面部分的电子供应层13的厚度。这里，由于III族原子平面生长，假设沿着平面(i＝1，2)的方向是彼此等效的。
根据上面的表达式(9)，应变能Ex与垂直方向电场分量F3的平方成比例增加(F3的平方的系数是正值)。因此，获得了图3所示的应变能和电压(漏电压)之间的关系。
通过这种方式，在本实施例中，由于伴随晶格失配的内应力-ε1(x)和由逆压电效应造成的应变Δε1(x)彼此抵消，所以电子供应层13中的内应变在热平衡时是压缩的，并且随着电压(漏电压)的增加从压缩转为拉伸。
因此，随着电压的增加，应变能一度减小，然后转为增加；并且在图3所示的示例中劣化开始电压为360V，劣化开始电压是在应变能达到临界值Ecrit时的漏电压，与相关技术1和2的情况下的180V和240V的劣化开始电压相比显著提高了。
然后，由于电子供应层13的带隙大于沟道层12的带隙，2DEG层16堆积在沟道层12内部，电子在高电子迁移率的沟道层12中行进，并因此可以实现高速运动。
在下文中解释用于实现这种结构的具体晶体结构。
图4示出了A轴长度(纵轴：单位＝埃＝10-10m＝0.1纳米)与In组成比率(横轴)的依赖关系(特性2)以及带隙(纵轴：单位＝eV(电子伏))与InxAl1-xN的In组成比率的依赖关系(特性1)。从图4所示的与In组成比率的依赖关系(特性1和2)，可以理解，通过将In组成比率x设定在0.18＜x＜0.53的范围内，能够使InxAl1-xN的A轴长度大于GaN的A轴长度(＝3.19埃)，并且使InxAl1-xN的带隙大于GaN的带隙(＝3.4eV)。
因此，在如图1所示的这种器件结构中，例如，通过用GaN形成缓冲层11，用GaN形成沟道层12，并且用InxAl1-xN(In组成比率x：0.18＜x＜0.53)形成电子供应层13，电子供应层13的A轴长度大于缓冲层11的A轴长度，并且电子供应层13的带隙大于沟道层12的带隙。
图5是示出在根据图1所示的本实施例的FET中，当包含InxAl1-xN的电子供应层13中的In组成比率x变化时，应变能(纵轴：J/m2)与垂直方向电场强度(横轴：V/cm)的依赖关系的计算结果的曲线图。在图5中，虚线(x＝0.175)示出了当包含InAlN的电子供应层13与包含GaN的缓冲层11晶格匹配时应变能与In组成比率的依赖关系，其对应于根据相关技术2(比较示例)的FET。在In组成比率x为0.20、0.225和0.25的情况下的特性为二次函数的形式。
作为分析的结果，发现：当包含InxAl1-xN的电子供应层13中的In组成比率x在0.18＜x＜0.53的范围内时，可以获得抵消应变能的实验性效果。
然而，在In组成比率x＞0.25的情况下晶格失配增加，并且如图5所示在电场强度＝0的热平衡时不期望的应变能过分增加。因此，期望将In组成比率x设定在0.19＜x＜0.25的范围内。
作为进一步分析的结果，发现：如图5所示，当In组成比率x设定在大约0.2时，FET内部的应变能最小。在In组成比率x＝0.20的情况下，特性为二次函数的形式，在大约1.5×107V/cm的电场强度下呈现最小应变能(＝0)。
在实际应用中，通过将In组成比率x设定在例如0.19＜x＜0.21的范围内，能够充分获得本发明的功能和效果。
在下文中，参考图1，解释根据上述实施例的FET的制造方法(这里，In组成比率x设定为0.2)。
例如，通过金属有机化学气相沉积(缩写为MOCVD)方法，在(111)平面硅(Si)衬底10上以如下顺序生长：包含通过交替堆叠未掺杂的AlN和未掺杂的GaN形成的超晶格的200nm厚度的成核层(图中未示出)、包含未掺杂的GaN的缓冲层11(层厚度：1μm)、包含未掺杂的GaN的沟道层12(层厚度：50nm)和包含未掺杂的In0.2Al0.8N的电子供应层13(层厚度：20nm)。这里，半导体分层结构是通过生长方向平行于[0001]晶轴的Ga平面生长形成的。沟道层生长在缓冲层的(0001)Ga面晶平面上。电子供应层(InAlN)13的厚度被设定为使得比在缓冲层(GaN)11上产生位错的临界膜厚度薄。通过这样做，能够获得抑制产生位错的良好的结晶质量。
基于自发极化效应和压电极化效应，在包含InAlN的电子供应层13和包含GaN的沟道层12之间的界面上，会产生具有约3×1013cm-2的面积域密度的正电荷。因此，尽管电子供应层13和沟道层12都是未掺杂的，但会在包含GaN的沟道层12中形成了2DEG层16。
例如，通过蒸发和合金诸如钛(Ti)/铝(Al)/镍(Ni)/金(Au)的金属，在电子供应层13上分别形成源电极141和漏电极142，并与2DEG层16欧姆接触。
随后，通过离子注入氮(N)等，实现器件隔离。
在介于源电极141和漏电极142之间的区域中，在包含InAlN的电子供应层13上，通过蒸发和剥离如Ni/Au的金属形成栅电极15。通过这种方式制造了如图1所示的那样的FET。
第二实施例
图6是示意性示出根据本发明的第二实施例的FET的截面结构的图。在图6中，数字20表示衬底，21表示经受晶格弛豫的包含Alz1Ga1-z1N的缓冲层，22是包含GaN的沟道层，并且23是包含Alz2Ga1-z2N的电子供应层。这里，z1和z2具有0≤z2＜z1≤1的关系。通过生长方向与[0001]晶轴平行的Ga平面生长形成半导体分层结构，电子供应层23的带隙大于沟道层22的带隙，并且电子供应层23的A轴长度大于缓冲层21的A轴长度。在电子供应层23中在热平衡时产生压缩应力。
2DEG层26形成在沟道层22中，并且以相对的方式形成源电极241和漏电极242，它们与2DEG层26电耦合。
绝缘膜27形成在电子供应层23上，并且以嵌入形成在绝缘膜27中的开口28中的方式形成栅电极25。栅电极25被形成为使得在其源侧端部分和漏侧端部分覆盖绝缘膜27，并具有屋檐形状。该屋檐形状的部分用作场板结构，以减轻所谓的电场集中。
根据本实施例的半导体分层结构具有通过[0001]晶轴的生长方向的Ga平面生长形成的应变层，其中电子供应层23的带隙大于沟道层22的带隙，并且电子供应层23的A轴长度大于缓冲层21的A轴长度。因此，基于与第一实施例相同的原理，热平衡时电子供应层23的内应变和伴随逆压电效应的应变偏差彼此抵消(参考表达式(8))，因此，施加漏电压时的应变能是受限的。
此外在本实施例中，产生在栅极的漏极侧端的电场集中被场板效应减弱。因此，垂直方向电场F3降低，并且根据表达式(9)，进一步抑制了由逆压电效应造成的应变能增加。
图7是示出在图6中示出的FET结构中当电子供应层(Alz2Ga1-z2N)23的Al组成比率z2变化时，应变能与垂直方向电场强度的依赖关系的计算结果的曲线图。缓冲层(Alz1Ga1-z1N)21的Al组成比率z1固定为0.2。在图7中，虚线(z2＝0.2，z1＝0)示出了与根据相关技术1的FET相对应的应变能与垂直方向电场强度的依赖关系。
作为分析的结果，发现：如果满足表达式z2＜z1，则可以获得抵消应变能的实验性效果。
作为进一步分析的结果，发现：当z1-z2的值设定为约0.1时，作为在图7中示出的z2＝0.1，z1＝0.2的结果，能够最小化FET内部的应变能。在实际应用时，当满足表达式0.05＜z1-z2＜0.15时，可以充分获得期望的功能和效果。
在下文中，解释根据本发明的第二实施例的FET的制造方法(z2＝0.1，z1＝0.2的情况)。
例如，通过MOCVD方法，在(111)平面Si衬底20上以如下顺序生长：包含通过交替堆叠未掺杂的AlN和未掺杂的GaN形成的超晶格的200nm厚度的成核层(图中未示出)、包含未掺杂的Al0.2Ga0.8N的缓冲层21(层厚度：1μm)、包含未掺杂的GaN的沟道层22(层厚度：50nm)和包含n型Al0.1Ga0.9N的电子供应层23(层厚度：20nm)。这里，半导体分层结构是通过生长方向平行于[0001]晶轴的Ga平面生长形成的。沟道层22生长在(0001)Ga面晶平面上。沟道层(GaN)22和电子供应层(AlGaN)23的厚度被设定为使得比在缓冲层(AlGaN)21上产生位错的临界膜厚度薄。通过这样做，能够获得抑制产生位错的良好的结晶质量。
例如，Si用作加入到电子供应层(AlGaN)23的n型杂质，并且例如该杂质的浓度设定为约5×1018cm-3。
基于自发极化效应和压电极化效应，在缓冲层(AlGaN)21和沟道层(GaN)22之间的界面上，会产生具有约1×1013cm-2的表面密度的负电荷。此外，在电子供应层(AlGaN)23和沟道层(GaN)22之间的界面上，产生了具有约5×1012cm-2的表面密度的正电荷。
然而，由于高浓度的n型杂质加入到电子供应层(AlGaN)23中，所以在沟道层(GaN)22中形成了2DEG层26。
例如，通过蒸发和合金诸如钛(Ti)/铝(Al)/镍(Ni)/金(Au)的金属，在电子供应层23上分别形成源电极241和漏电极242，并与2DEG层26欧姆接触。
随后，通过N等的离子注入，实现器件隔离。随后，例如，通过等离子体化学气相沉积(缩写为“PECVD”)方法，形成包含氮化硅(Si3N4)的绝缘膜27(膜厚度：60nm)。
在通过普通的光刻方法形成开口图案之后，通过移除绝缘膜27并且例如通过用诸如氟化硫(SF6)的反应气体的干蚀刻方法暴露电子供应层23，来形成开口28。
随后，例如通过蒸发和剥离如Ni/Au的金属，以嵌入到开口28中的方式，形成栅电极25。通过这种方式制造了如图6所示那样的FET。
第三实施例
图8是示意性示出根据本发明的第三实施例的截面结构的图。在图8中，数字30表示衬底，31表示经过晶格弛豫的缓冲层，32表示沟道层，并且33表示电子供应层。这里，通过生长方向平行于[000-1]晶轴的V族原子平面生长形成半导体分层结构，电子供应层33的带隙大于沟道层32的带隙，并且电子供应层33的A轴长度小于缓冲层31的A轴长度。也就是说，在电子供应层33中在热平衡时产生拉伸应变。
这里，在缓冲层31和电子供应层33中，在沟道层32的III族原子平面侧上存在的层是缓冲层31，在沟道层32的V族原子平面侧上存在的层是电子供应层33，并且III族原子平面侧上的层(缓冲层31)的A轴长度大于V族原子平面侧上的层(电子供应层33)的A轴长度。
2DEG层36形成在沟道层12中，并且以相对的方式形成源电极341和漏电极342，它们与2DEG层36电耦合。
栅电极35形成在电子供应层33介于源电极341和漏电极342之间的部分上。
图9是示意性示出了在图8示出的FET的电子供应层33中晶格应变的量与漏电压的依赖关系的曲线图。图10是示意性示出应变能与漏电压的依赖关系的曲线图。在图9和10中，作为比较示例，还示出了根据相关技术1和2的FET的特性。
在零漏电压(漏电压＝0)的热平衡时，电子供应层33在拉伸方向上具有内应变，且内应变与漏电压的增加成比例地从拉伸转为压缩，并且随着漏电压的增加，内应变一度减小然后转为增加。结果，例如，劣化开始电压约为360V，与相关技术1和2的180V和240V相比显著增加了。
在下文中，解释本实施例中晶格应变和应变能的这种表现的原理。
在本实施例中，由于电子供应层33的晶格常数(A轴长度)比缓冲层31的晶格常数(A轴长度)小，所以在热平衡状态，在电子供应层33中沿着的平面存在拉伸方向上的应变向量(-ε1(y)，-ε2(y)，0)(ε1(y)＞0，ε2(y)＞0)。
当电压施加到栅极使得漏极可以具有正电势时，在从衬底30向电子供应层33中的表面的方向上，会产生电场向量(0，0，F3)(F3＜0)。根据逆压电效应的原理，如果垂直方向电场F3施加到电介质上，则在水平方向上会产生与电场强度成比例的应变偏差(Δε1(y)，Δε2(y)，0)。这里，Δεi(y)(i＝1，2)通过下面的表达式(10)表示。
Δεi(y)＝-di3(y)F3                    (10)
在表达式(10)中，di3(y)(i＝1，2)是在组成电子供应层33的材料中连接垂直方向电场分量F3与水平方向应变Δεi(y)的压电分量。
当半导体分层结构是生长方向平行于[000-1]晶轴的V族原子平面生长，并且电场从衬底10指向表面时，应变偏差指向压缩方向。
因此，在电子供应层33中产生的应变向量(εT1(y)，εT2(y)，0)由下面表达式(11)表示。
εTi(y)＝εi(y)-di3(x)F3                     (11)
由于伴随晶格失配的应变εi(y)指向在拉伸方向，并且由逆压电效应造成的应变Δεi(y)指向在压缩方向，所以它们彼此抵消，并且减小了电子供应层33中的内应变。
由于应变的量与垂直方向电场分量F3成比例增加，所以获得了图9所示的晶格应变和电压之间的关系。
根据虎克定律，此时的应变能Ey由下面的表达式(12)表示。
Ey＝EY(y)hy(ε1(y)+d13(y)F3)2                (12)
在上述表达式(12)中，EY(y)表示组成电子供应层33的材料的杨氏模量。hy表示在栅电极35下面部分的电子供应层33的厚度。这里，由于V族原子平面生长，假设沿着平面(i＝1，2)的方向是彼此等效的。
由于应变能Ex与垂直方向电场分量F3的平方成比例增加(F3的平方的系数是正值)，所以获得了图10所示的应变能和电压之间的关系。
通过这种方式，在本实施例中，由于伴随晶格失配的内应力ε1(y)和由逆压电效应造成的应变Δε1(y)彼此抵消，所以在热平衡时内应变是拉伸的，并且随着电压的增加从拉伸转为压缩。因此，随着电压(漏电压)的增加，应变能Ey一度减小然后转为增加，并且与相关技术1和2相比，劣化开始电压(应变能等于临界值Ecrit时的漏电压：360V)显著提高。
然后，由于电子供应层33的带隙大于沟道层32的带隙，2DEG层36形成在沟道层12内部，电子在高电子迁移率的沟道层32中行进，并因此可以实现高速运动。
在下文中解释用于实现根据第三实施例的结构的具体晶体结构。
从图4所示，通过将In组成比率y设定在0＜y＜0.17的范围内，InyAl1-yN的A轴长度大于GaN的A轴长度，并且InyAl1-yN的带隙大于GaN的带隙。
因此，在如图8所示的这种器件结构中，例如，通过用GaN形成缓冲层31，用GaN形成沟道层32，并且用InyAl1-yN(0＜y＜0.17)形成电子供应层33，电子供应层33的A轴长度小于缓冲层31的A轴长度，并且电子供应层33的带隙大于沟道层32的带隙。
图11是示出在图8所示的FET结构中，当包含InyAl1-yN的电子供应层33的In组成比率y变化时，应变能与垂直方向电场强度的依赖关系的计算结果的曲线图。在图11中，虚线(x＝0.175)示出了InAlN电子供应层33与GaN缓冲层11晶格匹配的情况，对应于根据相关技术2的FET。
作为分析的结果，发现：当包含InyAl1-yN的电子供应层33的In组成比率x在0＜y＜0.17的范围内时，可以获得抵消应变能的实验性效果。
然而，在y＜0.1的情况下，晶格失配增加，并且在热平衡时应变能不期望地过分增加。因此，期望将y设定在0.1＜y＜0.16的范围内。
作为进一步分析的结果，发现：如图11所示，当y设定在约0.15时，FET内部的应变能可以最小。在实际应用中，通过将y设定在0.14＜y＜0.16的范围内，能够充分获得期望的效果。
解释根据第三实施例的FET的制造方法(y＝0.15的情况)。
例如，通过MOCVD方法，在(111)面Si衬底30上以如下顺序生长：包含通过交替堆叠未掺杂的AlN和未掺杂的GaN形成的超晶格的200nm厚度的成核层(图中未示出)、包含未掺杂的GaN的缓冲层31(层厚度：1μm)、包含未掺杂的GaN的沟道层32(层厚度：50nm)和包含n型In0.15Al0.85N的电子供应层33(层厚度：20nm)。这里，半导体分层结构是通过生长方向平行于[00-01]晶轴的N平面生长形成的。沟道层32生长在缓冲层31的(000-1)N面晶平面上。
包含In0.15Al0.85N的电子供应层33的厚度被设置为使得比在包含GaN的缓冲层31上产生位错的临界膜厚度薄。通过这样做，能够获得抑制产生位错的良好的结晶质量。
例如，Si用作加入到包含In0.15Al0.85N的电子供应层33的n型杂质，并且例如该杂质的浓度约设定为5×1019cm-3。
基于自发极化效应和压电极化效应，在电子供应层(In0.15Al0.85N)33和沟道层(GaN)32之间的界面上，产生了具有约3×1013cm-2的表面密度的负电荷。然而，由于高浓度的n型杂质加入到电子供应层33中，在沟道层(GaN)32中形成了2DEG层36。
例如，通过蒸发和合金诸如Ti/Al/Ni/Au的金属，在电子供应层33上分别形成源电极341和漏电极342，并与2DEG层36欧姆接触。
随后，通过离子注入N等，实现器件隔离。通过蒸发和剥离如Ni/Au的金属，在电子供应层33介于源电极341和漏电极342之间的部分上形成栅电极35。通过这种方式制造了如图8所示那样的FET。
第四实施例
图12是示意性示出根据本发明的第四实施例的截面结构的图。在图12中，数字40表示衬底，41表示经受晶格弛豫的包含Alu1Ga1-u1N的缓冲层，42是包含GaN的沟道层，并且43是包含Alu2Ga1-u2N的电子供应层。这里，u1和u2具有0≤u1＜u2≤1的关系。通过生长方向与[000-1]晶轴平行的N平面生长形成半导体分层结构，电子供应层43的带隙大于沟道层42的带隙，并且电子供应层43的A轴长度小于缓冲层41的A轴长度。也就是说，在电子供应层43中在热平衡时产生拉伸应力。沟道层42形成在缓冲层41的(000-1)Ga面晶平面上。
2DEG层46形成在沟道层42中，并且以相对的方式形成源电极441和漏电极442，它们与2DEG层46电耦合。
绝缘膜47形成在电子供应层43上，并且以嵌入形成在绝缘膜47中的开口48中的方式形成栅电极45。栅电极45被形成为使得在其源侧端部分和漏侧端部分覆盖绝缘膜47，并具有屋檐形状。该屋檐形状的部分用作所谓的场板。
根据本实施例的半导体分层结构具有通过[000-1]晶轴的生长方向的N平面生长形成的应变层，其中电子供应层43的带隙大于沟道层42的带隙；并且电子供应层43的A轴长度小于缓冲层41的A轴长度。
因此，在本实施例，基于与第三实施例类似的原理，热平衡时电子供应层43的内应变和伴随逆压电效应的应变偏差彼此抵消；因此，施加漏电压时的应变能是受限的。
此外在本实施例中，产生在栅极的漏极侧端的电场集中被场板效应减弱。因此，垂直方向电场分量F3降低，并且根据表达式(12)，进一步抑制了由逆压电效应造成的应变能增加。
图13是示出在图12中示出的FET结构中当包含Alu2Ga1-u2N的电子供应层43的Al组成比率u2变化时，应变能与垂直方向电场强度的依赖关系的计算结果的曲线图。包含Alu1Ga1-u1N的缓冲层41的Al组成比率u1固定为0.1。在图13中，虚线(u2＝0.2，u1＝0)示出了在根据相关技术1的FET(Ga平面生长)中应变能与垂直方向电场强度的依赖关系。
作为分析的结果，发现：如果缓冲层的Al组成比率u1和电子供应层43的Al组成比率u2满足表达式u1＜u2，则可以获得抵消应变能的实验性效果。
作为进一步分析的结果，发现：当u2-u1的值设定为约0.1时，作为在图13中示出的u2＝0.2，u1＝0.1的结果，能够最小化FET内部的应变能。在实际应用时，当满足表达式0.05＜u2-u1＜0.15时，可以充分获得期望的功能和效果。
在下文中，解释根据本发明的本实施例的FET的制造方法(这里，u2＝0.1，u1＝0.0的情况)。
例如，通过MOCVD方法，在(111)平面Si衬底40上以如下顺序生长：包含通过交替堆叠未掺杂的AlN和未掺杂的GaN形成的超晶格的200nm厚度的成核层(图中未示出)、包含未掺杂的GaN的缓冲层41(层厚度：1μm)、包含未掺杂的GaN的沟道层42(层厚度：50nm)和包含n型Al0.1Ga0.9N的电子供应层43(层厚度：20nm)。
这里，半导体分层结构是通过生长方向平行于[000-1]晶轴的N平面生长形成的。沟道层42生长在缓冲层41的(000-1)N面晶平面上。
包含Al0.1Ga0.9N的电子供应层43的厚度被设定为使得比在包含GaN的缓冲层41上产生位错的临界膜厚度薄。通过这样做，能够获得抑制产生位错的良好的结晶质量。
例如，Si用作加入到包含Al0.1Ga0.9N的电子供应层43的n型杂质，并且该杂质的浓度设定为约5×1018cm-3。
基于自发极化效应和压电极化效应，在电子供应层(AlGaN)43和沟道层(GaN)42之间的界面上，会产生具有约5×1012cm-2的表面密度的负电荷。然而，由于高浓度的n型杂质加入到电子供应层43中，在沟道层(GaN)42中形成了2DEG层46。
例如，通过蒸发和合金诸如Ti/Al/Ni/Au的金属，在电子供应层43上分别形成源电极441和漏电极442，并与2DEG层46欧姆接触。
随后，通过N等的离子注入，实现器件隔离。
随后，例如，通过PECVD方法，形成包含Si3N4的绝缘膜47(60nm)。
在通过普通的光刻方法形成开口图案之后，通过移除绝缘膜47并且例如通过用如SF6的反应气体的干蚀刻方法暴露电子供应层43，来形成开口48。
随后，例如通过蒸发和剥离如Ni/Au的金属，以嵌入到开口48中的方式，形成栅电极45。通过这种方式制造了如图12所示的那样的FET。
虽然已经根据上述实施例解释了本发明，但是理所当然，本发明并不限于上述实施例，并且包括对应本发明原理的各种实施例。
例如，虽然在上述实施例中Si用作衬底，但是也可以采用包含碳化硅(SiC)、蓝宝石(Al2O3)、GaN、金刚石(C)等的其它衬底。
虽然在上述实施例中AlN和GaN的超晶格用作成核层，但是也可以使用单层的AlN、AlGaN、GaN等。
虽然在上述实施例中GaN或AlGaN用作缓冲层的材料，但是也可以使用包含AlN、氮化铟镓(InGaN)、InAlN、InAlGaN等的其它III族氮化物半导体。
虽然在上述实施例中GaN用作沟道层的材料，但是也可以使用具有比电子供应层小的带隙的其它III族氮化物半导体。例如，可以采用包含AlGaN、InAlN、InAlGaN、InGaN、氮化铟(InN)等的其它III族氮化物半导体。
虽然在上述实施例中InAlN或AlGaN用作电子供应层的材料，但是也可以采用具有比沟道层大的带隙的其它III族氮化物半导体。例如，可以采用AlN、GaN、InAlGaN、InGaN等。
虽然在上述实施例中电子供应层是未掺杂的或n型的，但是也可以采用多层结构，如包含未掺杂层和n型层的双层结构或包含未掺杂层、n型层和未掺杂层的三层结构。
虽然在上述实施例中Si3N4用作绝缘膜，但是也可以使用包含氧化铝(Al2O3)、氧化硅(SiO2)等的其它绝缘材料。
虽然在上述实施例中使用Ti/Al/Ni/Au作为源电极和漏电极的材料，但是也可以使用其它材料，如Ti/Al、Ti/Al/钼(Mo)/Au，或Ti/Al/铌(Nb)/Au。
虽然在上述实施例中使用Ni/Au作为栅电极的材料，但是也可以使用其它材料，如：Ni/钯(Pd)/Au、Ni/铂(Pt)/Au、Ti/Au、Ti/Pd/Au，或Ti/Pt/Au。
虽然在上述实施例中栅电极形成在电子供应层上，但是也可以在电子供应层和栅电极之间插入例如厚度为几nm的盖帽层，盖帽层包含诸如AlN、AlGaN、GaN、InAlN、InAlGaN、InGaN或InN的III族氮化物半导体。
虽然在上述实施例中沟道层形成在电子供应层上，但是也可以在电子供应层和沟道层之间插入例如厚度为几nm的间隔层，间隔层包含诸如AlN、AlGaN、GaN、InAlN、InAlGaN、InGaN或InN的III族氮化物半导体。
虽然在上述实施例中通过在电子供应层上形成栅电极形成了肖特基型栅极，但是也可以使用通过在电子供应层和栅电极之间插入Al2O3、SiO2、Si3N4等的绝缘膜形成的金属-绝缘膜-半导体(MIS)型栅极。
虽然在上述实施例中通过N等的离子注入实现了器件隔离，但是对于离子注入可以使用如硼(B)的其它离子。而且，也可以通过台面腐蚀实现器件隔离。
虽然在上述实施例中没有在器件的最外表面上形成保护膜，但是可以形成包含诸如Si3N4、SiO2或Al2O3的绝缘材料的保护膜。
本发明能够获得一种包含高劣化开始电压的氮化物半导体的FET，并且大大有助于提高用于便携式电话基站、固定无线电传输设备、数字广播地面基站、雷达设备、马达控制器、高频发生器、供电设备、逆变照明灯等的电子器件的性能。
前文提到的专利文献和非专利文献中的公开通过引用并入本说明书中。在本申请中所有公开(包含权利要求)的要旨的范围内，并且进一步基于它们的基本技术思想，能够修改和调整实施例。此外，在本发明的权利要求的范围内，能够不同地组合或选择各种公开部件。也就是说，理所当然，本发明包括本领域的技术人员根据包括权利要求和技术思想的所有公开所能够进行的各种修改和修正。

Claims (17)

1.一种配备有场效应晶体管的半导体器件，所述场效应晶体管包括：
分别使用III族氮化物半导体以缓冲层、沟道层和电子供应层的顺序堆叠在衬底上方的半导体分层结构；
源电极，所述源电极与所述沟道层电耦合；
漏电极，所述漏电极与所述沟道层电耦合；以及
栅电极，所述栅电极形成在所述电子供应层上方，
其中，在所述缓冲层和所述电子供应层中，存在于所述沟道层的III族原子平面侧上的层具有比存在于所述沟道层的V族原子平面侧上的层大的A轴长度；并且所述电子供应层具有比所述沟道层大的带隙。
2.根据权利要求1所述的半导体器件，其中存在于所述沟道层的所述III族原子平面侧上的所述电子供应层的A轴长度比存在于所述沟道层的所述V族原子平面侧上的所述缓冲层的A轴长度大。
3.根据权利要求1所述的半导体器件，其中存在于所述沟道层的所述V族原子平面侧上的所述电子供应层的A轴长度比存在于所述沟道层的所述III族原子平面侧上的所述缓冲层的A轴长度小。
4.根据权利要求2所述的半导体器件，其中所述缓冲层包含GaN，所述沟道层包含GaN，并且所述电子供应层包含具有压缩应变的InxAl1-xN，其中0.18＜x＜0.53。
5.根据权利要求2所述的半导体器件，其中所述缓冲层包含Alz1Ga1-z1N，其中0＜z1≤1，所述沟道层包含GaN，并且所述电子供应层包含具有压缩应变的Alz2Ga1-z2N，其中0≤z2＜1，z2＜z1。
6.根据权利要求3所述的半导体器件，其中所述缓冲层包含GaN，所述沟道层包含GaN，并且所述电子供应层包含具有拉伸应变的InyAl1-yN，其中0＜y＜0.17。
7.根据权利要求3所述的半导体器件，其中所述缓冲层包含Alu1Ga1-u1N，其中0≤u1＜l，所述沟道层包含GaN，并且所述电子供应层包含具有拉伸应变的Alu2Ga1-u2N，其中0＜u2≤1，u1＜u2。
8.根据权利要求4所述的半导体器件，其中所述电子供应层包含轴长度具有压缩应变的InxAl1-xN，其中0.19＜x＜0.25。
9.根据权利要求5所述的半导体器件，其中所述电子供应层包含具有压缩应变的Alz2Ga1-z2N，其中0≤z2＜1，z2＜z1，0.05＜z1-z2＜0.15。
10.根据权利要求6所述的半导体器件，其中所述电子供应层包含具有压缩应变的InyAl1-yN，其中0.1＜y＜0.16。
11.根据权利要求7所述的半导体器件，其中所述电子供应层包含具有拉伸应变的Alu2Ga1-u2N，其中0＜u2≤1，u1＜u2，0.05＜u2-u1＜0.15。
12.根据权利要求2所述的半导体器件，其中所述器件在所述电子供应层上方具有绝缘膜；所述栅电极的下部嵌入到形成在所述绝缘膜中的开口中；并且所述栅电极的上部的与所述源电极和所述漏电极相对的各侧分别向所述源电极侧和所述漏电极侧突出，并覆盖所述绝缘膜。
13.根据权利要求1所述的半导体器件，其中所述沟道层形成在所述缓冲层的(0001)Ga面晶平面上。
14.根据权利要求1所述的半导体器件，其中所述沟道层形成在所述缓冲层的(000-1)N面晶平面上。
15.根据权利要求1所述的半导体器件，其中所述缓冲层经受晶格弛豫。
16.根据权利要求1所述的半导体器件，其中所述缓冲层、所述沟道层和所述电子供应层以此顺序以与[0001]晶轴平行的III族原子平面生长模式形成在所述衬底上方。
17.根据权利要求1所述的半导体器件，其中所述缓冲层、所述沟道层和所述电子供应层以此顺序以与[000-1]晶轴平行的V族原子平面生长模式形成在所述衬底上方。
CN201210048173.1A 2011-02-28 2012-02-28 半导体器件 Expired - Fee Related CN102651396B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-041277 2011-02-28
JP2011041277A JP5762049B2 (ja) 2011-02-28 2011-02-28 半導体装置

Publications (2)

Publication Number Publication Date
CN102651396A true CN102651396A (zh) 2012-08-29
CN102651396B CN102651396B (zh) 2016-08-03

Family

ID=45819004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210048173.1A Expired - Fee Related CN102651396B (zh) 2011-02-28 2012-02-28 半导体器件

Country Status (4)

Country Link
US (1) US8586992B2 (zh)
EP (1) EP2492962A3 (zh)
JP (1) JP5762049B2 (zh)
CN (1) CN102651396B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465745A (zh) * 2013-09-24 2015-03-25 瑞萨电子株式会社 制造半导体器件的方法和半导体器件
CN111063726A (zh) * 2019-12-20 2020-04-24 西安电子科技大学芜湖研究院 一种Si基氮化镓器件的外延结构
CN113130645A (zh) * 2020-12-18 2021-07-16 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法
US11888054B2 (en) 2020-12-18 2024-01-30 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5701805B2 (ja) * 2012-03-28 2015-04-15 株式会社東芝 窒化物半導体ショットキダイオードの製造方法
JP6020043B2 (ja) * 2012-10-29 2016-11-02 富士通株式会社 化合物半導体装置及びその製造方法
JP5871785B2 (ja) * 2012-12-03 2016-03-01 三菱電機株式会社 ヘテロ接合電界効果トランジスタ及びその製造方法
WO2014103125A1 (ja) * 2012-12-26 2014-07-03 パナソニック株式会社 窒化物半導体装置および窒化物半導体基板
JP2015185809A (ja) * 2014-03-26 2015-10-22 住友電気工業株式会社 半導体基板の製造方法及び半導体装置
JP6304199B2 (ja) 2015-11-05 2018-04-04 トヨタ自動車株式会社 スイッチング素子
JP7028547B2 (ja) * 2016-06-20 2022-03-02 株式会社アドバンテスト 化合物半導体装置の製造方法
JP7033498B2 (ja) * 2018-05-18 2022-03-10 株式会社東芝 半導体素子及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819265A (zh) * 2005-01-17 2006-08-16 索尼株式会社 半导体装置及半导体装置的制造方法
US20060261371A1 (en) * 2005-05-19 2006-11-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
US20090072243A1 (en) * 2005-04-18 2009-03-19 Kyoto University Compound semiconductor device and method for fabricating compound semiconductor

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198784A (ja) * 1985-02-28 1986-09-03 Fujitsu Ltd 電界効果型半導体装置
JP4507285B2 (ja) * 1998-09-18 2010-07-21 ソニー株式会社 半導体装置及びその製造方法
JP3393602B2 (ja) * 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
JP3751791B2 (ja) 2000-03-28 2006-03-01 日本電気株式会社 ヘテロ接合電界効果トランジスタ
US6624452B2 (en) * 2000-07-28 2003-09-23 The Regents Of The University Of California Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET
US20050133816A1 (en) * 2003-12-19 2005-06-23 Zhaoyang Fan III-nitride quantum-well field effect transistors
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
JP2006086398A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7485512B2 (en) * 2005-06-08 2009-02-03 Cree, Inc. Method of manufacturing an adaptive AIGaN buffer layer
US8084781B2 (en) * 2005-09-07 2011-12-27 Showa Denko K.K. Compound semiconductor device
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2007235000A (ja) * 2006-03-03 2007-09-13 Eudyna Devices Inc 半導体の処理方法、半導体装置およびその製造方法
EP2677544B1 (en) * 2006-03-16 2015-04-22 Fujitsu Limited Compound Semiconductor Device and Manufacturing Method of the Same
WO2007129471A1 (ja) * 2006-05-08 2007-11-15 Nec Corporation 半導体装置
US7589360B2 (en) * 2006-11-08 2009-09-15 General Electric Company Group III nitride semiconductor devices and methods of making
WO2008105378A1 (ja) * 2007-02-28 2008-09-04 Nec Corporation Iii族窒化物半導体電界効果トランジスタ
US8035130B2 (en) * 2007-03-26 2011-10-11 Mitsubishi Electric Corporation Nitride semiconductor heterojunction field effect transistor having wide band gap barrier layer that includes high concentration impurity region
TW200903805A (en) * 2007-05-24 2009-01-16 Univ California Polarization-induced barriers for N-face nitride-based electronics
JP5417693B2 (ja) * 2007-08-22 2014-02-19 日本電気株式会社 半導体装置
JP5386829B2 (ja) * 2008-01-30 2014-01-15 富士通株式会社 半導体装置
JP2010103236A (ja) * 2008-10-22 2010-05-06 Panasonic Corp 窒化物半導体装置
JP5487631B2 (ja) * 2009-02-04 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP5640325B2 (ja) * 2009-04-30 2014-12-17 富士通株式会社 化合物半導体装置
JP5487749B2 (ja) * 2009-06-17 2014-05-07 富士通株式会社 半導体装置及びその製造方法
US9312343B2 (en) * 2009-10-13 2016-04-12 Cree, Inc. Transistors with semiconductor interconnection layers and semiconductor channel layers of different semiconductor materials
CN102668091A (zh) * 2009-11-19 2012-09-12 飞思卡尔半导体公司 横向功率晶体管器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819265A (zh) * 2005-01-17 2006-08-16 索尼株式会社 半导体装置及半导体装置的制造方法
US20090072243A1 (en) * 2005-04-18 2009-03-19 Kyoto University Compound semiconductor device and method for fabricating compound semiconductor
US20060261371A1 (en) * 2005-05-19 2006-11-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465745A (zh) * 2013-09-24 2015-03-25 瑞萨电子株式会社 制造半导体器件的方法和半导体器件
CN111063726A (zh) * 2019-12-20 2020-04-24 西安电子科技大学芜湖研究院 一种Si基氮化镓器件的外延结构
CN113130645A (zh) * 2020-12-18 2021-07-16 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法
US11888054B2 (en) 2020-12-18 2024-01-30 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12027615B2 (en) 2020-12-18 2024-07-02 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12166102B2 (en) 2020-12-18 2024-12-10 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2012178495A (ja) 2012-09-13
EP2492962A2 (en) 2012-08-29
EP2492962A3 (en) 2014-03-19
JP5762049B2 (ja) 2015-08-12
CN102651396B (zh) 2016-08-03
US8586992B2 (en) 2013-11-19
US20120217505A1 (en) 2012-08-30

Similar Documents

Publication Publication Date Title
CN102651396A (zh) 半导体器件
JP5224311B2 (ja) 半導体電子デバイス
JP5718458B2 (ja) 電界効果トランジスタ及び半導体装置
US8674407B2 (en) Semiconductor device using a group III nitride-based semiconductor
US8405064B2 (en) Nitride semiconductor device
JP6439789B2 (ja) 電界効果トランジスタ
JP5634681B2 (ja) 半導体素子
KR100808344B1 (ko) 전계 효과 트랜지스터
US8344422B2 (en) Semiconductor device
JP5400266B2 (ja) 電界効果トランジスタ
JP5891650B2 (ja) 化合物半導体装置及びその製造方法
US7985984B2 (en) III-nitride semiconductor field effect transistor
JP5684574B2 (ja) 半導体装置
US20120299060A1 (en) Nitride semiconductor device and manufacturing method thereof
TW200301016A (en) Strain balanced nitride heterojunction transistors and methods of fabricating strain balanced nitride heterojunction transistors
CN102239550A (zh) 场效应晶体管
WO2012066701A1 (ja) 窒化物半導体装置
US20130207078A1 (en) InGaN-Based Double Heterostructure Field Effect Transistor and Method of Forming the Same
Lee et al. Performance of fully recessed AlGaN/GaN MOSFET prepared on GaN buffer layer grown with AlSiC precoverage on silicon substrate
JP5064808B2 (ja) 半導体電子デバイス
JP2010040828A (ja) 窒化物半導体装置
JP2016207890A (ja) ヘテロ接合半導体装置
JP5938493B2 (ja) 半導体装置
JP7069486B2 (ja) 高電子移動度トランジスタ
JP2013179128A (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160803

Termination date: 20200228