CN102544304A - 承载件、半导体封装件及其制法 - Google Patents
承载件、半导体封装件及其制法 Download PDFInfo
- Publication number
- CN102544304A CN102544304A CN2010106129427A CN201010612942A CN102544304A CN 102544304 A CN102544304 A CN 102544304A CN 2010106129427 A CN2010106129427 A CN 2010106129427A CN 201010612942 A CN201010612942 A CN 201010612942A CN 102544304 A CN102544304 A CN 102544304A
- Authority
- CN
- China
- Prior art keywords
- substrate
- opening
- semiconductor element
- semiconductor package
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 92
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical group [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 238000005538 encapsulation Methods 0.000 claims description 3
- 239000000843 powder Substances 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 239000008393 encapsulating agent Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 8
- 239000005022 packaging material Substances 0.000 abstract description 4
- 239000007788 liquid Substances 0.000 abstract description 2
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 238000001039 wet etching Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Led Device Packages (AREA)
Abstract
本发明提供一种承载件、半导体封装件及其制法。一种半导体封装件，包括：基板；设于该基板上的阻层，具有开口，以外露出该基板的表面；设于该阻层表面上的第一金属层；设于该开口中的基板上的半导体元件，并电性连接该基板；以及设于该开口中的封装材，以被覆半导体元件，从而通过直接在该阻层上形成放置该半导体元件的开口，不仅无需使用蚀刻液，且无需耗费额外时间进行蚀刻，有效降低成本。
Description
技术领域
本发明涉及一种承载件、半导体封装件及其制法，特别涉及一种成本低的承载件、半导体封装件及其制法。
背景技术
随着电子工业的进步与数码时代的来临，各式电子产品已日渐朝向功效整合的趋势发展，期望能将多样产品整合于单一可携式装置上，以提升使用者的使用便利，进而突破原有的空间限制，因此，对于例如具发光二极管(LED)或激光二极管(Laser Diode)等配置于各类电子产品而言，如何将其朝薄型化的装置进行整合，无疑是目前电子产业的趋势。
请参阅图1，图1为现有的具发光元件的封装件的示意图。该封装件在硅基板10上形成具有倾斜壁100a的凹槽100以承载如发光二极管(LED)或激光二极管(Laser Diode)的半导体元件11，且该半导体元件11以打线方式电性连接该硅基板10，并在该凹槽100的倾斜壁100a上依序形成氧化硅绝缘层12、以铝或银等对光反射率高材质所制成的反射层13、及氧化硅绝缘层14。
请再参阅图2A至2C，图2A至2C是第6531328号美国专利所揭露的具有凹槽的硅基板的制法示意图。如图2A所示，先在硅基板10上涂布光阻层15，且利用掩膜光刻方式移除部分光阻层15以形成开口150，使该硅基板10的部分表面外露于该开口150中。如图2B所示，湿法蚀刻外露的硅基板10表面，以形成凹槽100，且该凹槽100具有倾斜壁100a。如图2C所示，移除该光阻层15。
现有的硅基板10的凹槽100的成形方式为湿法蚀刻图案化工艺，因而使该凹槽100具有倾斜角54.74度的倾斜壁100a，此乃因该硅基板10的硅晶格的化学晶格排列所导致。但是，若欲蚀刻出其他角度以达到更佳的发光反射效率或降低高度(角度愈大，高度愈低，以利于薄化设计)，将需耗费更多时间及使用更多药液，导致工艺成本提高。
再者，使用湿法蚀刻图案化工艺形成该凹槽100，需购置湿式蚀刻设备及药液，导致生产成本大幅提高。
因此，如何避免现有技术的种种问题，实为当前所要解决的目标。
发明内容
为克服现有技术的种种缺失，本发明提供一种半导体封装件，包括：基板；阻层，设于该基板上，且具有开口，以外露出该基板的表面；第一金属层，设于该阻层表面上；半导体元件，设于该开口中的基板上，并电性连接该基板；封装材，设于该开口中，以被覆该半导体元件。
本发明还揭露一种半导体封装件的制法，包括：提供一基板；在该基板上形成阻层，且在该阻层上形成至少一开口，以外露出该基板的表面；在该阻层表面上形成第一金属层；在该开口中的基板上设置半导体元件，且令该半导体元件电性连接该基板；以及在该开口中形成封装材，以被覆该半导体元件。
此外，本发明还提供一种承载件，包括：基板；阻层，设于该基板上，且具有开口，以外露出该基板的表面，且该开口的口径朝该基板表面渐缩；以及第一金属层，设于该阻层表面上。
前述的半导体封装件、其制法及承载件中，该基板可为硅基板，该阻层可为光阻层，且该开口的口径以朝该基板表面渐缩为佳，而形成该第一金属层的材料可为银、铝或镍。
前述的半导体封装件、其制法及承载件中，该半导体元件是发光二极管芯片，且该半导体元件以打线方式或覆晶方式电性连接该基板。
前述的半导体封装件、其制法及承载件中，还包括在设置该半导体元件前，形成第二金属层，设于该基板或部分阻层上，并与该半导体元件电性连接，例如该半导体元件可设在该第二金属层上，且形成该第二金属层的材料为金或镍。
由上可知，本发明的承载件、半导体封装件及其制法，通过直接在该阻层上形成放置该半导体元件的开口，取代如现有技术的以湿法蚀刻方式在基板上制作开口，不仅无需使用蚀刻液，且无需耗费额外时间进行蚀刻，有效降低工艺成本。
再者，通过直接在该阻层上形成的开口，该开口的孔壁的倾斜角度不受限制，即可依需求使倾斜角度增大，以降低高度愈低，有效达到薄化的目的。
此外，由于无需使用湿法蚀刻图案化工艺，因此无需购置湿式蚀刻设备及药液，有效降低生产成本。
附图说明
图1为现有的具发光元件的封装件的剖面示意图；
图2A至2C为美国专利公告号US 6531328B1的制法的示意图；以及
图3A至3E为本发明半导体封装件的制法的剖面示意图。
主要元件符号说明
10 硅基板
100 凹槽
100a 倾斜壁
11 半导体元件
12、14 氧化硅绝缘层
13 反射层
15 光阻层
150 开口
20 基板
21 阻层
210 开口
22 第一金属层
220 开槽
23 半导体元件
230 第二金属层
24 封装材
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
以下配合图3A至3E说明的实施方式中，所谓“一”、“上”、“下”仅是便于说明本发明的技术特征的参考数值与相对参考方向，并非用以限制本发明的实施方式与保护范围，合先叙明。
请参阅图3A至3E，揭示了本发明半导体封装件的制法。
如图3A所示，提供一基板20，以作承载之用，在本实施例中，该基板20可为硅基板或线路板，且基板20中具有导电线路。
如图3B所示，形成阻层21于该基板20上，该阻层21可为光阻材料，以在该阻层21上通过曝光显影的方式形成多开口210，以令该基板20的部分表面外露出该开口210。在本实施例中，该开口210的口径朝该基板20表面渐缩，即由上往下渐缩，以令该开口210的孔壁呈倾斜。
如图3C图所示，形成第一金属层22于该阻层21表面，在本实施例中，该第一金属层22还延伸形成于该开口210中的基板20表面上，并具有外露出该基板20表面的开槽220，以形成本发明的承载件。在本实施例中，形成该第一金属层22的材料为具有高折射率的材料，例如：银、铝或镍，以作为反射层之用。
如图3D图所示，设置半导体元件23于开口210中的基板20上。本实施例中，半导体元件23设于该开口210中的开槽220中的基板20表面上，且令该半导体元件23电性连接该基板20。在本实施例中，该半导体元件23为发光二极管芯片，且该半导体元件23以打线方式电性连接该基板20，也可以覆晶方式电性连接该基板20。再者，也可在设置该半导体元件23前，形成第二金属层230，设于该基板20或部分阻层21上，并与半导体元件23电性连接，例如该半导体元件23设于该第二金属层230上，且形成该第二金属层230的材料为具有导热及导电特性的材料，例如：金或镍，以供该半导体元件23散热及当电性传导路径之用。
如图3E所示，形成其中分散有荧光粉的封装材24于该开口210中，以被覆该半导体元件23。
本发明通过该第一金属层22以反射该半导体元件23所产生的光线。
再者，本发明通过在该阻层21上以曝光显影的方式形成放置该半导体元件23的开口210，不仅无需使用蚀刻液，且无需耗费额外时间进行蚀刻，有效降低工艺成本，且该开口210的孔壁的倾斜角度不受限制，即可依需求使倾斜角度增大，以降低高度愈低，有效达到薄化的目的。
此外，由于无需使用湿蚀刻图案化工艺，因此无需购置湿式蚀刻设备及药液，有效降低生产成本。
本发明还提供一种半导体封装件，包括：发光元件承载件，包括基板20、设于该基板20上的阻层21及设于该阻层21表面上的第一金属层22；设于该基板20上的半导体元件23；以及被覆该半导体元件23的封装材24。
所述的阻层21具有外露出该基板20的部分表面的开口210。
本实施例中，所述的第一金属层22还设于该开口210中的基板20表面上，且该开口210中的第一金属层22具有开槽220，以外露出该基板20的表面。
所述的半导体元件23设于该开口210中的开槽220中的基板20表面上，并电性连接该基板20。
所述的封装材24设于该开口210中，以被覆该半导体元件23。
所述的半导体封装件还可包括第二金属层230，设于该基板20或部分阻层21上，并与半导体元件23电性连接，且形成该第二金属层230的材料为具有导热及导电特性的材料，例如：金或镍。
综上所述，本发明的半导体封装件及其制法，通过直接在该阻层上形成放置该半导体元件的开口，不仅无需使用蚀刻液，且无需耗费额外时间进行蚀刻，有效降低制造方法成本。
再者，通过直接在该阻层上形成的开口，该开口的孔壁的倾斜角度不受限制，即可依需求使倾斜角度增大，以降低高度愈低，有效达到薄化的目的。
此外，由于无需使用湿蚀刻图案化制造方法，因此无需购置湿式蚀刻设备及药液，有效降低生产成本。
上述实施例用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求所列。
Claims (19)
1.一种半导体封装件，包括：
基板；
阻层，设于该基板上，且具有开口，以外露出该基板的表面；
第一金属层，设于该阻层表面上；
半导体元件，设于该开口中的基板上，并电性连接该基板，该半导体元件为发光二极管芯片；以及
封装材，设于该开口中，以被覆该半导体元件。
2.根据权利要求1所述的半导体封装件，其特征在于，该第一金属层还形成在该开口中的基板表面上，并具有外露出该基板表面的开槽，且该半导体元件设于该开槽中的基板上。
3.根据权利要求1所述的半导体封装件，其特征在于，该基板为硅基板。
4.根据权利要求1所述的半导体封装件，其特征在于，该开口的口径朝该基板表面渐缩。
5.根据权利要求1所述的半导体封装件，其特征在于，形成该第一金属层的材料为银、铝或镍。
6.根据权利要求1所述的半导体封装件，其特征在于，该半导体元件以打线方式或覆晶方式电性连接该基板。
7.根据权利要求1所述的半导体封装件，其特征在于，还包括第二金属层，设于该基板或部分阻层上，并与该半导体元件电性连接。
8.根据权利要求7所述的半导体封装件，其特征在于，形成该第二金属层的材料为金或镍。
9.根据权利要求1所述的半导体封装件，其特征在于，该封装材中分散有荧光粉。
10.一种半导体封装件的制法，包括：
提供一基板；
在该基板上形成阻层，且在该阻层上形成至少一开口，以外露出该基板的表面；
在该阻层表面上形成第一金属层；
在该开口中的基板上设置半导体元件，且令该半导体元件电性连接该基板，该半导体元件为发光二极管芯片；以及
在该开口中形成封装材，以被覆该半导体元件。
11.根据权利要求10所述的半导体封装件的制法，其特征在于，该第一金属层还形成在该开口中的基板表面上，并具有外露出该基板表面的开槽，且该半导体元件设于该开槽中的基板上。
12.根据权利要求10所述的半导体封装件的制法，其特征在于，该基板为硅基板。
13.根据权利要求10所述的半导体封装件的制法，其特征在于，该开口的口径朝该基板表面渐缩。
14.根据权利要求10所述的半导体封装件的制法，其特征在于，还包括在设置该半导体元件前，形成第二金属层于该基板或部分阻层上，并与该半导体元件电性连接。
15.根据权利要求10或14所述的半导体封装件的制法，其特征在于，该封装材中分散有荧光粉。
16.一种承载件，包括：
基板；
阻层，设于该基板上，且具有开口，以外露出该基板的表面，该开口的口径朝该基板表面渐缩；以及
第一金属层，设于该阻层表面上。
17.根据权利要求16所述的承载件，其特征在于，该基板为硅基板。
18.根据权利要求16所述的承载件，其特征在于，形成该第一金属层的材料为银、铝或镍。
19.根据权利要求16所述的承载件，其特征在于，该第一金属层还形成在该开口中的基板表面上，并具有外露出该基板表面的开槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010106129427A CN102544304A (zh) | 2010-12-21 | 2010-12-21 | 承载件、半导体封装件及其制法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010106129427A CN102544304A (zh) | 2010-12-21 | 2010-12-21 | 承载件、半导体封装件及其制法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102544304A true CN102544304A (zh) | 2012-07-04 |
Family
ID=46350729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010106129427A Pending CN102544304A (zh) | 2010-12-21 | 2010-12-21 | 承载件、半导体封装件及其制法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102544304A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531328B1 (en) * | 2001-10-11 | 2003-03-11 | Solidlite Corporation | Packaging of light-emitting diode |
| CN2641835Y (zh) * | 2003-06-17 | 2004-09-15 | 胜开科技股份有限公司 | 影像感测器 |
| US20050156184A1 (en) * | 2004-01-16 | 2005-07-21 | Yu-Nung Shen | Light-emitting diode chip package body and packaging method thereof |
| CN1825640A (zh) * | 2004-09-30 | 2006-08-30 | 晶元光电股份有限公司 | 半导体发光元件组成 |
-
2010
- 2010-12-21 CN CN2010106129427A patent/CN102544304A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531328B1 (en) * | 2001-10-11 | 2003-03-11 | Solidlite Corporation | Packaging of light-emitting diode |
| CN2641835Y (zh) * | 2003-06-17 | 2004-09-15 | 胜开科技股份有限公司 | 影像感测器 |
| US20050156184A1 (en) * | 2004-01-16 | 2005-07-21 | Yu-Nung Shen | Light-emitting diode chip package body and packaging method thereof |
| CN1825640A (zh) * | 2004-09-30 | 2006-08-30 | 晶元光电股份有限公司 | 半导体发光元件组成 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5869080B2 (ja) | 発光素子 | |
| TWI462343B (zh) | 發光裝置 | |
| CN104868030B (zh) | 发光器件 | |
| CN103633233B (zh) | 发光器件 | |
| TWI683454B (zh) | 半導體封裝結構 | |
| CN105226178B (zh) | 半导体封装结构 | |
| JPWO2012002580A1 (ja) | Ｌｅｄ光源装置及びその製造方法 | |
| CN102738355A (zh) | 具发光元件的封装件及其制法 | |
| CN103811619B (zh) | 发光器件 | |
| CN105453280B (zh) | 发光器件 | |
| CN104303323B (zh) | 发光器件、发光器件包装和光设备 | |
| JP6128367B2 (ja) | 発光装置、および配線基板の製造方法 | |
| CN104350616B (zh) | 发光器件、发光器件包装和光设备 | |
| TWI237408B (en) | Light emitting diode (LED) packaging | |
| US20140151730A1 (en) | LED Packaging Construction and Manufacturing Method Thereof | |
| TWI462348B (zh) | 發光裝置及其製法 | |
| CN204834664U (zh) | 发光器件和发光器件封装 | |
| TWI385824B (zh) | 光源裝置 | |
| CN104350615B (zh) | 发光器件、发光器件包装和光设备 | |
| CN105826447A (zh) | 封装结构及其制法 | |
| TWI694556B (zh) | 半導體封裝裝置 | |
| CN102544304A (zh) | 承载件、半导体封装件及其制法 | |
| TWI557856B (zh) | 積體電路元件及其封裝結構 | |
| CN203932109U (zh) | 可发光式封装件及其承载结构 | |
| CN104350614B (zh) | 发光器件、发光器件包装和光设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120704 |