[go: up one dir, main page]

CN102487042A - 阵列基板及其制造方法和检测方法、液晶面板 - Google Patents

阵列基板及其制造方法和检测方法、液晶面板 Download PDF

Info

Publication number
CN102487042A
CN102487042A CN2010105794273A CN201010579427A CN102487042A CN 102487042 A CN102487042 A CN 102487042A CN 2010105794273 A CN2010105794273 A CN 2010105794273A CN 201010579427 A CN201010579427 A CN 201010579427A CN 102487042 A CN102487042 A CN 102487042A
Authority
CN
China
Prior art keywords
test
pattern
tft
area
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105794273A
Other languages
English (en)
Other versions
CN102487042B (zh
Inventor
秦纬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN201010579427.3A priority Critical patent/CN102487042B/zh
Priority to US13/308,758 priority patent/US8618825B2/en
Publication of CN102487042A publication Critical patent/CN102487042A/zh
Application granted granted Critical
Publication of CN102487042B publication Critical patent/CN102487042B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种阵列基板的制造方法和检测方法、液晶面板。本发明提供一种阵列基板的制造方法，至少包括在像素区域形成TFT图案并对应地在测试区域形成TFT测试图案的步骤，在形成像素区域的TFT沟道之后且在形成钝化层之前，还包括：去除所述TFT测试图案中栅线引线或源漏极上方的栅绝缘层薄膜的步骤。本发明还公开了一种阵列基板的检测方法，所述方法在形成TFT测试沟道且去除测试区域的TFT测试图案中栅线引线或者源漏极上方的栅绝缘层薄膜之后，对所述TFT测试图案的电特性进行检测处理。本发明可以及时检查获知像素区域的TFT图案的电特性，从而及时进行生产线工艺与设备的调整。

Description

阵列基板及其制造方法和检测方法、液晶面板
技术领域
本发明涉及液晶显示技术，尤其涉及一种阵列基板及其制造方法和检测方法、液晶面板。
背景技术
液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)是液晶显示器中的主流产品。
在TFT-LCD的生产过程中，对TFT图案的电特性进行检查是较为重要的步骤。现有技术通常在形成衬底基板像素区域的TFT的同时，在衬底基板的边缘区域，也即测试区域同时形成专用于测试的TFT测试图案。该TFT测试图案的图案尺寸、膜层结构以及工艺流程与像素区域的TFT完全一致。因此，通过对测试区域的TFT测试图案进行检查，即可获知像素区域的TFT电特性是否合格。对TFT图案的电特性进行检查的原理为：改变TFT测试图案的栅线引线的电压，测试TFT测试图案的源漏极的电流变化，获取TFT测试图案的电特性曲线，根据该电特性曲线判断TFT测试图案在打开与关断时的电特性是否正常，从而判断像素区域的TFT图案的电特性是否合格。
现有技术对TFT图案的电特性进行检查的时机是在阵列基板的制造工艺完成之后，即在衬底基板上形成像素电极之后。通过在TFT测试图案的栅线引线上方开设的过孔，插入测试探针与底层的栅线引线接触，从而检查像素区域的TFT图案的电特性。但是阵列基板的制造周期通常为3～5天，因此，现有技术进行电特性检查具有时间滞后性，因此无法及时检查获知像素区域的TFT图案的电特性，从而无法及时进行生产线工艺与设备的调整。
发明内容
本发明提供一种阵列基板及其制造方法和检测方法、液晶面板，以解决无法及时检查获知像素区域的TFT图案的电特性的问题。
本发明提供一种阵列基板的制造方法，至少包括在像素区域形成TFT图案并对应地在测试区域形成TFT测试图案的步骤，在形成钝化层之前，还包括：去除所述TFT测试图案中测试线引线上方的栅绝缘层薄膜的步骤。
本发明提供一种阵列基板，包括像素区域和测试区域，其特征在于，所述测试区域的测试线引线的上方与钝化层接触。
本发明提供一种液晶面板，包括对盒设置的彩膜基板和阵列基板，其间填充有液晶层，其特征在于，所述阵列基板采用上述阵列基板的结构。
本发明提供一种阵列基板的检测方法，所述方法在形成TFT测试沟道且去除测试区域的TFT测试图案中测试线引线上方的栅绝缘层薄膜之后，对所述TFT测试图案的电特性进行检测处理。
本发明提供的阵列基板及其制造方法和检测方法、液晶面板，在形成TFT沟道的图案后，即可对测试区域的TFT测试图案的电特性进行检测，而无需等到整个阵列基板的制造过程完成后再进行检测，因此，本发明可以及时获知像素区域的TFT图案的电特性，从而及时对生产线进行工艺与设备的调整。
附图说明
图1为本发明阵列基板的制造方法实施例的流程图；
图2为本发明实施例提供的阵列基板的制造方法中第一次光刻工艺后的TFT测试图案的结构示意图；
图3为本发明实施例提供的阵列基板的制造方法中在形成栅金属薄膜后沿图2中A-A向的剖面结构示意图；
图4为本发明实施例提供的阵列基板的制造方法中在形成栅金属薄膜后沿图2中B-B向的剖面结构示意图；
图5为本发明实施例提供的阵列基板的制造方法中对涂覆在栅金属薄膜上的光刻胶进行曝光显影后沿图2中A-A向的剖面结构示意图；
图6为本发明实施例提供的阵列基板的制造方法中对涂覆在栅金属薄膜上的光刻胶进行曝光显影后沿图2中B-B向的剖面结构示意图；
图7为本发明实施例提供的阵列基板的制造方法中对图5所示的图案进行刻蚀后的剖面结构示意图；
图8为本发明实施例提供的阵列基板的制造方法中对图6所示的图案进行刻蚀后的剖面结构示意图；
图9为本发明实施例提供的阵列基板的制造方法中对图7所示的图案进行光刻胶灰化后的剖面结构示意图；
图10为本发明实施例提供的阵列基板的制造方法中对图8所示的图案进行光刻胶灰化后的剖面结构示意图；
图11为本发明实施例提供的阵列基板的制造方法中在形成栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜和源漏金属薄膜后沿图2中A-A向的剖面结构示意图；
图12为本发明实施例提供的阵列基板的制造方法中在形成栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜和源漏金属薄膜后沿图2中B-B向的剖面结构示意图；
图13为本发明实施例提供的阵列基板的制造方法中剥离图12中光刻胶后的结构示意图；
图14为本发明实施例提供的阵列基板的制造方法中阵列基板在第二次光刻工艺后TFT测试图案的结构示意图；
图15为本发明实施例提供的阵列基板的制造方法中在源漏金属薄膜上形成光刻胶图案后沿图14中C-C向的剖面结构示意图；
图16为本发明实施例提供的阵列基板的制造方法中在源漏金属薄膜上形成光刻胶图案后沿图14中D-D向的剖面结构示意图；
图17为本发明实施例提供的阵列基板的制造方法中进行第二次刻蚀后沿图14中C-C向的剖面结构示意图；
图18为本发明实施例提供的阵列基板的制造方法中进行第二次刻蚀后沿图14中D-D向的剖面结构示意图；
图19为本发明实施例提供的阵列基板的制造方法中对图17所示的图案进行光刻胶灰化后的剖面结构示意图；
图20为本发明实施例提供的阵列基板的制造方法中对图18所示的图案进行光刻胶灰化后的剖面结构示意图；
图21为本发明实施例提供的阵列基板的制造方法中进行第三次刻蚀后沿图14中C-C向的剖面结构示意图；
图22为本发明实施例提供的阵列基板的制造方法中对图21所示的图案进行光刻胶剥离后的剖面结构示意图；
图23为本发明实施例提供的阵列基板的制造方法中对图20所示的图案进行光刻胶剥离后的剖面结构示意图；
图24为本发明实施例提供的阵列基板的制造方法中对图22所示的TFT测试图案进行第四次光刻工艺后的剖面结构示意图；
图25为本发明实施例提供的阵列基板的制造方法中对图23所示的TFT测试图案进行第四次光刻工艺后的剖面结构示意图；
图26为本发明实施例提供的阵列基板的检测方法的流程图。
附图标记：
1-衬底基板；    11-栅线；    12-栅线区域；
13-光刻胶图案；    14-光刻胶图案；        15-光刻胶图案；
16-光刻胶图案；    17-栅线引线；          18-源漏电极区域；
21-钝化层；        22-栅金属薄膜；        23-栅绝缘层薄膜；
24-半导体层薄膜；  25-掺杂半导体层薄膜；  26-源漏金属薄膜；
27-TFT沟道。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
现有技术中，底栅结构的阵列基板的制造与对TFT图案的电特性检测的工艺过程为：先在衬底基板上形成栅极金属线，然后形成硅岛与源漏极金属线以及TFT沟道，再形成钝化层和钝化层过孔，最后形成透明电极。在上述步骤完成后，也即阵列基板制造工艺完成后，再对形成的TFT图案的电特性进行测试。而事实上，在制造阵列基板的工艺过程中，TFT沟道形成后，TFT即已形成，后续形成钝化层、钝化层过孔以及透明电极的过程仅是实现漏极与透明电极的连接。因此，TFT图案的电特性测试可以在TFT沟道形成之后钝化层形成之前进行。但是，现有工艺中，栅绝缘层薄膜覆盖在测试区域的TFT测试图案中的栅线引线上，因此，测试探针在进行测试时，容易与栅线引线接触不良。对于顶栅结构来说，栅绝缘层薄膜则覆盖在测试区域的TFT测试图案中的数据线引线上。在此基础上，本发明在形成钝化层之前，还可以包括：去除TFT测试图案中测试线引线上方的栅绝缘层薄膜的步骤。
具体来说，若TFT结构采用底栅结构，则在形成钝化层之前去除TFT测试图案中测试线引线上方的栅绝缘层薄膜的步骤可以为在形成TFT沟道之前，去除所述测试区域中覆盖在栅线引线上方的栅绝缘层薄膜的步骤。若TFT结构采用顶栅结构，则在形成钝化层之前去除TFT测试图案中测试线引线上方的栅绝缘层薄膜的步骤可以为在形成TFT沟道之后且形成钝化层之前，去除所述测试区域中覆盖在数据线引线上方的栅绝缘层薄膜的步骤。
在具体实现时，去除TFT测试图案中测试线引线上方的栅绝缘层薄膜的步骤可以具体为：利用光刻胶的高度差，采用离地剥离工艺去除所述测试线引线上方的栅绝缘层薄膜。
本发明可以在形成钝化层之间的任何工艺过程中去除TFT测试图案中测试线引线上方的栅绝缘层薄膜，从而在去除底栅结构下的TFT测试图案中栅线引线上方的栅绝缘层薄膜或者在去除顶栅结构下的TFT测试图案中数据线测试线上方的栅绝缘层薄膜之后，即可对TFT测试图案的电特性进行检测，在检测完成后，再进行后续的生产工艺。
因此，本发明是在阵列基板的制造过程中对TFT测试图案的电特性进行检测，而非等到阵列基板制造完成之后再对TFT测试图案的电特性进行测试，从而可以对测试区域的TFT测试图案的检测，及时获知像素区域的TFT图案的电特性，进而及时进行生产线工艺与设备的调整。
需要说明的是，本发明并不需要限定形成上述顶栅结构的TFT结构或者底栅结构的TFT结构的具体制造工艺。本领域技术人员可以根据需要，在采用三次掩膜工艺、四次掩膜工艺或者五次掩膜工艺制造上述TFT结构的工艺过程中，在形成钝化层之前，去除TFT测试图案中栅线引线上方的栅绝缘层薄膜即可。
下面采用四次掩膜工艺对本发明阵列基板的制造方法进行详细说明。需要说明的是，像素区域的TFT的制造工艺是与测试区域的TFT测试图案的制造工艺相对应的，因此，在下述四次掩膜工艺中，本实施例仅详细介绍TFT测试图案的制造工艺，且以底栅结构为例进行说明。
图1为本发明阵列基板的制造方法实施例的流程图，如图1所示，本实施例的方法，可以包括：
步骤101、在衬底基板的像素区域和测试区域上形成栅金属薄膜，在所述栅金属薄膜上涂覆光刻胶，并采用双色调掩膜板对光刻胶进行曝光显影，形成包括第一厚度区域、第二厚度区域和完全去除区域的光刻胶图案。
所述第一厚度区域的光刻胶图案位于像素区域的栅线位置上方、测试区域的栅线位置上方，所述第二厚度区域的光刻胶图案位于像素区域的栅线引线上方和测试区域的栅线引线上方，且第一厚度小于第二厚度。
图2为本发明实施例提供的阵列基板的制造方法中第一次光刻工艺后的TFT测试图案的结构示意图，图3为本发明实施例提供的阵列基板的制造方法中在形成栅金属薄膜后沿图2中A-A向的剖面结构示意图，图4为本发明实施例提供的阵列基板的制造方法中在形成栅金属薄膜后沿图2中B-B向的剖面结构示意图，图5为本发明实施例提供的阵列基板的制造方法中对涂覆在栅金属薄膜上的光刻胶进行曝光显影后沿图2中A-A向的剖面结构示意图，图6为本发明实施例提供的阵列基板的制造方法中对涂覆在栅金属薄膜上的光刻胶进行曝光显影后沿图2中B-B向的剖面结构示意图，如图2～6所示，本实施例可以采用溅射或者热蒸发的方法在衬底基板1上沉积厚度为
Figure BSA00000378938800071
的栅金属薄膜22。栅金属薄膜22的材料可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属、合金或者由多层金属组成的栅金属层。
在栅金属薄膜22上涂覆光刻胶，采用双色调掩模版，例如灰色调掩模板进行曝光显影，形成包括第一厚度区域G1、第二厚度区域G2和完全去除区域G3的光刻胶图案。其中，第一厚度区域G1的光刻胶图案13位于像素区域的栅线区域和测试区域的栅线区域12上方，第二厚度区域G2的光刻胶图案14位于像素区域的栅线引线的上方和测试区域的栅线引线17上方，且第一厚度h1小于第二厚度h2。
步骤102、进行第一次刻蚀，刻蚀掉完全去除区域对应的栅金属薄膜，在像素区域形成包括栅线和栅线引线的图案，在测试区域形成包括栅线和栅线引线的图案，并按照第一厚度灰化去除光刻胶。
图7为本发明实施例提供的阵列基板的制造方法中对图5所示的图案进行刻蚀后的剖面结构示意图，图8为本发明实施例提供的阵列基板的制造方法中对图6所示的图案进行刻蚀后的剖面结构示意图，图9为本发明实施例提供的阵列基板的制造方法中对图7所示的图案进行光刻胶灰化后的剖面结构示意图，图10为本发明实施例提供的阵列基板的制造方法中对图8所示的图案进行光刻胶灰化后的剖面结构示意图，如图7～10所示，第一次刻蚀可以采用湿法刻蚀法刻蚀光刻胶完全去除区域G3对应的栅金属薄膜22，从而在像素区域的栅线位置形成包括栅线和栅线引线的图案，并在测试区域形成图7所示的栅线11和图8所示的栅线引线17的图案。在完成第一次刻蚀后，可以采用灰化工艺，通过在含氧气氛下进行光刻胶的减薄，具体地，可以采用第一厚度区域G1的光刻胶的第一厚度h1将第一厚度区域G1的光刻胶图案13完全灰化掉，保留第二厚度区域G2的光刻胶图案14的部分，保留的光刻胶图案14的厚度为h2-h1。保留的光刻胶图案14在暂时不需要被剥离。
步骤103、在形成上述图案的衬底基板的像素区域和测试区域上连续沉积栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜和源漏金属薄膜，并剥离像素区域的栅线引线上方以及测试区域的栅线引线上方的光刻胶。
图11为本发明实施例提供的阵列基板的制造方法中在形成栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜和源漏金属薄膜后沿图2中A-A向的剖面结构示意图，图12为本发明实施例提供的阵列基板的制造方法中在形成栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜和源漏金属薄膜后沿图2中B-B向的剖面结构示意图，如图11和12所示，采用化学气相沉积方法，在衬底基板1上依次沉积厚度为
Figure BSA00000378938800081
的栅绝缘层薄膜23、厚度为
Figure BSA00000378938800082
的半导体层薄膜24、厚度为的掺杂半导体层薄膜25，然后采用磁控溅射或热蒸发方法，沉积厚度为的源漏金属薄膜26。
图13为本发明实施例提供的阵列基板的制造方法中剥离图12中光刻胶后的结构示意图，如图13所示，通过剥离工艺，去除掉光刻胶图案14，使得栅线引线17上方的栅绝缘层薄膜23、半导体层薄膜24、掺杂半导体层薄膜25以及源漏金属薄膜26也一同被剥离掉。对应地，像素区域也形成与图13对应的图案，不再赘述。
至此，本实施例即完成了第一次光刻工艺。
步骤104、在形成上述图案的衬底基板的像素区域和测试区域上涂覆光刻胶，并采用双色调掩膜板对光刻胶进行曝光显影，形成包括第三厚度区域、第四厚度区域和完全去除区域的光刻胶图案，所述第三厚度区域的光刻胶图案位于像素区域的源漏电极区域和栅线引线上方以及测试区域的源漏电极区域和栅线引线上方，所述第四厚度区域的光刻胶图案位于像素区域的沟道区域上方以及测试区域的沟道区域上方，且第四厚度小于第三厚度。
图14为本发明实施例提供的阵列基板的制造方法中阵列基板在第二次光刻工艺后TFT测试图案的结构示意图，图15为本发明实施例提供的阵列基板的制造方法中在源漏金属薄膜上形成光刻胶图案后沿图14中C-C向的剖面结构示意图；图16为本发明实施例提供的阵列基板的制造方法中在源漏金属薄膜上形成光刻胶图案后沿图14中D-D向的剖面结构示意图，如图14～16所示，在源漏金属薄膜26上涂覆光刻胶，采用双色调掩模版，例如灰色调掩模板进行曝光显影，形成包括第三厚度区域G4、第四厚度区域G5和完全去除区域G3的光刻胶图案。其中，第三厚度区域G4的光刻胶图案15位于源漏电极区域和栅线引线上方以及测试区域的源漏电极区域18和栅线引线17上方，第四厚度区域G5的光刻胶图案16位于像素区域的TFT沟道区域上方以及测试区域的沟道区域27上方，且第四厚度h4小于第三厚度h3。
步骤105、进行第二次刻蚀，刻蚀掉完全去除区域对应的半导体层薄膜、掺杂半导体层薄膜和源漏金属薄膜，并按照第四厚度灰化去除光刻胶；进行第三次刻蚀，刻蚀掉所述像素区域的沟道区域和所述测试区域的沟道区域的源漏金属薄膜、掺杂半导体层薄膜和部分半导体层薄膜，形成像素区域的TFT沟道和测试区域的TFT沟道；并将所述像素区域的源漏电极上方的光刻胶、所述测试区域的源漏电极上方的光刻胶以及栅线引线上方的光刻胶剥离。
图17为本发明实施例提供的阵列基板的制造方法中进行第二次刻蚀后沿图14中C-C向的剖面结构示意图；图18为本发明实施例提供的阵列基板的制造方法中进行第二次刻蚀后沿图14中D-D向的剖面结构示意图，如图17和18所示，第二次刻蚀可以先采用湿法刻蚀，然后采用干法刻蚀，在离子轰击与化学反应的作用下去除完全去除区域G3对应的栅绝缘层薄膜23、半导体层薄膜24、掺杂半导体层薄膜25和源漏金属薄膜26。然后，按照第四厚度区域G5的光刻胶的第四厚度h4灰化去除光刻胶。
图19为本发明实施例提供的阵列基板的制造方法中对图17所示的图案进行光刻胶灰化后的剖面结构示意图；图20为本发明实施例提供的阵列基板的制造方法中对图18所示的图案进行光刻胶灰化后的剖面结构示意图，如图19和20所示，通过在含氧气氛下进行光刻胶的减薄，将第四厚度的光刻胶完全灰化掉，保留第三厚度的光刻胶。
图21为本发明实施例提供的阵列基板的制造方法中进行第三次刻蚀后沿图14中C-C向的剖面结构示意图，如图21所示，第三次刻蚀可以采用干法刻蚀，刻蚀掉像素区域的沟道区域的源漏金属薄膜、掺杂半导体层薄膜和部分半导体层薄膜，并且刻蚀掉测试区域的源漏金属薄膜26、掺杂半导体层薄膜25和部分半导体层薄膜24，从而在像素区域形成TFT沟道，并且在测试区域形成TFT沟道27。
图22为本发明实施例提供的阵列基板的制造方法中对图21所示的图案进行光刻胶剥离后的剖面结构示意图；图23为本发明实施例提供的阵列基板的制造方法中对图20所示的图案进行光刻胶剥离后的剖面结构示意图，如图22和23所示，通过剥离工艺，去除掉光刻胶，使得栅线引线17暴露在这衬底基板1的表面。
至此，本实施例即完成了第二次光刻工艺，在像素区域和测试区域均形成了TFT沟道。在形成TFT沟道后，测试区域的栅线引线17的上方没有栅绝缘层薄膜23的覆盖，而是暴露在衬底基板1的表面，此时，即可对测试区域的TFT沟道的电特性进行检测。例如，将测试探针与栅线引线17接触，改变栅线引线17的输入电压，并获取TFT测试图案的源漏电极之间的电流，从而形成电流变化曲线，根据该电流变化曲线，即可确定像素区域的TFT图案的电特性。在进行上述的电特性检测后，再进行下列制造工艺。
步骤106、在形成上述图案的衬底基板上通过光刻工艺形成像素电极和保护层。
本步骤可以在完成上述图案的衬底基板上，采用等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition；简称：PECVD)方法沉积一层钝化层。钝化层可以采用氧化物、氮化物或氧氮化合物。采用普通掩模板对钝化层进行构图，形成钝化层过孔，钝化层过孔位于漏电极的上方。采用磁控溅射或热蒸发的方法，沉积透明导电薄膜，透明导电薄膜可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料，也可以采用其它金属及金属氧化物。采用普通掩模板通过构图工艺形成包括像素电极的图形。像素电极形成在像素区域内，通过钝化层过孔与漏电极连接。
图24为本发明实施例提供的阵列基板的制造方法中对图22所示的TFT测试图案完成第四次光刻工艺后的剖面结构示意图，图25为本发明实施例提供的阵列基板的制造方法中对图23所示的TFT测试图案完成第四次光刻工艺后的剖面结构示意图，如图24和25所示，步骤106也可以为，在步骤105形成的衬底基板上沉积钝化层21，并在所述像素区域形成钝化层过孔，这是第三次光刻；在形成上述图案的衬底基板上沉积透明电极层，在所述透明电极层上涂覆光刻胶，采用单色调掩膜板对光刻胶进行曝光显影，形成位于像素区域的像素电极上方的光刻胶图案；进行第四次刻蚀，在所述像素区域形成像素电极的图案，这是第四次光刻。因此，钝化层21覆盖在TFT测试图案的表面。
至此，本实施例即完成了第四次光刻工艺，形成了阵列基板。
需要说明的是，本实施例仅对形成的TFT测试图案的一种结构形式进行了说明，本领域技术人员可以理解的是，该TFT测试图案也可以采用其它结构形式，此处不再赘述。
本实施例仅以底栅结构的TFT为例进行说明，本领域技术人员可以理解的是，对于顶栅结构来说，可以采用下述步骤实现：在衬底基板的像素区域上形成包括数据线、源电极和漏电极的图形，同时在衬底基板的测试区域形成数据线测试线和测试区域的源电极和漏电极的图形；再在像素区域和测试区域沉积半导体薄膜和透明导电薄膜，在像素区域和测试区域分别形成包括掺杂半导体层、半导体层和像素电极的图形，最后在像素区域和测试区域上沉积栅绝缘层和栅金属薄膜，并通过构图工艺在像素区域形成栅线，在测试区域形成栅线及其引线，其中掺杂半导体层、半导体层和栅绝缘层覆盖在像素区域的数据线和测试区域的数据线及其引线上。对于顶栅结构来说，其只要在TFT沟道形成之后，钝化层形成之前，去除覆盖在数据线引线上方的栅绝缘层薄膜即可。具体步骤可以为：利用光刻胶的高度差，采用离地剥离工艺去除数据线引线上方的掺杂半导体层、半导体层及栅绝缘层薄膜，体现工艺的简便性，而不用另外增加光刻工艺。最后就可以在形成上述图案的衬底基板上，形成一层钝化层。因此，钝化层是和数据线引线直接接触的。其具体步骤可以类似参照底栅结构的TFT的形成过程，本领域技术人员很容易推断出来，此处不再赘述。
本实施例在阵列基板的制造过程中，在形成TFT沟道的图案后，即可对测试区域的TFT测试图案的电特性进行检测，而无需等到整个阵列基板的制造过程完成后再进行检测，因此，本实施例可以及时获知像素区域的TFT图案的电特性，从而及时对生产线进行维修。
本发明还提供一种阵列基板的实施例，该阵列基板可以包括像素区域和测试区域，其中，测试区域上的TFT测试图案中测试线引线的上方可以与钝化层接触。也即，对于底栅结构来说，本实施例中阵列基板的像素区域或者测试区域的TFT的剖面结构如上图24和25所示，即栅线引线与钝化层接触，其可以采用图1所示的制造工艺进行制造，且各个工艺过程的结构图可以如图3～25，此处不再赘述。对于顶栅结构来说，数据线引线与钝化层接触。其实现原理类似，此处不再赘述。
本实施例的阵列基板，在形成TFT沟道的图案后，即可对测试区域的TFT测试图案的电特性进行检测，而无需等到整个阵列基板的制造过程完成后再进行检测，因此，本实施例的阵列基板可以便于操作者及时获知像素区域的TFT图案的电特性，从而及时对生产线进行维修。
本发明还提供一种液晶面板，该液晶面板包括对盒设置的彩膜基板和阵列基板，其间填充有液晶层，其中的阵列基板可以采用上述实施例所述的阵列基板。基于上述对该阵列基板的制造方法以及该阵列基板的结构的详细描述可知，本实施例的液晶面板，在生成阵列基板的过程中，形成TFT沟道的图案后，即可对测试区域的TFT测试图案的电特性进行检测，而无需等到整个阵列基板的制造过程完成后再进行检测，因此，本实施例的液晶面板可以便于操作者及时获知像素区域的TFT图案的电特性，从而及时对生产线进行维修。
本发明还提供一种阵列基板的检测方法，该方法在形成TFT测试沟道且去除测试区域的TFT测试图案中测试线引线上方的栅绝缘层薄膜之后，对所述TFT测试图案的电特性进行检测处理。对于底栅结构来说，该测试线引线为栅线引线，对于顶栅结构，该测试线引线为数据线引线。
下面以底栅结构为例，对本发明阵列基板的检测方法进行详细说明。本领域技术人员可以理解的是，对于顶栅结构来说，其实现原理类似，此处不再赘述。
图26为本发明实施例提供的阵列基板的检测方法的流程图，如图26所示，本实施例的方法可以包括：
步骤201、在形成TFT测试沟道且去除测试区域的TFT测试图案中栅线引线上方的栅绝缘层薄膜之后，将测试探针与所述栅线引线接触。
步骤202、改变所述栅线引线的输入电压，获取测试区域的源漏极之间的电流变化信息。
步骤203、根据所述电流变化信息，确定像素区域的TFT图案的电特性。
具体来说，现有技术中，阵列基板的制造与对TFT图案的电特性检测的工艺过程为：先在衬底基板上形成栅极金属线，然后形成硅岛与源漏极金属线以及TFT沟道，再形成钝化层和钝化层过孔，最后形成透明电极。在上述步骤完成后，也即阵列基板制造工艺完成后，再对形成的TFT图案的电特性进行测试。相比之下，本发明在形成像素区域和测试区域的TFT沟道之后且在形成钝化层之前，即可对TFT测试图案的电特性进行检测，在检测完成后，再进行后续的生产工艺。因此，本实施例的检测阵列基板的方法可以便于操作者及时获知像素区域的TFT图案的电特性，从而及时对生产线进行维修。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (11)

1.一种阵列基板的制造方法，至少包括在像素区域形成TFT图案并对应地在测试区域形成TFT测试图案的步骤，其特征在于，在形成钝化层之前，还包括：去除所述TFT测试图案中测试线引线上方的栅绝缘层薄膜的步骤。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述在形成钝化层之前，还包括：去除所述TFT测试图案中测试线引线上方的栅绝缘层薄膜的步骤，具体为：
在形成TFT沟道之前，去除所述测试区域中覆盖在栅线引线上方的栅绝缘层薄膜的步骤。
3.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述在形成钝化层之前，还包括：去除所述TFT测试图案中测试线引线上方的栅绝缘层薄膜的步骤，具体为：
在形成TFT沟道之后且形成钝化层之前，去除所述测试区域中覆盖在数据线引线上方的栅绝缘层薄膜的步骤。
4.根据权利要求1～3中任一权利要求所述的阵列基板的制造方法，其特征在于，去除所述TFT测试图案中测试线引线上方的栅绝缘层薄膜的步骤具体为：利用光刻胶的高度差，采用离地剥离工艺去除所述测试线引线上方的栅绝缘层薄膜。
5.根据权利要求2所述的阵列基板的制造方法，其特征在于，去除覆盖在栅线引线上方的栅绝缘层薄膜的步骤，具体包括：
在衬底基板的像素区域和测试区域上形成栅金属薄膜，在所述栅金属薄膜上涂覆光刻胶，并采用双色调掩膜板对光刻胶进行曝光显影，形成包括第一厚度区域、第二厚度区域和完全去除区域的光刻胶图案，所述第一厚度区域的光刻胶图案位于像素区域的栅线位置上方、测试区域的栅线位置上方，所述第二厚度区域的光刻胶图案位于像素区域的栅线引线上方和测试区域的栅线引线上方，且第一厚度小于第二厚度；
进行第一次刻蚀，刻蚀掉完全去除区域对应的栅金属薄膜，在像素区域形成包括栅线和栅线引线的图案，在测试区域形成包括栅线和栅线引线的图案，并按照第一厚度灰化去除光刻胶；
在形成上述图案的衬底基板的像素区域和测试区域上连续沉积栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜和源漏金属薄膜，并剥离像素区域的栅线引线上方以及测试区域的栅线引线上方的光刻胶；
在形成上述图案的衬底基板的像素区域和测试区域上涂覆光刻胶，并采用双色调掩膜板对光刻胶进行曝光显影，形成包括第三厚度区域、第四厚度区域和完全去除区域的光刻胶图案，所述第三厚度区域的光刻胶图案位于像素区域的源漏电极区域和栅线引线上方以及测试区域的源漏电极区域和栅线引线上方，所述第四厚度区域的光刻胶图案位于像素区域的沟道区域上方以及测试区域的沟道区域上方，且第四厚度小于第三厚度；
进行第二次刻蚀，刻蚀掉完全去除区域对应的半导体层薄膜、掺杂半导体层薄膜和源漏金属薄膜，并按照第四厚度灰化去除光刻胶；进行第三次刻蚀，刻蚀掉所述像素区域的沟道区域和所述测试区域的沟道区域的源漏金属薄膜、掺杂半导体层薄膜和部分半导体层薄膜，形成像素区域的TFT沟道和测试区域的TFT沟道；并将所述像素区域的源漏电极上方的光刻胶和栅线引线上方的光刻胶、所述测试区域的源漏电极上方的光刻胶以及栅极引线上方的光刻胶剥离；
在形成上述图案的衬底基板上通过光刻工艺形成像素电极和保护层。
6.根据权利要求5所述的阵列基板的制造方法，其特征在于，所述在形成上述图案的衬底基板上通过光刻工艺形成像素电极和保护层，包括：
在形成上述图案的衬底基板上沉积钝化层，并在所述像素区域形成钝化层过孔；
在形成上述图案的衬底基板上沉积透明电极层，在所述透明电极层上涂覆光刻胶，采用单色调掩膜板对光刻胶进行曝光显影，形成位于像素区域的像素电极上方的光刻胶图案；
进行第四次刻蚀，在所述像素区域形成像素电极的图案。
7.一种阵列基板，包括像素区域和测试区域，其特征在于，所述测试区域的测试线引线的上方与钝化层接触。
8.一种液晶面板，包括对盒设置的彩膜基板和阵列基板，其间填充有液晶层，其特征在于，所述阵列基板采用权利要求7所述的阵列基板的结构。
9.一种阵列基板的检测方法，其特征在于，所述方法在形成TFT测试沟道且去除测试区域的TFT测试图案中测试线引线上方的栅绝缘层薄膜之后，对所述TFT测试图案的电特性进行检测处理。
10.根据权利要求9所述的阵列基板的检测方法，其特征在于，所述对所述TFT测试图案的电特性进行检测处理，包括：
将测试探针与所述栅线引线接触；
改变所述栅线引线的输入电压，获取测试区域的源漏极之间的电流变化信息；
根据所述电流变化信息，确定像素区域的TFT图案的电特性。
11.根据权利要求9所述的阵列基板的检测方法，其特征在于，所述对所述TFT测试图案的电特性进行检测处理，包括：
将测试探针与所述数据线引线接触；
改变栅线引线的输入电压，获取测试区域的源漏极之间的电流变化信息；
根据所述电流变化信息，确定像素区域的TFT图案的电特性。
CN201010579427.3A 2010-12-03 2010-12-03 阵列基板及其制造方法和检测方法、液晶面板 Expired - Fee Related CN102487042B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010579427.3A CN102487042B (zh) 2010-12-03 2010-12-03 阵列基板及其制造方法和检测方法、液晶面板
US13/308,758 US8618825B2 (en) 2010-12-03 2011-12-01 Array substrate, manufacturing method and detecting method thereof, and liquid crystal panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010579427.3A CN102487042B (zh) 2010-12-03 2010-12-03 阵列基板及其制造方法和检测方法、液晶面板

Publications (2)

Publication Number Publication Date
CN102487042A true CN102487042A (zh) 2012-06-06
CN102487042B CN102487042B (zh) 2014-06-11

Family

ID=46152516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010579427.3A Expired - Fee Related CN102487042B (zh) 2010-12-03 2010-12-03 阵列基板及其制造方法和检测方法、液晶面板

Country Status (2)

Country Link
US (1) US8618825B2 (zh)
CN (1) CN102487042B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016008223A1 (zh) * 2014-07-16 2016-01-21 深圳市华星光电技术有限公司 液晶面板及其制备方法
CN103400824B (zh) * 2013-07-24 2016-07-27 上海华虹宏力半导体制造有限公司 检测件和晶圆
CN107728364A (zh) * 2017-10-27 2018-02-23 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示装置
CN110364426A (zh) * 2019-07-29 2019-10-22 昆山国显光电有限公司 显示面板母板及其制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104040693B (zh) * 2012-12-04 2017-12-12 深圳市柔宇科技有限公司 一种金属氧化物tft器件及制造方法
CN103236419B (zh) 2013-04-26 2014-12-17 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板以及显示装置
CN103529581A (zh) * 2013-10-18 2014-01-22 京东方科技集团股份有限公司 显示面板及显示装置
CN103761935B (zh) * 2014-01-21 2016-01-06 深圳市华星光电技术有限公司 显示面板
CN104461142B (zh) 2014-12-10 2017-06-30 京东方科技集团股份有限公司 触控显示基板及其制备方法、触控显示装置
KR101682520B1 (ko) * 2015-07-02 2016-12-06 참엔지니어링(주) 검사장치 및 피처리물 검사방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1763948A (zh) * 2004-10-22 2006-04-26 中华映管股份有限公司 薄膜晶体管阵列基板及其制造方法
US20090244429A1 (en) * 2008-03-31 2009-10-01 Te-Chen Chung Thin film transistor substrate and liquid crystal display device using the same
CN101813849A (zh) * 2009-02-19 2010-08-25 北京京东方光电科技有限公司 彩膜基板及其制造方法和液晶面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310590B1 (en) * 1986-01-15 2001-10-30 Texas Digital Systems, Inc. Method for continuously controlling color of display device
KR100575233B1 (ko) * 2003-11-04 2006-05-02 엘지.필립스 엘시디 주식회사 액정표시장치 제조 방법
KR101147101B1 (ko) * 2005-08-30 2012-07-02 엘지디스플레이 주식회사 검사를 위한 박막 트랜지스터 기판 및 이를 이용한 검사방법
KR101301155B1 (ko) * 2006-12-12 2013-09-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
KR20090126052A (ko) * 2008-06-03 2009-12-08 삼성전자주식회사 박막 트랜지스터 기판 및 이를 표함하는 표시 장치
TWI409894B (zh) * 2010-07-09 2013-09-21 Chunghwa Picture Tubes Ltd 薄膜電晶體之對位檢測方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1763948A (zh) * 2004-10-22 2006-04-26 中华映管股份有限公司 薄膜晶体管阵列基板及其制造方法
US20090244429A1 (en) * 2008-03-31 2009-10-01 Te-Chen Chung Thin film transistor substrate and liquid crystal display device using the same
CN101813849A (zh) * 2009-02-19 2010-08-25 北京京东方光电科技有限公司 彩膜基板及其制造方法和液晶面板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400824B (zh) * 2013-07-24 2016-07-27 上海华虹宏力半导体制造有限公司 检测件和晶圆
WO2016008223A1 (zh) * 2014-07-16 2016-01-21 深圳市华星光电技术有限公司 液晶面板及其制备方法
CN107728364A (zh) * 2017-10-27 2018-02-23 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示装置
CN107728364B (zh) * 2017-10-27 2020-06-12 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示装置
CN110364426A (zh) * 2019-07-29 2019-10-22 昆山国显光电有限公司 显示面板母板及其制备方法
CN110364426B (zh) * 2019-07-29 2021-06-25 昆山国显光电有限公司 显示面板母板及其制备方法

Also Published As

Publication number Publication date
CN102487042B (zh) 2014-06-11
US20120138926A1 (en) 2012-06-07
US8618825B2 (en) 2013-12-31

Similar Documents

Publication Publication Date Title
CN102487042B (zh) 阵列基板及其制造方法和检测方法、液晶面板
CN103199060B (zh) 一种薄膜晶体管阵列基板及其制作方法及显示装置
CN101526707B (zh) Tft-lcd阵列基板制造方法
CN101630098B (zh) Tft-lcd阵列基板及其制造方法
CN101894807B (zh) Tft-lcd阵列基板及其制造方法
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN109148491B (zh) 一种阵列基板及其制备方法、显示装置
CN104393001B (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
CN106783885A (zh) Tft基板的制作方法
CN104157695B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN103715137A (zh) 阵列基板及其制造方法、显示装置
WO2011134390A1 (zh) Ffs型tft-lcd阵列基板的制造方法
JP5741992B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
CN103762199B (zh) 一种液晶显示器的阵列基板的制造方法
WO2013181909A1 (zh) 薄膜晶体管和阵列基板及其制造方法
CN104576542A (zh) 阵列基板及其制作方法、显示装置
WO2014005404A1 (zh) 薄膜晶体管的制造方法及阵列基板的制造方法
CN106505033A (zh) 阵列基板及其制备方法、显示装置
CN102842587A (zh) 阵列基板及其制作方法、显示装置
CN103048840B (zh) 阵列基板及其制作方法、液晶显示面板和显示装置
US20100093122A1 (en) Thin film patterning method and method for manufacturing a liquid crystal display device
CN102768990A (zh) 阵列基板及其制作方法、显示装置
WO2013181915A1 (zh) Tft阵列基板及其制造方法和显示装置
CN104076537A (zh) 阵列基板及其制作方法、显示装置及测量方法
JP2014140033A (ja) 薄膜トランジスタ及びアレイ基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20141201

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20141201

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100176 DAXING, BEIJING TO: 100015 CHAOYANG, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20141201

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140611

Termination date: 20201203

CF01 Termination of patent right due to non-payment of annual fee