[go: up one dir, main page]

CN102386087B - 一种改进的金属前介质层的构造方法 - Google Patents

一种改进的金属前介质层的构造方法 Download PDF

Info

Publication number
CN102386087B
CN102386087B CN201010272614.7A CN201010272614A CN102386087B CN 102386087 B CN102386087 B CN 102386087B CN 201010272614 A CN201010272614 A CN 201010272614A CN 102386087 B CN102386087 B CN 102386087B
Authority
CN
China
Prior art keywords
silicon
silicon nitride
silicon chip
reative cell
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010272614.7A
Other languages
English (en)
Other versions
CN102386087A (zh
Inventor
李敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010272614.7A priority Critical patent/CN102386087B/zh
Publication of CN102386087A publication Critical patent/CN102386087A/zh
Application granted granted Critical
Publication of CN102386087B publication Critical patent/CN102386087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Element Separation (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种改进的金属前介质层的构造方法,包括如下步骤:制成一个包括硅衬底的硅片,硅衬底上表面具有多晶硅栅极,多晶硅栅极两侧有源极区和漏极区;在该硅片上表面沉积接触蚀刻停止层;用紫外线对所述氮化硅层表面进行照射,进一步提高氮化硅层的拉伸应力;向硅片所在的反应室内通入富含氢元素的气体等离子体,持续时间为T1;向硅片所在的反应室内通入含有硅的先驱物气体,持续时间为T2;在所述氮化硅层的上表面淀积金属前介质层。本发明方案可以提高金属前介质层的平坦度以及沟槽填充能力。

Description

一种改进的金属前介质层的构造方法
技术领域
本发明涉及半导体集成电路制造技术领域,特别涉及一种改进的金属前介质层的构造方法。
背景技术
高纵深比工艺(HARP,HighAspectRatioProcess)被广泛应用于小尺寸的前金属介质(PMD,Pre-MetalDielectric)沟槽填充过程中。HARP形成的氧化物介质层具有良好的沟槽填充能力以及薄膜质量,但令人遗憾的是,该氧化物介质层对于生长衬底的敏感性很高。
现有技术中对小尺寸的金属前介质的构造方法如图1所示,包括如下步骤:
步骤101:制成一个具有如下结构的硅片,该硅片包括一硅衬底,硅衬底上表面具有多晶硅栅极,多晶硅栅极两侧有源极区和漏极区;
步骤102:在该硅片上表面沉积氮化硅层作为接触蚀刻停止层(ESL,EtchStopLayer);
步骤103:用紫外线对所述氮化硅层表面进行照射,用以提高氮化硅层的拉伸应力;
步骤104:采用HARP工艺在所述氮化硅层的上表面淀积氧化硅膜作为PMD。这一步骤是采用化学气相沉积(CVD)的方法,在CVD反应室内通入四乙基原硅酸(TEOS,TetraethylOrthosilicate)气体和臭氧(O3)的混合气体,正常情况下,较低的淀积速度和较高的O3/TEOS比值将获得较高的沟槽填充能力。
HARPPMD工艺包括两步:第一步淀积氧化硅至完成硅片表面的沟槽填充;第二步是进一步增加氧化硅膜的厚度,形成平整的氧化硅膜表面,以便于后续工艺的处理。
具有高拉伸应力的氮化硅能够提高电子的迁移率,这对于小尺寸器件的电学表现具有至关重要的作用。同时,高拉伸应力氮化硅作为金属前绝缘层(PMD)蚀刻停止层也起着很重要的作用。
然而,采用扫描电子显微镜观察上述工艺后得到的硅片发现,淀积到氮化硅表面的氧化硅膜的质量+分糟糕:氧化硅膜表面出现严重的高低起伏的现象;并且,在氧化硅膜与氮化硅层之间还出现“空洞”的现象。
这说明,现有技术的小尺寸金属前介质的构造方法中,在高拉伸应力氮化硅层表面采用HARP工艺淀积的氧化硅层的平坦度及沟槽填充能力相对于淀积到普通拉伸应力的氮化硅层表面的氧化硅膜都有大幅度下降。
发明内容
本发明提供了一种改进的金属前介质层的构造方法,可以极大改善采用HARP工艺淀积的金属前介质层的质量及沟槽填充能力。
本发明实施例提出了一种改进的金属前介质层的构造方法,包括如下步骤:
制成一个包括硅衬底的硅片,硅衬底上表面具有多晶硅栅极,多晶硅栅极两侧有源极区和漏极区;
在该硅片上表面沉积接触蚀刻停止层;
用紫外线对所述氮化硅层表面进行照射,进一步提高氮化硅层的拉伸应力;
向硅片所在的反应室内通入富含氢元素的气体等离子体,持续时间为T1;
向硅片所在的反应室内通入含有硅的先驱物气体,持续时间为T2;
在所述氮化硅层的上表面淀积金属前介质层。
较佳地,所述接触蚀刻停止层为具有拉伸应力的氮化硅薄膜。
较佳地,所述金属前介质层为氧化硅膜。
较佳地,淀积金属前介质层采用的工艺为高纵深比HARP工艺。
较佳地,所述富含氢元素的气体为氨气NH3
较佳地,向所述反应室内通入氨气的流量为5000sccm至20000sccm。
较佳地,所述T1为20秒至40秒。
较佳地,在向硅片所在的反应室内通入富含氢元素的气体等离子体的过程中,硅片所在反应室的温度保持在400摄氏度至480摄氏度,压强为1托至7托。
较佳地,所述含有硅的先驱物气体为四乙基原硅酸TEOS蒸气。
较佳地,所述TEOS蒸气的流量为0.2克至0.6克/分钟。
较佳地,所述T2为10秒至20秒。
较佳地,所述向硅片所在的反应室内通入含有硅的先驱物气体的过程中,硅片所在反应室的温度保持在400摄氏度至480摄氏度,压强为300托至600托,载气的流量为1000sccm至6000sccm。
从以上技术方案可以看出,采用富含氢元素的气体等离子体对硅片表面进行处理,虽然使得氮化硅层表面的氢原子含量增加,但并未降低氮化硅层界面的拉伸应力。用扫描电子显微镜观察本发明实施例工艺处理得到的硅片表面发现,相对于现有技术,氧化硅膜的平坦度大大增加,并且并未观测到明显的空洞,表明沟槽填充能力也大大增强。
附图说明
图1为现有技术的金属前介质的构造方法示意图;
图2为富含氢的氮化硅层界面粘附TEOS分子的示意图;
图3为本发明实施例的金属前介质的构造方法示意图。
具体实施方式
发明人经过研究分析发现,采用紫外线照射氮化硅层之后,氮化硅层表面的氢原子基本被完全消除。这样一来,先驱物TEOS分子很难通过形成H键粘附在氮化硅表面上,因此通过CVD形成的氧化硅也很难与氮化硅表面紧密贴合,这是影响沟槽填充能力的重要原因。
本发明方案主要从以下两个方面来提高氧化硅膜的质量:第一方面是提高氮化硅界面的亲水性;第二方面是提高TEOS的成核能力。
对于第一方面,本发明采用富含氢的气体形成的等离子体对氮化硅表面进行处理,以提高氮化硅表面的亲水性(极性)。处理后的氮化硅层表面如图2所示,氮化硅层201的界面处的氮原子(N)与硅原子(Si)通过Si-H键结合。氮原子处于不饱和状态,因此可以捕获氢原子(H)形成N-H键。TEOS分子202的形态是一个硅原子(Si)通过Si-O键连接四个氧原子(O),而每个氧原子又连接一个乙基(Et)。所述氧原子的电负性很强,而氮化硅表面捕获的氢原子的电子被氮原子强烈吸引,因此该氢原子具有较强的电正性。因此所述氢原子和氧原子在正负相吸的作用下,使得TEOS分子被粘附在氮化硅层的表面。
对于第二方面,本发明对淀积氧化硅的工艺进行改进,首先向反应室内通入TEOS蒸气,保证有足够多的先驱物TEOS分子被均匀地粘附在氮化硅表面;然后再向反应室内添加臭氧或氦气等,进行氧化硅的淀积过程。
本发明实施例提出的金属前介质层的构造方法如图3所示,包括如下步骤:
步骤301:制成一个具有如下结构的硅片,该硅片包括一硅衬底,硅衬底上表面具有多晶硅栅极,多晶硅栅极两侧有源极区和漏极区。
步骤302:在该硅片上表面沉积拉伸应力的氮化硅薄膜作为接触蚀刻停止层。
步骤303:用紫外线对所述氮化硅层表面进行照射,进一步提高氮化硅层的拉伸应力;
步骤304:向硅片所在的反应室内通入氨气(NH3)等离子体。氨气电离形成游离态的氢,被氮化硅层表面捕获,使得氮化硅层表面的亲水性大大增强。
本发明实施例采用的氨气的流量是5000sccm至20000sccm,持续时间是20秒至40秒。硅片所在反应室的温度保持在400摄氏度至480摄氏度,压强为1托至7托。
在其他替代方案中,可以采用氢气或其他富含氢元素的气体来代替氨气。
步骤305:先驱物键和过程。向硅片所在的反应室内通入含有硅的先驱物气体。
较佳地,所述含有硅的先驱物气体为四乙基原硅酸TEOS蒸气,流量为0.2克至0.6克/分钟。TEOS蒸气被载气(通常为氮气)从反应室入口区域带到硅片表面,使TEOS分子充分粘附在具有较高亲水性的氮化硅层表面。该过程的持续时间为10秒至20秒。硅片所在反应室的温度保持在400摄氏度至480摄氏度,压强为300托至600托。载气的流量为1000sccm至6000sccm。
步骤306:采用HARP工艺在所述氮化硅层的上表面淀积氧化硅膜作为PMD。该步骤与图1中的步骤104相同。
其中,步骤304的处理,虽然使得氮化硅层表面的氢原子含量增加,但并未降低氮化硅层界面的拉伸应力。用扫描电子显微镜观察本发明实施例工艺处理得到的硅片表面发现,相对于现有技术,氧化硅膜的平坦度大大增加,并且并未观测到明显的空洞,表明沟槽填充能力也大大增强。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。

Claims (11)

1.一种改进的金属前介质层的构造方法,其特征在于,包括如下步骤:
制成一个包括硅衬底的硅片,硅衬底上表面具有多晶硅栅极,多晶硅栅极两侧有源极区和漏极区;
在该硅片上表面沉积接触蚀刻停止层;所述接触蚀刻停止层为具有拉伸应力的氮化硅薄膜;
用紫外线对所述氮化硅层表面进行照射,进一步提高氮化硅层的拉伸应力;
向硅片所在的反应室内通入富含氢元素的气体等离子体,所述等离子体电离形成游离态的氢,被氮化硅层表面捕获,以提高氮化硅表面的亲水性,持续时间为T1;
向硅片所在的反应室内通入含有硅的先驱物气体,使先驱物分子充分粘附在具有较高亲水性的氮化硅层表面,持续时间为T2;
在所述氮化硅层的上表面淀积金属前介质层。
2.根据权利要求1所述的方法,其特征在于,所述金属前介质层为氧化硅膜。
3.根据权利要求2所述的方法,其特征在于,淀积金属前介质层采用的工艺为高纵深比HARP工艺。
4.根据权利要求3所述的方法,其特征在于,所述富含氢元素的气体为氨气NH3
5.根据权利要求4所述的方法,其特征在于,向所述反应室内通入氨气的流量为5000sccm至20000sccm。
6.根据权利要求4所述的方法,其特征在于,所述T1为20秒至40秒。
7.根据权利要求6所述的方法,其特征在于,在向硅片所在的反应室内通入富含氢元素的气体等离子体的过程中,硅片所在反应室的温度保持在400摄氏度至480摄氏度,压强为1托至7托。
8.根据权利要求3所述的方法,其特征在于,所述含有硅的先驱物气体为四乙基原硅酸TEOS蒸气。
9.根据权利要求8所述的方法,其特征在于,所述TEOS蒸气的流量为0.2克至0.6克/分钟。
10.根据权利要求9所述的方法,其特征在于,所述T2为10秒至20秒。
11.根据权利要求10所述的方法,其特征在于,所述向硅片所在的反应室内通入含有硅的先驱物气体的过程中,硅片所在反应室的温度保持在400摄氏度至480摄氏度,压强为300托至600托,载气的流量为1000sccm至6000sccm。
CN201010272614.7A 2010-08-27 2010-08-27 一种改进的金属前介质层的构造方法 Active CN102386087B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010272614.7A CN102386087B (zh) 2010-08-27 2010-08-27 一种改进的金属前介质层的构造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010272614.7A CN102386087B (zh) 2010-08-27 2010-08-27 一种改进的金属前介质层的构造方法

Publications (2)

Publication Number Publication Date
CN102386087A CN102386087A (zh) 2012-03-21
CN102386087B true CN102386087B (zh) 2016-03-16

Family

ID=45825381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010272614.7A Active CN102386087B (zh) 2010-08-27 2010-08-27 一种改进的金属前介质层的构造方法

Country Status (1)

Country Link
CN (1) CN102386087B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030124873A1 (en) * 2001-12-28 2003-07-03 Guangcai Xing Method of annealing an oxide film
KR100436289B1 (ko) * 2002-07-18 2004-06-16 주식회사 하이닉스반도체 플래시 메모리 셀의 게이트 구조와 그 형성방법 및유전체막 형성방법
JP5310543B2 (ja) * 2007-03-27 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2009277908A (ja) * 2008-05-15 2009-11-26 Toshiba Corp 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
CN102386087A (zh) 2012-03-21

Similar Documents

Publication Publication Date Title
KR100751996B1 (ko) 증가된 붕소 농도에 기인한 절연층의 바람직하지 못한에칭을 감소시키는 방법
US8716149B2 (en) Methods for fabricating integrated circuits having improved spacers
CN103094325B (zh) 半导体器件及其制造方法
CN102210016A (zh) 用于膜粗糙度控制的非化学计量化学气相沉积电介质膜表面钝化方法
CN102693931A (zh) 一种薄膜填充方法
KR20250026878A (ko) 낮은 누설 전류를 갖는 실리콘 붕소를 포함하는 막들을 형성하기 위한 방법들
KR100451569B1 (ko) 수소배리어막을 구비한 반도체 장치의 제조 방법
TW201532149A (zh) 製造閘極絕緣層的方法
CN102386087B (zh) 一种改进的金属前介质层的构造方法
US8431482B1 (en) Integrated circuits and methods for processing integrated circuits with embedded features
CN102881632B (zh) 一种半导体器件的制造方法
WO2012027987A1 (zh) 锗基器件表面处理方法
US7910484B2 (en) Method for preventing backside defects in dielectric layers formed on semiconductor substrates
CN103117201B (zh) Pecvd装置及半导体器件的形成方法
CN108122821B (zh) 互连结构及其形成方法
TW200419704A (en) Method of manufacturing semiconductor device
CN102881562A (zh) 一种锗基衬底的表面钝化方法
CN102312225B (zh) 在氮化硅表面淀积氧化硅的方法
US20240387171A1 (en) Structure of high-resistivity silicon-on-insulator embedded with charge capture layer and manufacture thereof
CN103681596B (zh) 半导体结构及其制作方法
CN106505098A (zh) 基于SOI衬底的La基高介电常数栅介质结构及其制作方法
WO2022134474A1 (zh) 半导体表面缺陷的处理方法和半导体器件的制备方法
US7329589B2 (en) Method for manufacturing silicon-on-insulator wafer
CN108695237B (zh) 一种半导体器件及其制作方法
KR100532741B1 (ko) 반도체 소자의 식각 정지막 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121119

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121119

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant