[go: up one dir, main page]

CN102376773B - 具有横向二极管的半导体装置 - Google Patents

具有横向二极管的半导体装置 Download PDF

Info

Publication number
CN102376773B
CN102376773B CN201110226614.8A CN201110226614A CN102376773B CN 102376773 B CN102376773 B CN 102376773B CN 201110226614 A CN201110226614 A CN 201110226614A CN 102376773 B CN102376773 B CN 102376773B
Authority
CN
China
Prior art keywords
impurity concentration
electrode
semiconductor
layer
concentration part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110226614.8A
Other languages
English (en)
Other versions
CN102376773A (zh
Inventor
山本贵生
户仓规仁
加藤久登
中川明夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN102376773A publication Critical patent/CN102376773A/zh
Application granted granted Critical
Publication of CN102376773B publication Critical patent/CN102376773B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/50—PIN diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/421—Insulated-gate bipolar transistors [IGBT] on insulating layers or insulating substrates, e.g. thin-film IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/657—Lateral DMOS [LDMOS] FETs having substrates comprising insulating layers, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/115—Resistive field plates, e.g. semi-insulating field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/617—Combinations of vertical BJTs and only diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种具有横向二极管的半导体装置包括半导体层(1c，1f，1g)、半导体层中的第一半导体区域(2)、杂质浓度大于第一半导体区域的接触区域(4)、位于半导体层中并与接触区域分开的第二半导体区域(6)、通过接触区域电连接到第一半导体区域的第一电极(10)、以及电连接到第二半导体区域的第二电极(11)。所述第二半导体区域包括低杂质浓度部分(7)、高杂质浓度部分(8)和扩展部分(9)。所述第二电极与所述高杂质浓度部分形成欧姆接触。扩展部分的杂质浓度大于低杂质浓度部分的杂质浓度并在半导体层的厚度方向上延伸。

Description

具有横向二极管的半导体装置
说明书
本发明涉及一种具有横向二极管的半导体装置。
JP-A-11-233795公开了一种横向二极管，其被用作并联连接到诸如绝缘栅双极晶体管(IGBT)的半导体开关元件的续流二极管(FWD)。横向二极管的阳极既具有欧姆接触又具有肖特基接触，从而可以减少空穴的累积。因此，减小了反向恢复电荷Qrr，从而可以改进反向恢复能力。亦即，肖特基接触减少了电子注入。因此，即使在可以减少空穴注入的时候，也不会减少电流的量。于是，减小了反向恢复电荷Qrr，从而可以改进反向恢复能力。
如上所述，在横向二极管的阳极既具有欧姆接触又具有肖特基接触时，减少了反向恢复电荷Qrr，从而可以改进反向恢复能力。不过，不能改善雪崩耐量。因此，有可能在快速开关操作期间发生雪崩击穿。
鉴于上述情况，本发明的目的是提供一种具有横向二极管的半导体装置，横向二极管既具有改进的反向恢复能力又具有改进的雪崩耐量。
根据本发明的一方面，一种具有横向二极管的半导体装置包括包含第一导电类型半导体层的半导体衬底，位于半导体层中的第一导电类型第一半导体区域，杂质浓度大于第一半导体区域的第一导电类型接触区域，位于半导体层中并与接触区域分开的第二半导体区域，通过接触区域电连接到第一半导体区域的第一电极，以及电连接到第二半导体区域的第二电极。所述第一半导体区域和所述第二半导体区域之一为阴极区。所述第一半导体区域和所述第二半导体区域的另一个为阳极区。第一电极和第二电极中连接到阴极区的一个是横向二极管的阴极电极。第一电极和第二电极中连接到阳极区的另一个是横向二极管的阳极电极。所述第二半导体区域包括低杂质浓度部分、高杂质浓度部分和扩展部分。所述低杂质浓度部分与所述高杂质浓度部分接触，并具有比所述高杂质浓度部分的杂质浓度小的杂质浓度。所述第二电极与所述高杂质浓度部分形成欧姆接触。扩展部分的杂质浓度大于低杂质浓度部分的杂质浓度并在半导体层的厚度方向上延伸。
根据本发明的另一方面，一种具有横向二极管的半导体装置包括包含支撑衬底的半导体衬底，支撑衬底上的绝缘层，绝缘层上的第一导电类型半导体层，从半导体层表面延伸到绝缘层的隔离结构，位于半导体层中被隔离结构隔离的第一导电类型第一半导体区域，杂质浓度大于第一半导体区域杂质浓度的第一导电类型接触区域，电连接到接触区域的第一电极，以及位于第一半导体区域中且与接触区域分隔的第二半导体区域。所述第二半导体区域包括低杂质浓度部分和高杂质浓度部分。所述低杂质浓度部分与所述高杂质浓度部分接触，并具有比所述高杂质浓度部分的杂质浓度小的杂质浓度。半导体装置还包括电连接到低杂质浓度部分和高杂质浓度部分的第二电极。所述第二电极与所述高杂质浓度部分形成欧姆接触。半导体装置还包括第二导电类型的扩展部分，其位于半导体层中并具有比低杂质浓度部分杂质浓度更大的杂质浓度。所述扩展部分在所述半导体层的厚度方向上延伸并比所述低杂质浓度部分和所述高杂质浓度部分离所述接触区域更远。
从以下描述和附图，本发明的上述和其它目的、特征和优点将变得更显而易见，在附图中类似的附图标记表示类似元件。在附图中：
图1是示出了根据本发明第一实施例具有横向二极管的半导体装置截面图的图，该截面图取自图2B中的线I-I；
图2A是示出了图1的横向二极管一个单元顶视图的图，图2B是在图2A中的区域R之内截取的放大图；
图3是示出了在第一实施例横向二极管和现有技术横向二极管中的开关操作期间阳极电流和阳极-阴极电压变化的图；
图4A-4L是示出了在图3中的时间(1)-(6)观察到的阳极侧上电场强度分布的图；
图5是示出了在时间(1)-(6)来自阴极的低杂质浓度部分的近侧上电场强度变化的图；
图6A-6C是示出了根据第一实施例的半导体装置制造过程的图；
图7A-7C是示出了图6A-6C的制造过程之后的制造过程的图；
图8A-8C是示出了图7A-7C的制造过程之后的制造过程的图；
图9是示出了根据本发明第二实施例具有横向二极管的半导体装置截面图的图；
图10是示出了根据本发明第三实施例具有横向二极管的半导体装置截面图的图；
图11是示出了根据本发明第四实施例具有横向二极管的半导体装置截面图的图；
图12是示出了根据本发明第五实施例具有横向二极管的半导体装置截面图的图；
图13是示出了在第二到第五实施例横向二极管和现有技术横向二极管中的开关操作期间阳极电流和阳极-阴极电压变化的图；
图14是示出了根据本发明第六实施例具有横向二极管的半导体装置截面图的图；
图15是示出了图14的半导体装置部分放大顶视图的图；
图16是示出了根据本发明第七实施例具有横向二极管的半导体装置截面图的图；
图17是示出了图16的半导体装置部分放大顶视图的图；
图18是示出了在第六和第七实施例横向二极管和现有技术横向二极管中的开关操作期间阳极电流和阳极-阴极电压变化的图；
图19是示出了根据本发明第八实施例具有横向二极管的半导体装置截面图的图；
图20是示出了根据本发明第九实施例具有横向二极管的半导体装置截面图的图；
图21是示出了根据本发明第十实施例具有横向二极管的半导体装置截面图的图；
图22是示出了根据本发明第十一实施例具有横向二极管的半导体装置截面图的图；
图23是示出了根据本发明第十二实施例具有横向二极管的半导体装置截面图的图；
图24是示出了根据本发明第十三实施例具有横向二极管的半导体装置截面图的图；
图25是示出了根据本发明第十四实施例具有横向二极管的半导体装置截面图的图；
图26是示出了根据本发明第十五实施例具有横向二极管的半导体装置截面图的图；
图27A-27F是示出了阳极扩展区与沟槽隔离结构1d分别分隔0μm，1.5μm，3.5μm，5.75μm，9.5μm和14.5μm的半导体装置的图；
图28是示出了为了测量图27A-27F所示的反向恢复电荷和分隔距离之间的关系而进行的试验结果的图；
图29是示出了根据本发明修改具有横向二极管的半导体装置截面图的图；
图30是示出了根据本发明另一修改具有横向二极管的半导体装置截面图的图；
图31是示出了根据本发明另一修改具有横向二极管的半导体装置截面图的图；
图32是示出了根据本发明另一修改的半导体装置放大部分顶视图的图；
图33A是取自图32中的线XXXIIIA-XXXIIIA的图，图33B是取自图32中的线XXXIIIB-XXXIIIB的图；
图34是示出了根据本发明另一修改具有横向二极管的半导体装置截面图的图；
图35是示出了根据本发明另一修改具有横向二极管的半导体装置截面图的图；
图36是示出了根据本发明另一修改具有横向二极管的半导体装置截面图的图；以及
图37是示出了根据本发明另一修改的半导体装置截面图的图。
(第一实施例)
下面参考图1和2A和2B描述根据本发明第一实施例具有横向二极管的半导体装置。图1是取自图2B中的线I-I的半导体装置截面图。图2A是半导体装置的横向二极管的一个单元的顶视图。图2B是取自图2A中区域R之内的放大图。
根据第一实施例，如图1所示，利用半导体衬底1作为SOI衬底形成横向二极管。半导体衬底1包括支撑衬底1a、支撑衬底1a上的掩埋氧化物(BOX)层1b以及BOX层1b上的有源层1c。例如，支撑衬底1a可以是硅衬底，有源层1c可以是硅层。根据第一实施例，有源层1c充当n-型阴极层2。横向二极管的每个部分都形成于阴极层2中。
BOX层1b的厚度和有源层1c(即阴极层2)的厚度和杂质浓度不限于特定值，可以根据半导体装置的使用目的而变化。例如，为了实现高击穿电压，优选BOX层1b的厚度是4微米(μm)或更大。例如，有源层1c可以具有7.0×1014cm-3的n型杂质浓度。在半导体衬底1中形成沟槽隔离结构1d以围绕横向二极管，使得横向二极管可以与其它元件隔离。例如，沟槽隔离结构1d具有从有源层1c的表面延伸到BOX层1b的沟槽。以多晶硅通过绝缘层填充沟槽。
在阴极层2的表面上形成LOCOS氧化物层3。通过LOCOS氧化物层3使横向二极管的各部分彼此绝缘。N+型阴极接触区域4形成于阴极层2的表面部分中并暴露到LOCOS氧化物层3外部。阴极接触区域4具有与半导体衬底1的表面平行的纵向。阴极接触区域4由n型缓冲层5围绕。缓冲层5的杂质浓度大于阴极层2的杂质浓度。例如，阴极接触区域4可以具有1.0×1020cm-3的n型杂质浓度和0.2μm的深度。例如，缓冲层5可以具有3.0×1016cm-3的n型杂质浓度和5μm的深度。
P型阳极区6形成于阴极层2的表面部分中并暴露到LOCOS氧化物层3外部。沿圆周围绕阴极接触区域4布置阳极区6，使得阴极接触区域4可以被阳极区6围绕。阳极区6具有p-型低杂质浓度部分7和p+型高杂质浓度部分8。
低杂质浓度部分7比高杂质浓度部分8更靠近阴极接触区域4。此外，低杂质浓度部分7的深度大于高杂质浓度部分8的深度。根据第一实施例，如图2A所示，在从顶部观看时，低杂质浓度部分7具有椭圆形状。具体而言，低杂质浓度部分7具有平行于阴极接触区域4延伸的两个直线部分和连接直线部分末端的两个弧形部分。低杂质浓度部分7具有1.0×1016cm-3或更小的p型杂质浓度。例如，低杂质浓度部分7可以具有1.0×1016cm-3的p型杂质浓度和3.1μm的厚度。
高杂质浓度部分8与低杂质浓度部分7的表面接触。根据第一实施例，高杂质浓度部分8的侧表面被低杂质浓度部分7覆盖。如图2A所示，在从顶部观看时，高杂质浓度部分8具有直线形状。高杂质浓度部分8位于阴极接触区域4的每一侧。于是，高杂质浓度部分8的总数为两个。根据第一实施例，高杂质浓度部分8形成于低杂质浓度部分7的表面部分中，在距阴极接触区域4最远的位置处。亦即，高杂质浓度部分8位于低杂质浓度部分7距阴极接触区域4远的一侧上。高杂质浓度部分8具有1.0×1019cm-3或更高的p型杂质浓度。例如，高杂质浓度部分8可以具有1.0×1020cm-3的p型杂质浓度和0.55μm的厚度。
P+型阳极扩展部分9形成于半导体衬底1中，至少沿有源层1c的深度方向延伸。阳极扩展部分9比阳极区6的高杂质浓度部分8和低杂质浓度部分7距阴极接触区域4更远。具体而言，阳极扩展部分9相对于阴极接触区域4位于低杂质浓度部分7和高杂质浓度部分8的外部。更具体而言，阳极扩展部分9位于沟槽隔离结构1d和低杂质浓度部分7以及高杂质浓度部分8之间。根据第一实施例，阳极扩展部分9具有第一部分9a和第二部分9b。第一部分9a与沟槽隔离结构1d的侧表面接触。第二部分9b将第一部分9a连接到高杂质浓度部分8。如图2A所示，在从顶部观看时，阳极扩展部分9具有直线形状。阳极扩展部分9位于阴极接触区域4的每一侧。于是，阳极扩展区域9的总数为两个。例如，阳极扩展部分9可以具有1.0×1020cm-3的p型杂质浓度。例如，第一部分9a可以具有与有源层1c相同的厚度以及1μm的宽度。
阴极电极10形成于阴极接触区域4的表面上并电连接到阴极接触区域4。阳极电极11形成于阳极区6的表面上并电连接到阳极区6。阴极电极10与阴极接触区域4形成欧姆接触。阴极电极10具有与阴极接触区域4相同的直线形状并几乎全部形成于阴极接触区域4的表面上方。阳极电极11具有直线形状并位于阴极10的每一侧。阳极电极11与阳极区6的低杂质浓度部分7的直线部分形成肖特基或欧姆接触。此外，阳极电极11与阳极区6的高杂质浓度部分8形成欧姆接触。于是，阳极电极11连接到低杂质浓度部分7和高杂质浓度部分8。根据第一实施例，阳极电极11几乎全部形成于阳极区6的直线部分上方。
电阻器层12形成于阴极和阳极之间的LOCOS氧化物层3上。例如，电阻器层12可以由掺杂多晶硅制成。电阻器层12用于维持阴极和阳极之间的均匀电势梯度。具体而言，如图2A所示，电阻器层12具有螺旋形状并缠绕在阴极电极10周围。电阻器层12在一端电连接到阴极电极10，在另一端电连接到阳极电极11。由于电阻器层12的内阻导致的电压降，电阻器层12的电势随着距阴极电极10的距离逐渐减小。于是，可以使电阻器层12中的电势梯度保持均匀。因此，可以使位于跨LOCOS氧化物层3的电阻器层12下方的阴极层2中的电势梯度维持均匀。于是，减小了不均匀电势梯度导致的电场集中，从而可以改善击穿电压。此外，减少了碰撞电离，从而可以减少关闭切换时间的增加。
除了横向二极管之外，在半导体衬底1中还形成诸如横向IGBT的半导体开关元件。横向二极管并联连接到半导体开关元件并被用作续流二极管。
如上所述，根据第一实施例的横向二极管，尽管阳极电极11与阳极区6的低杂质浓度部分7的直线部分形成肖特基或欧姆接触，但阳极电极11与阳极区6的高杂质浓度部分8形成欧姆接触。由于阳极电极11电连接到低杂质浓度部分7，所以注入电子的量变小，从而可以减少注入空穴的量而不减小电流的量。于是，减小了反向恢复电荷Qrr，从而可以改进反向恢复能力。此外，由于减少了注入空穴的量，所以横向二极管能够快速工作而无需寿命控制。
此外，阳极扩展部分9比阳极区6的高杂质浓度部分8和低杂质浓度部分7距阴极接触区域4更远。在这种方式中，可以改善横向二极管的雪崩耐量。具体而言，阳极扩展部分9具有在半导体衬底1的垂直方向(即厚度方向)上延伸的第一部分9a。于是，耗尽层在垂直于垂直方向的半导体衬底1的横向(即平面方向)上从第一部分9a延伸，以减小电场的集中。因此，雪崩击穿变得较不可能发生，从而可以改善雪崩耐量。此外，阳极扩展部分9具有第一部分9a，具有第二部分9b，用于通过高杂质浓度部分8将第一部分9a连接到阳极电极11。于是，通过第二部分9b和高杂质浓度部分8从第一部分9a向阳极电极11高效地汲取空穴。因此，横向二极管能够执行快速切换操作，从而可以减少恢复损耗。
图3、图4A-4L以及图5示出了本发明人为了评估第一实施例的效果而进行的模拟结果。图3示出了开关操作期间阳极电流Ia和阳极-阴极电压Vak的变化。在图3中，虚线表示没有阳极扩展部分9的现有技术横向二极管，实线表示具有阳极扩展部分9的第一实施例的横向二极管。图4A-4L示出了图3所示时间(1)-(6)观察到的阳极侧上的电场强度分布。具体而言，图4A、4B、4C、4G、4H和4I分别示出了在时间(1)-(6)现有技术横向二极管的阳极侧上的电场强度分布。相反，图4D、4E、4F、4J、4K和4L分别示出了在时间(1)-(6)观察的第一实施例横向二极管的阳极侧上的电场强度分布。在图4A-4L中，等势线以10伏间隔分隔。图5示出了在时间(1)-(6)观察到的来自阴极的低杂质浓度部分7近侧(即，图4A和4D中的位置Z)上电场强度(EFI)的改变。在图5中，虚线表示现有技术横向二极管，实线表示第一实施例的横向二极管。
恢复损耗取决于从阳极电流Ia变为负值到阳极电流Ia变为零时流动的阳极电流Ia的量的总和。换言之，恢复损耗取决于阳极电流Ia为零或更小的区域的面积。恢复损耗随着面积的增加而增加。从图3可以看出，在第一实施例的横向二极管中，阳极电流Ia的减少量小于现有技术的横向二极管。因此，在第一实施例的横向二极管中，阳极电流Ia为零或更小的区域面积小于现有技术的横向二极管。因此，在第一实施例的横向二极管中，恢复损耗变得比现有技术的横向二极管中小。
此外，由于现有技术横向二极管没有阳极扩展部分9，低杂质浓度部分7和高杂质浓度部分8被等势线围绕，如图4A和4B所示。然后，如图4C所示，等势线随时间在下方延伸。然后，等势线到达BOX层1b并在横向上延伸，如图4G、4H和4I所示。
相反，由于第一实施例的横向二极管具有阳极扩展部分9，所以耗尽层能够从阳极扩展部分9延伸，从而可以在横向上加快耗尽。于是，如图4D、4E、4F、4J、4K和4L所示，不仅低杂质浓度部分7和高杂质浓度部分8，而且阳极扩展部分9都被等势线围绕。通过这种方式，等势线能够从起始时间(1)开始在横向上延伸。
因此，根据第一实施例，减小了在电场集中点处电场强度的局部峰值。因此，雪崩击穿不大可能发生，从而可以改善雪崩耐量。
从图5可以明白第一实施例的以上效果。如图5所示，在第一实施例横向二极管中，来自阴极的低杂质浓度部分7的近侧上的电场强度小于现有技术的横向二极管。从图3也可以明白第一实施例的以上效果。如图3所示，在反向恢复操作期间，阳极电流Ia具有两个局部最小值。第二局部最小值取决于雪崩耐量。亦即，由于第二局部最小值更小，所以雪崩耐量更小。在图3中，点X表示第一实施例横向二极管中的第二局部最小值，点Y表示现有技术横向二极管中的第二局部最小值。通过比较点X和点Y可以看出，第一实施例的横向二极管中，第二局部最小值大于现有技术的横向二极管。因此，在第一实施例的横向二极管中，雪崩耐量大于现有技术的横向二极管。
如上所述，根据第一实施例，阳极电极11电连接到低杂质浓度部分7和高杂质浓度部分8，阳极扩展部分9比低杂质浓度部分7和高杂质浓度部分8离阴极电极10更远。在这种方案中，减少了注入空穴的量，从而可以改进反向恢复能力，还可以改进雪崩耐量。
另外，在现有技术的横向二极管中，高杂质浓度部分8被低杂质浓度部分7围绕，以减少来自高杂质浓度部分8的空穴注入。因此，对于本领域的技术人员而言，增加阳极扩展部分9能够增加空穴注入并不是显而易见的。
本发明人曾进行过模拟，并发现以下事实。在正向偏置条件下，载流子的传导取决于扩散，注入现象取决于阳极区中的p-/p+阳极结构。亦即，位于低杂质浓度部分7背面的阳极扩展部分9对载流子传导没有贡献。
另一方面，在恢复条件下，载流子传导取决于漂移，阳极扩展部分9充当具有p+型右边缘表面的一维二极管的阳极层。在恢复的开始阶段，从沟槽附近到阳极下方的区域中存储的空穴被迅速发射到阳极扩展部分9中，从而能够发生耗尽。于是，迅速发生n-型漂移层(即阴极层2)中的耗尽，存储的空穴被发射到低杂质浓度部分7。结果，减小了电场的增大，从而能够防止动态雪崩。
基于以上事实，本发明人进行过试验，以评价阳极扩展部分9比低杂质浓度部分7和高杂质浓度部分8更远离阴极电极10的结构。试验结果表明阳极扩展部分9不会影响空穴注入。由于阳极扩展部分9不影响空穴注入，所以可以防止反向恢复电荷Qrr的增加和反向恢复能力的减少。
接下来，下文参考图6A-6C、7A-7C和8A-8C描述制造根据第一实施例具有横向二极管的半导体装置的方法。在附图中，与横向二极管相邻地形成IGBT。
首先，如图6A所示，制备半导体衬底1。例如，通过BOX层1b在支撑衬底1a上键合用于有源层1c的硅衬底，然后将硅衬底减薄到与有源层1c对应的预定厚度。通过这种方式，可以制备半导体衬底1。
然后，如图6B所示，在有源层1c的表面上形成用于离子注入的帽盖层20，在帽盖层20上放置掩模(未示出)，在与要形成第二部分9b的位置处掩模具有开口。然后，通过离子注入，经掩模向有源层1c中掺杂p型杂质，以形成第二部分9b。然后，去除掩模和帽盖层20。
然后，如图6C所示，在有源层1c上形成掩模(未示出)，掩模在与要形成的沟槽隔离结构1d对应的位置具有开口。然后，利用掩模在有源层1c中蚀刻沟槽。然后，在去除掩模之后，在有源层1c上以及沟槽内部形成帽盖层21。
然后，如图7A所示，在帽盖层21上放置掩模，掩模在与要形成的沟槽隔离结构1d对应的位置具有开口，例如，通过倾斜离子注入，经由掩模掺杂p型杂质以形成第一部分9a。然后，去除掩模和帽盖层21。
然后，如图7B所示，在有源层1c上以及沟槽内部，通过热氧化形成热氧化层22。然后，在热氧化层22上形成多晶硅层23以填充沟槽。然后，例如，执行回蚀过程，使得能够仅在沟槽内部保留多晶硅层23。于是，获得了沟槽隔离结构1d。
如图7C所示，在有源层1c中的预定位置处形成n型扩散层。根据第一实施例，扩散层包括n型缓冲层5、n型缓冲层31和n型缓冲层32。缓冲层5位于二极管区域中，其中形成了横向二极管。缓冲层31和缓冲层32位于形成IGBT的IGBT区域中。然后，通过公知的LOCOS氧化工艺形成LOCOS氧化物层3。
然后，如图8A所示，在执行栅极氧化之后，在半导体衬底1的表面上形成掺杂多晶硅层。然后，通过对二极管区域中的掺杂多晶硅层构图来形成电阻器层12。同样地，通过对IGBT区域中的掺杂多晶硅层构图来形成电阻器层33和栅极电极34。
然后，如图8B所示，反复执行形成掩模的过程和通过掩模执行离子注入的过程以形成扩散层。于是，在二极管区域中形成阴极接触区域4、低杂质浓度部分7和高杂质浓度部分8，在IGBT区域中形成p型接触层35、p型主体层36、p+型集电极区37和n+型发射极区38。
然后，形成层间电介质膜(未示出)，并在层间电介质膜中形成接触孔。然后，在层间电介质膜上形成导体层以填充接触孔。然后，如图8C所示，通过对二极管区域中的导体层构图来形成阴极电极10和阳极电极11。同样地，通过对IGBT区域中的导体层构图来形成发射电极39和集电电极39。
通过这种方式，在同一半导体衬底1中形成横向二极管和横向IGBT。可以与横向二极管在同一半导体衬底1中形成另一种半导体开关元件，例如MOSFET。不过，在将横向二极管与MOSFET组合时，在反向恢复操作期间阳极电流Ia具有三个局部最小值。因此，在将横向二极管与MOSFET组合时，恢复损耗变得比将横向二极管与IGBT组合时更大。
(第二实施例)
下面参考图9描述本发明的第二实施例。第一和第二实施例之间的差异是阳极扩展部分9的结构。
图9是示出了根据第二实施例具有横向二极管的半导体装置截面图的图。如图9所示，根据第二实施例，阳极扩展部分9的第一部分9a的厚度比有源层1c小。具体而言，第一部分9a从有源层1c的表面延伸，终止于有源层1c内部，不到达BOX层1b。于是，在沟槽隔离结构1d的侧表面上半部附近，覆盖有第一部分9a，但在沟槽隔离结构1d的侧表面的下半部附近，不被第一部分9a覆盖。沟槽隔离结构1d的下半部分附近，与阴极层2接触。
即使在图9中所示的这种结构中，耗尽层也能够从包括第一部分9a和第二部分9b的阳极扩展部分9延伸，从而可以在横向上加快耗尽。由于第一部分9a不到达BOX层1b，耗尽层不太可能延伸到有源层1c的下部。不过，可以获得与第一实施例几乎相同的效果。
可以通过与根据第一实施例的半导体装置几乎相同的方法制造根据第二实施例的半导体装置。不过，在执行p型杂质的倾斜离子注入以形成第一部分9a时，需要调节倾斜离子注入的角度，使得第一部分9a的厚度可以小于有源层1c的厚度。
(第三实施例)
下面参考图10描述本发明的第三实施例。第一和第三实施例之间的差异是阳极扩展部分9的结构。
图10是示出了根据第三实施例具有横向二极管的半导体装置截面图的图。如图10所示，根据第三实施例，阳极扩展部分9的第一部分9a的厚度比有源层1c小。具体而言，像第二实施例那样，第一部分9a从有源层1c的表面延伸，终止于有源层1c内部，不到达BOX层1b。
此外，根据第三实施例，阳极扩展部分9没有第二部分9b。因此，第一部分9a与阳极区6分开。
即使在图10中所示的这种结构中，耗尽层也能够从包括第一部分9a的阳极扩展部分9延伸，从而可以在横向上加快耗尽。由于阳极扩展部分9没有第二部分9b，所以不能利用通过第一部分9a、第二部分9b、高杂质浓度部分8和阳极电极11的路径汲取空穴。因此，从空穴汲取效率的角度来讲，优选阳极扩展部分9具有第二部分9b。
可以通过与根据第二实施例的半导体装置几乎相同的方法制造根据第三实施例的半导体装置。不过，由于阳极扩展部分9没有第二部分9b，所以不需要执行形成第二部分9b的过程。
(第四实施例)
下面参考图11描述本发明的第四实施例。第一和第四实施例之间的差异是阳极扩展部分9的结构。
图11是示出了根据第四实施例具有横向二极管的半导体装置截面图的图。如图11所示，根据第四实施例，阳极扩展部分9的第一部分9a的厚度比有源层1c小。具体而言，第一部分9a从有源层1c底部上的BOX层延伸，终止于有源层1c内部。于是，在沟槽隔离结构1d的侧表面下半部附近，覆盖有第一部分9a，但在沟槽隔离结构1d的侧表面的上半部附近，不被第一部分9a覆盖。沟槽隔离结构1d的上半部分附近，与阴极层2接触。
即使在图11中所示的这种结构中，耗尽层也能够从包括第一部分9a和第二部分9b的阳极扩展部分9延伸，从而可以在横向上加快耗尽。由于第一部分9a不到达有源层1c的表面，所以耗尽层不太可能延伸到有源层1c的上部。不过，可以获得与第一实施例几乎相同的效果。
可以通过与根据第一实施例的半导体装置几乎相同的方法制造根据第四实施例的半导体装置。不过，由于第一部分9a需要仅在有源层1c的深位置中形成，所以通过除倾斜离子注入之外的方法形成第一部分9a。例如，向用于有源层1c的硅衬底表面中注入p型杂质，然后通过BOX层1b向支撑衬底1a键合硅衬底的表面。于是，第一部分9a仅形成于有源层1c中的深位置中。对于另一范例，在半导体衬底1中形成沟槽隔离结构1d之前，利用高能量向半导体衬底1中注入p型杂质。
(第五实施例)
下面参考图12描述本发明的第五实施例。第一和第五实施例之间的差异是阳极扩展部分9的结构。
图12是示出了根据第五实施例具有横向二极管的半导体装置截面图的图。如图12所示，根据第五实施例，阳极扩展部分9的第一部分9a的厚度比有源层1c小。具体而言，像第四实施例那样，第一部分9a从有源层1c底部上的BOX层延伸，终止于有源层1c内部。此外，根据第五实施例，阳极扩展部分9没有第二部分9b。因此，第一部分9a与阳极区6分开。
即使在图12中所示的这种结构中，耗尽层也能够从包括第一部分9a的阳极扩展部分9延伸，从而可以在横向上加快耗尽。由于阳极扩展部分9没有第二部分9b，所以不能利用通过第一部分9a、第二部分9b、高杂质浓度部分8和阳极电极11的路径汲取空穴。因此，从空穴汲取效率的角度来讲，优选阳极扩展部分9具有第二部分9b。
可以通过与根据第四实施例的半导体装置几乎相同的方法制造根据第五实施例的半导体装置。不过，由于阳极扩展部分9没有第二部分9b，所以不需要执行形成第二部分9b的过程。
(第二到第五实施例的效果)
图13是示出了在第二实施例的横向二极管、第三实施例的横向二极管、第四实施例的横向二极管、第五实施例的横向二极管和现有技术中没有阳极扩展部分9的横向二极管中的开关操作期间阳极电流Ia和阳极-阴极电压Vak变化的图。
从图13中可以看出，第二到第五实施例的每个的横向二极管的恢复损耗都小于现有技术横向二极管。
(第六实施例)
下面参考图14和15描述本发明的第六实施例。第一和第六实施例之间的差异是高杂质浓度部分8的结构。
图14是示出了根据第六实施例具有横向二极管的半导体装置截面图的图。图15是对应于图2B的图，示出了图14的横向二极管的放大部分顶视图。
根据第一实施例，高杂质浓度部分8位于低杂质浓度部分7距阴极接触区域4远的一侧。相反，如图15所示，根据第六实施例，高杂质浓度部分8位于低杂质浓度部分7的中心。具体而言，低杂质浓度部分7的宽度方向垂直于阴极接触区域4的纵向，高杂质浓度部分8沿低杂质浓度部分7的宽度方向位于低杂质浓度部分7的中心。
基本上，高杂质浓度部分8具有直线形状。具体而言，如图15所示，高杂质浓度部分8具有直线部分以及从直线部分垂直延伸并连接到第二部分9b的突出部。例如，可以以规则的间隔布置突出部。
如上所述，根据第六实施例，高杂质浓度部分8的直线部分位于低杂质浓度部分7的中心，高杂质浓度部分8的突出部从直线部分延伸并连接到第二部分9b。在这种方式中，可以获得与第一实施例相同的效果。
(第七实施例)
下面参考图16和17描述本发明的第七实施例。第一和第七实施例之间的差异是高杂质浓度部分8的结构。
图16是示出了根据第七实施例具有横向二极管的半导体装置截面图的图。图17是对应于图2B的图，示出了图16的横向二极管的放大部分顶视图。
像第一实施例那样，根据第七实施例，高杂质浓度部分8位于低杂质浓度部分7距阴极接触区域4远的一侧。与第一实施例不同的是，高杂质浓度部分8被分成多个部分。以规则间隔布置高杂质浓度部分8的被分部分并将其连接到第二部分9b。此外，高杂质浓度部分8的被分部分电连接到阳极电极11。
如上所述，根据第七实施例，高杂质浓度部分8被分成多个部分，它们以规则间隔布置并连接到第二部分9b。在这种方案中，可以获得与第一实施例相同的效果。
(第六和第七实施例的效果)
图18示出了在第六实施例的横向二极管和第七实施例的横向二极管中的开关操作期间阳极电流Ia和阳极-阴极电压Vak的变化。
从图3和图18中可以看出，第六和第七实施例的每个的横向二极管的恢复损耗都小于现有技术横向二极管。此外，图18示出，在第六实施例的横向二极管中，恢复损耗小于第七实施例的横向二极管中的恢复损耗。具体而言，在第六实施例的横向二极管中，反向恢复电荷Qrr为96.8nC，反向恢复电流Irr为0.56A。相反，在第七实施例的横向二极管中，反向恢复电荷Qrr为114.8nC，反向恢复电流Irr为0.75A。
(第八实施例)
下面参考图19描述本发明的第八实施例。第一和第七实施例之间的差异是半导体衬底1的结构。
根据第一实施例，半导体衬底1为SOI衬底。不过，半导体衬底1不限于SOI衬底。图19是示出了根据第八实施例具有横向二极管的半导体装置截面图的图。如图19所示，根据第八实施例，半导体衬底1是外延晶圆。具体而言，半导体衬底1包括硅衬底1e和外延层1f，外延层1f，作为半导体层，生长于硅衬底1e的表面上。硅衬底1e是n型或p型衬底，具有例如1.0×1013cm-3的低杂质浓度。外延层1f是n-型杂质层，具有例如7.0×1014cm-3的n型低杂质浓度。沟槽隔离结构1d形成于半导体衬底1中。沟槽隔离结构1d包括从外延层1f的表面延伸到硅衬底1e的沟槽。沟槽填充有绝缘层，从而可以实现元件隔离。
如上所述，根据第八实施例，半导体衬底1为外延晶圆。在将外延晶圆用作半导体衬底1时，耗尽层能够向硅衬底1e延伸。不过，在外延层1f之内，耗尽层几乎均等地在半导体衬底1的横向延伸。因此，可以改善雪崩耐量。于是，能够获得与第一实施例相同的效果。
(第九实施例)
下面参考图20描述本发明的第九实施例。第九实施例类似于第八实施例。第八和第九实施例之间的差异如下。
根据第九实施例，像第八实施例那样，半导体衬底1为外延晶圆。与第八实施例不同的是，在半导体衬底1中不形成沟槽隔离结构1d，因此仅阳极扩展部分9能够从外延层1f的表面延伸到硅衬底1e。尽管半导体衬底1没有沟槽隔离结构1d，但耗尽层几乎均等地在外延层1f之内的半导体衬底1的横向上延伸。于是，能够获得与第一实施例相同的效果。
可以通过执行将p型杂质离子注入到外延层1f中来形成阳极扩展部分9。或者，可以通过在外延层1f中形成沟槽并通过外延生长利用p+型层填充沟槽来形成阳极扩展部分9。
(第十实施例)
下面参考图21描述本发明的第十实施例。第一和第十实施例之间的差异是半导体衬底1的结构。
图21是示出了根据第十实施例具有横向二极管的半导体装置截面图的图。如图20所示，根据第十实施例，半导体衬底1为体晶圆。具体而言，半导体衬底1仅包括作为半导体层的硅衬底1g。硅衬底1g是n-型硅衬底，具有例如7.0×1014cm-3的n型杂质浓度。沟槽隔离结构1d形成于半导体衬底1中。沟槽隔离结构1d从硅衬底1g的表面延伸到大于阳极扩展部分9深度的深度，从而可以实现元件隔离。
如上所述，根据第十实施例，半导体衬底1为体晶圆。在将体晶圆用作半导体衬底1时，耗尽层能够在阳极扩展部分9下方延伸。不过，在阳极扩展部分9的深度，耗尽层几乎均等地在半导体衬底1的横向上延伸。因此，可以改善雪崩耐量。于是，能够获得与第一实施例相同的效果。
可以通过抛光硅衬底1g的背表面，直到阳极扩展部分9暴露于硅衬底1g的背表面，从而减薄硅衬底1g。在这样的方案中，耗尽层不在阳极扩展部分9下方延伸。因此，可以进一步改善雪崩耐量。
(第十一实施例)
下面参考图22描述本发明的第十一实施例。第十一实施例类似于第十实施例。第十和第十一实施例之间的差异是阳极扩展部分9的结构。
图22是示出了根据第十一实施例具有横向二极管的半导体装置截面图的图。如图22所示，根据第十一实施例，像第十实施例那样，半导体衬底1为体晶圆并包括硅衬底1g。与第十实施例不同的是，阳极扩展部分9延伸到沟槽隔离结构1d下方，从而可以用阳极扩展部分9覆盖沟槽隔离结构1d的底部。即使在图22中所示的这种结构中，也可以获得与第十实施例相同的效果。
(第十二实施例)
下面参考图23描述本发明的第十二实施例。第十二实施例类似于第十实施例。第十和第十二实施例之间的差异如下。
图23是示出了根据第十二实施例具有横向二极管的半导体装置截面图的图。如图23所示，根据第十二实施例，像第十实施例那样，半导体衬底1为体晶圆并仅包括硅衬底1g。与第十实施例不同的是，在半导体衬底1中不形成沟槽隔离结构1d，因此仅阳极扩展部分9能够从硅衬底1g的表面延伸到硅衬底1g的预定深度。尽管半导体衬底1没有沟槽隔离结构1d，但在阳极扩展部分9的深度上，耗尽层几乎均等地在半导体衬底1的横向上延伸。于是，能够获得与第一实施例相同的效果。
可以通过执行将p型杂质离子注入到外延层1g中来形成阳极扩展部分9。或者，可以通过在硅衬底1g中形成沟槽并通过外延生长利用p+型层填充沟槽来形成阳极扩展部分9。
(第十三实施例)
下面参考图24描述本发明的第十三实施例。第十三实施例与前面实施例的差异是阴极电极10的结构。
图24是示出了根据第十三实施例具有横向二极管的半导体装置截面图的图。图24示出了通过修改图19所示第八实施例的阴极电极10的结构获得的第十三实施例的范例。可以与图24所示的相同方式修改其它前面实施例的阴极电极10。
如图24所示，根据第十三实施例，在外延层1f中的缓冲层5中形成沟槽10a。在沟槽10a的内表面上形成阴极接触区域4，在阴极接触区域4上形成阴极电极10，从而可以用阴极接触区域4和阴极电极10填充沟槽10a。即使在图24中所示的这种结构中，也可以获得与第八实施例相同的效果。
(第十四实施例)
下面参考图25描述本发明的第十四实施例。第十四实施例与前面实施例的差异是阳极电极11的结构。
图25是示出了根据第十四实施例具有横向二极管的半导体装置截面图的图。图25示出了通过修改图19所示第八实施例的阳极电极11的结构获得的第十四实施例的范例。可以与图25所示的相同方式修改其它前面实施例的阳极电极11。
如图25所示，根据第十四实施例，阳极电极11被分成两个电极11a、11b。一个电极11a是电连接到低杂质浓度部分7的肖特基电极，另一电极11b是电连接到高杂质浓度部分8的欧姆电极。肖特基电极11a和欧姆电极11b通过形成于诸如层间电介质层的上层中的布线图案电连接到一起。即使在图25中所示的这种结构中，也可以获得与第八实施例相同的效果。
(第十五实施例)
下面参考图26描述本发明的第十五实施例。第十五实施例与前面实施例的差异是阴极电极10和阳极电极11的结构。
图26是示出了根据第十五实施例具有横向二极管的半导体装置截面图的图。图26示出了通过修改第一实施例的阴极电极10和阳极电极11的结构获得的第十五实施例的范例。可以与图26所示的相同方式修改其它前面实施例的阴极电极10和阳极电极11。
如图26所示，根据第十五实施例，阴极电极10具有阻挡金属层10b。阻挡金属层10b可以由TiN、Tai或TaN制成。在阴极电极10由诸如AlSi或AlSiCu(主要包含Al)的电极材料制成时，例如，由于电极材料和制造有源层1c的半导体材料(例如Si)之间的相互扩散，阴极电极10可能破碎。阻挡金属层10b位于阴极电极10和阴极接触区域4之间以保护阴极电极10。
同样地，阳极电极11具有阻挡金属层11c。阻挡金属层11c可以由TiN、Tai或TaN制成。阻挡金属层11c位于阳极电极11和阳极区6之间，以保护阳极电极11。
如上所述，根据第十五实施例，阴极电极10具有阻挡金属层10b，阳极电极11具有阻挡金属层11c。在这样的方案中，可以保护阴极电极10和阳极电极11，不受相互扩散的损伤。于是，可以改善阴极电极10和阳极电极11的可靠性。此外，由于阻挡金属层11c减小了肖特基阻挡的高度，因此，减少了注入空穴的量，从而可以减少反向恢复电荷Qrr。
可以在图8C所示的过程中形成阻挡金属层10b、11c。具体而言，在层间电介质膜上形成阻挡材料层，然后在阻挡材料层上形成导体层。然后，对阻挡材料层和导体层构图，从而可以同时形成阻挡金属层10b、11c和阴极电极10和阳极电极11。
(修改)
可以通过各种方式，例如，如下方式，修改上述实施例。
在以上实施例中，阳极扩展部分9与沟槽隔离结构1d的侧表面接触并相对于阴极接触区域4位于低杂质浓度部分7和高杂质浓度部分8外部。或者，阳极扩展部分9可以与沟槽隔离结构1d分隔，只要阳极扩展部分9相对于阴极接触区域4位于低杂质浓度部分7和高杂质浓度部分8外部即可。下面参考图27A-27F和图28论述这样做的原因。
图27A-27F是示出了阳极扩展部分9与沟槽隔离结构1d分别分隔0μm，1.5μm，3.5μm，5.75μm，9.5μm和14.5μm的半导体装置的图。图28是示出了本发明人为了测量阳极扩展部分9距沟槽隔离结构1d的位置(即分隔距离)和反向恢复电荷Qrr之间的关系而进行的试验结果的图。
如图28所示，随着阳极扩展部分9接近阴极接触区域4，反向恢复电荷Qrr增加。从恢复损耗的角度讲，优选反向恢复电荷Qrr为120nC或更少。从图27A-27C和图28可以看出，在阳极扩展部分9的分隔距离为3.5μm或更小时，确保了反向恢复电荷Qrr为120nC或更少。在图27A-27C中，阳极扩展部分9相对于阴极接触区域4位于低杂质浓度部分7和高杂质浓度部分8的外部。
出于以上原因，阳极扩展部分9可以与沟槽隔离结构1d分隔，只要阳极扩展部分9相对于阴极接触区域4位于低杂质浓度部分7和高杂质浓度部分8外部即可。
在以上实施例中，阳极电极11几乎全部位于暴露于LOCOS氧化物层3外部的低杂质浓度部分7和高杂质浓度部分8上方。不过，只要阳极电极11与低杂质浓度部分7和高杂质浓度部分8的每个接触，就不需要阳极电极11几乎全部位于暴露于LOCOS氧化物层3外部的低杂质浓度部分7和高杂质浓度部分8上方。亦即，即使在阳极电极11与低杂质浓度部分7和高杂质浓度部分8的每个之间的接触区域尺寸小时，也可以减小恢复损耗。
如图29所示，可以在有源层1c和BOX层1b之间插入杂质浓度大于阴极层2的n型杂质区域30。在这样的方案中，可以改善电压击穿电阻。例如，在n型杂质区域30具有4μm的厚度和1.25×1016cm-3的n型杂质浓度时，优选阴极层2的n型杂质浓度大约为1.0×1014cm-3，低杂质浓度部分7的p型杂质浓度大约为3.0×1016cm-3。在这种情况下，优选阴极接触区域4的n型杂质浓度大约为6.0×1020cm-3，缓冲层5的n型杂质浓度大约为3.44×1017cm-3。
可以通过如下方式形成n型杂质区域30：向用于有源层1c的硅衬底的表面注入n-型杂质，然后通过BOX层1b将硅衬底的表面键合到支撑衬底1a。
在第六实施例中，高杂质浓度部分8的直线部分沿低杂质浓度部分7的宽度方向上位于低杂质浓度部分7的中心，高杂质浓度部分8的突出部从直线部分延伸并连接到阳极扩展部分9。或者，高杂质浓度部分8可以没有突出部并与阳极扩展部分9断开。不过，从载流子汲取效应的角度来讲，优选高杂质浓度部分8与阳极扩展部分9连接。
在以上实施例中，阴极接触区域4全部位于阴极电极10的底表面上。或者，如图30和31所示，阴极接触区域4可以仅与阴极电极10的底表面的一部分接触。在图30所示的范例中，阴极接触区域4仅与阴极电极10的底表面的一部分接触，阴极电极10的底表面的剩余部分与缓冲层5接触。在图31中所示的范例中，阴极接触区域4和p+型层50位于阴极电极10的底表面上并以条形方式交替布置，使得阴极电极10可以电连接到阴极接触区域4和p+型层50。例如，p+型层50可以具有1.0×1020cm-3的p型杂质浓度和0.55μm的厚度。
如图32和图33A和33B所示，高杂质浓度部分8可以被分成第一和第二部分。图32是与图2A对应的图，示出了根据修改，具有横向二极管的半导体装置放大部分顶视图。图33A是示出了取自图32中的线XXXIIIA-XXXIIIA的截面图的图，图33B是示出了取自图32中的线XXXIIIB-XXXIIIB的截面图的图。像第一实施例那样，高杂质浓度部分8的第一部分位于低杂质浓度部分7中，在距阴极接触区域4最远的位置处。像第六实施例那样，高杂质浓度部分8的第二部分在低杂质浓度部分7的宽度方向上位于低杂质浓度部分7的中心。
在以上实施例中，高杂质浓度部分8被低杂质浓度部分7围绕。或者，如图34所示，高杂质浓度部分8可以位于低杂质浓度部分7外部。在图34所示的范例中，高杂质浓度部分8与低杂质浓度部分7接触并比低杂质浓度部分7离阴极接触区域4更远。
在以上实施例中，阳极扩展部分9是阳极区6的独立件。或者，如图35所示，阳极扩展部分9可以是阳极区6的单个件。亦即，阳极区6可以包括阳极扩展部分9。在图35所示的范例中，低杂质浓度部分7具有大约3.0×1016cm-3的p型杂质浓度和15μm的厚度，并从有源层1c的表面延伸到BOX层1b。即使在图35中所示的这种结构中，也可以获得与以上实施例相同的效果。
此外，如图36所示，阳极扩展部分9可以延伸到阳极区6下方，从而可以利用阳极扩展部分9覆盖阳极区6底表面的至少一部分。在图36所示的范例中，阳极扩展部分9具有大约3.0×1016cm-3的p型杂质浓度和15μm的厚度，并延伸到低杂质浓度部分7下方。具体而言，阳极扩展部分9延伸到低杂质浓度部分7下方的位置并比高杂质浓度部分8更接近阴极接触区域4。即使在图36中所示的这种结构中，也可以获得与以上实施例相同的效果。
在以上实施例中，如图7A所示，在沟槽隔离结构1d的侧表面上，通过执行倾斜离子注入，形成阳极扩展部分9。或者，可以在不同的过程中形成阳极扩展部分9。例如，在形成用于沟槽隔离结构1d的沟槽之后，在沟槽中形成p掺杂的多晶硅或p掺杂的氧化物层，然后通过热处理进行固相扩散或气相扩散，从而可以在沟槽的侧表面上形成阳极扩展部分9。
在实施例中，半导体装置包括IGBT，连同横向二极管。或者，半导体装置可以包括其它元件，例如互补金属氧化物半导体(CMOS)和横向扩散的金属氧化物半导体(LDMOS)，还有横向二极管。如前面参考图7A-7C和图8A-8C所述，由于横向二极管和IGBT是在同一过程中形成的，所以在除二极管区域之外的IGBT区域中形成阳极扩展部分9。同样地，在横向二极管和其它元件形成于同一半导体衬底1中时，阳极扩展部分9形成于除二极管区域之外的其它元件区域中。
图37是示出了半导体装置截面图的图，该半导体装置具有CMOS和LDMOS，还有横向二极管和IGBT。横向二极管、IGBT、CMOS和LDMOS形成于同一半导体衬底1中。不过，为了容易理解，图37中未示出横向二极管和IGBT。
如图37所示，在半导体衬底1中形成LDMOS和CMOS，半导体衬底1为SOI衬底。形成LDMOS的LDMOS区域被沟槽隔离结构1d从形成CMOS的CMOS区域隔离。于是，LDMOS和CMOS彼此隔离。如图7所示，在CMOS区域和LDMOS区域的每个中形成阳极扩展部分9。
在CMOS区域中，在有源层1c的表面上形成LOCOS氧化物层3，使得P沟道MOSFET 60和N沟道MOSFET 61可以彼此隔离。具体而言，由LOCOS氧化物层3隔离在有源层1c的表面部分中形成的n阱层62a和p阱层62b。
在P沟道MOSFET 60中，在n阱层62a中形成p+型源极区63a和p+型漏极区64a。通过栅极绝缘层65a，在源极区63a和漏极区64a之间的n阱层62a的表面上形成栅极电极66a。源极电极67a形成于源极区63a上并电连接到源极区63a，漏极电极68a形成于漏极区64a并电连接到漏区64a。
在N沟道MOSFET 61中，在p阱层62b中形成n+型源极区63b和n+型漏极区64b。通过栅极绝缘层65b，在源极区63b和漏极区64b之间的p阱层62b的表面上形成栅极电极66b。源极电极67b形成于源极区63b上并电连接到源极区63b，漏极电极68b形成于漏极区64b并电连接到漏极区64b。
通过这种方式，在CMOS区域中形成具有P沟道MOSFET 60和N沟道MOSFET 61的CMOS。
在LDMOS区域中，在有源层1c的表面上形成LOCOS氧化物层3，从而可以隔离LDMOS 70的部分。LDMOS 70包括形成于有源层1c的表面部分中的n型漏极区71、p型沟道区72和n+型源极区73。N+型接触层74形成于漏极区71的表面部分中。P+型接触层75形成于沟道区72的表面部分中。漏极区71和沟道区被LOCOS氧化物层3彼此隔离。通过栅极绝缘层77在沟道区72上形成栅极电极78。源极电极79形成于源极区73和接触层75上并电连接到源极区73。漏极电极80形成于接触层74上并通过接触层74电连接到漏极区71。此外，形成p型主体层81和p型深层82。主体层81与沟道区72交叠并延伸得比沟道区72更深。深层82位于主体层81外部。主体层81和深层82增大了雪崩耐量。通过这种方式，在LDMOS区域中形成LDMOS 70。
如上所述，半导体装置可以包括CMOS和LDMOS，连同横向二极管。在这种情况下，如图37所示，在沟槽隔离结构1d的侧表面上形成阳极扩展部分9，通过其隔离CMOS区域和LSMOS区域。
在以上实施例中，配置横向二极管，使得阳极位于阴极的每个侧面。或者，可以配置横向二极管，使得阴极位于阳极的每个侧面。亦即，导电类型可以反转。
具体而言，在实施例中，n-型阴极层2被定义为第一半导体区域，p型阳极区6被定义为第二半导体区域，阴极电极10被定义为电连接到第一半导体区域的第一电极，阳极电极11被定义为电连接到第二半导体区域的第二电极。第二半导体区域具有低杂质浓度部分7和高杂质浓度部分8，第二电极以如下方式电连接到低杂质浓度部分7和高杂质浓度部分8，使得第二电极与高杂质浓度部分8形成欧姆接触。此外，第二半导体区域具有p+型阳极扩展部分9，其在半导体衬底1的深度方向上延伸并具有大于低杂质浓度部分7的杂质浓度。
亦即，在实施例中，第一半导体区域为n型，第二半导体区域为p型。或者，第一半导体区域可以是p型，第二半导体区域可以是n型的。即使在通过这种方式反转导电类型时，也可以获得与实施例相同的效果。在每种情况下，在IGBT的导通周期期间，阴极侧上的电势大于阳极侧，在IGBT的截止周期期间，阳极侧上的电势大于阴极侧。
这样的改变和修改应被理解为在所附权利要求界定的本发明范围之内。

Claims (12)

1.一种具有横向二极管的半导体装置，所述半导体装置包括：
包括第一导电类型半导体层（1c，1f，1g）的半导体衬底（1）；
位于所述半导体层（1c，1f，1g）中的第一导电类型的第一半导体区域（2）；
杂质浓度大于所述第一半导体区域（2）的杂质浓度的第一导电类型的接触区域（4）；
位于所述半导体层（1c，1f，1g）中并与所述接触区域（4）分开的第二导电类型的第二半导体区域（6）；
通过所述接触区域（4）电连接到所述第一半导体区域（2）的第一电极（10）；以及
电连接到所述第二半导体区域（6）的第二电极（11），其中
所述第一半导体区域（2）和所述第二半导体区域（6）之一为阴极区，
所述第一半导体区域（2）和所述第二半导体区域（6）的另一个为阳极区，
所述第一电极（10）和所述第二电极（11）中的一个电极为所述横向二极管的阴极电极，所述第一电极（10）和所述第二电极（11）中的所述一个电极连接到所述阴极区，
所述第一电极（10）和所述第二电极（11）中的另一个电极为所述横向二极管的阳极电极，所述第一电极（10）和所述第二电极（11）中的所述另一个电极连接到所述阳极区，
所述第二半导体区域（6）包括低杂质浓度部分（7）、高杂质浓度部分（8）和扩展部分（9），
所述低杂质浓度部分（7）与所述高杂质浓度部分（8）接触，并具有比所述高杂质浓度部分（8）的杂质浓度小的杂质浓度，
所述第二电极（11）与所述高杂质浓度部分（8）形成欧姆接触，并且
所述扩展部分（9）的杂质浓度大于所述低杂质浓度部分（7）的杂质浓度并在所述半导体层（1c，1f，1g）的厚度方向上延伸，
所述扩展部分（9）从所述半导体层（1c）的表面延伸到所述半导体层（1c）的预定深度，并且
所述深度小于所述半导体层（1c）的厚度。
2.一种具有横向二极管的半导体装置，所述半导体装置包括：
半导体衬底（1），所述半导体衬底包括支撑衬底（1a）、所述支撑衬底（1a）上的绝缘层（1b）以及所述绝缘层（1b）上的第一导电类型半导体层（1c）；
从所述半导体层（1c）的表面延伸到所述绝缘层（1b）的隔离结构（1d）；
位于所述半导体层（1c）中且被所述隔离结构（1d）隔离的第一导电类型的第一半导体区域（2）；
杂质浓度大于所述第一半导体区域（2）的杂质浓度的第一导电类型的接触区域（4）；
电连接到所述接触区域（4）的第一电极（10）；
位于所述第一半导体区域（2）中并与所述接触区域（4）分隔的第二导电类型的第二半导体区域（6），所述第二半导体区域（6）包括低杂质浓度部分（7）和高杂质浓度部分（8），所述低杂质浓度部分（7）与所述高杂质浓度部分（8）接触，并且具有比所述高杂质浓度部分（8）的杂质浓度小的杂质浓度；
电连接到所述低杂质浓度部分（7）和所述高杂质浓度部分（8）的第二电极（11），所述第二电极（11）与所述高杂质浓度部分（8）形成欧姆接触；以及
第二导电类型的扩展部分（9），其位于所述半导体层（1c）中并且其杂质浓度大于所述低杂质浓度部分（7）的杂质浓度，其中
所述扩展部分（9）在所述半导体层（1c）的厚度方向上延伸并比所述低杂质浓度部分（7）和所述高杂质浓度部分（8）离所述接触区域（4）更远，
所述扩展部分（9）从所述半导体层（1c）的表面延伸到所述半导体层（1c）的预定深度，并且
所述深度小于所述半导体层（1c）的厚度。
3.根据权利要求1所述的半导体装置，其中
所述扩展部分（9）包括第一部分（9a）和第二部分（9b），
所述第一部分（9a）在所述半导体层（1c）的厚度方向上延伸，并且
所述第二部分（9b）位于所述半导体层（1c）的表面部分中并将所述第一部分（9a）连接到所述高杂质浓度部分（8）。
4.根据权利要求1-3中任一项所述的半导体装置，其中
所述接触区域（4）具有直线部分，
所述高杂质浓度部分（8）在所述接触区域（4）的每一侧具有直线部分，
所述低杂质浓度部分（8）在所述接触区域（4）的每一侧具有直线部分，
所述扩展部分（9）相对于所述接触区域（4）位于所述低杂质浓度部分（7）和所述高杂质浓度部分（8）的外侧。
5.根据权利要求4所述的半导体装置，其中
所述高杂质浓度部分（8）的所述直线部分位于所述低杂质浓度部分（7）距所述阴极接触区域（4）远的一侧。
6.根据权利要求4所述的半导体装置，其中
所述高杂质浓度部分（8）的所述直线部分在所述低杂质浓度部分（7）的宽度方向上位于所述低杂质浓度部分（7）的中心，并且
所述低杂质浓度部分（7）的宽度方向垂直于所述接触区域（4）的纵向。
7.根据权利要求6所述的半导体装置，其中
所述高杂质浓度部分（8）还具有从其直线部分垂直延伸并连接到所述扩展部分（9）的突出部。
8.根据权利要求1所述的半导体装置，其中
所述第一半导体区域（2）在与所述第一电极（10）对应的位置具有沟槽（10a），
所述接触区域（4）位于所述沟槽（10a）的内表面上，
所述第一电极（10）以如下方式位于所述沟槽（10a）中：所述第一电极（10）和所述接触区域（4）在所述沟槽（10a）内电连接在一起。
9.根据权利要求1所述的半导体装置，其中
所述第一电极（10）具有与所述接触区域（4）接触的第一阻挡金属层（10b），并且
所述第二电极（11）具有与所述第二半导体区域（6）接触的第二阻挡金属层（11c）。
10.根据权利要求1所述的半导体装置，其中
所述低杂质浓度部分（7）的杂质浓度为1.0×1016cm-3或更小，使得所述第二电极（11）与所述低杂质浓度部分（7）形成肖特基接触，并且
所述高杂质浓度部分（8）的杂质浓度为1.0×1019cm-3或更大，使得所述第二电极（11）与所述高杂质浓度部分（8）形成欧姆接触。
11.根据权利要求1所述的半导体装置，其中
所述接触区域（4）仅与所述第一电极（10）的背表面的一部分接触。
12.根据权利要求11所述的半导体装置，还包括：
位于所述第一电极（10）下方的第二导电类型层（50），其中所述第一电极（10）电连接到所述接触区域（4）和所述第二导电类型层（50）。
CN201110226614.8A 2010-08-04 2011-08-04 具有横向二极管的半导体装置 Expired - Fee Related CN102376773B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010175464 2010-08-04
JP175464/2010 2010-08-04
JP118863/2011 2011-05-27
JP2011118863A JP5434961B2 (ja) 2010-08-04 2011-05-27 横型ダイオードを有する半導体装置

Publications (2)

Publication Number Publication Date
CN102376773A CN102376773A (zh) 2012-03-14
CN102376773B true CN102376773B (zh) 2014-06-18

Family

ID=45555528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110226614.8A Expired - Fee Related CN102376773B (zh) 2010-08-04 2011-08-04 具有横向二极管的半导体装置

Country Status (4)

Country Link
US (2) US8742534B2 (zh)
JP (1) JP5434961B2 (zh)
CN (1) CN102376773B (zh)
DE (1) DE102011080351A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012190873A (ja) * 2011-03-09 2012-10-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5739767B2 (ja) * 2011-08-23 2015-06-24 株式会社東芝 誘電体分離基板および半導体装置
US8709833B2 (en) * 2011-12-22 2014-04-29 International Business Machines Corporation Measuring current and resistance using combined diodes/resistor structure to monitor integrated circuit manufacturing process variations
US20140191319A1 (en) * 2013-01-04 2014-07-10 GlobalFoundries, Inc. Finfet compatible diode for esd protection
EP2757580A1 (en) * 2013-01-22 2014-07-23 Nxp B.V. Bipolar cmos dmos (bcd) processes
KR102016986B1 (ko) * 2013-01-25 2019-09-02 삼성전자주식회사 엘디모스 트랜지스터 기반의 다이오드 및 이를 포함하는 정전기 방전 보호 회로
JP5865860B2 (ja) 2013-03-25 2016-02-17 株式会社東芝 半導体装置
US9006054B2 (en) 2013-06-13 2015-04-14 International Business Machines Corporation Lateral diode compatible with FinFET and method to fabricate same
JP6154292B2 (ja) 2013-11-06 2017-06-28 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US9646964B2 (en) * 2015-07-23 2017-05-09 Vanguard International Semiconductor Corporation Semiconductor device
JP6789177B2 (ja) * 2017-06-02 2020-11-25 株式会社東芝 半導体装置
CN108511420B (zh) * 2018-05-09 2024-05-14 厦门元顺微电子技术有限公司 半导体结构和芯片
US10971632B2 (en) 2019-06-24 2021-04-06 Semiconductor Components Industries, Llc High voltage diode on SOI substrate with trench-modified current path
US11876093B2 (en) * 2020-03-24 2024-01-16 Richtek Technology Corporation Power device including lateral insulated gate bipolar transistor (LIGBT) and manufacturing method thereof
TW202137333A (zh) * 2020-03-24 2021-10-01 立錡科技股份有限公司 具有橫向絕緣閘極雙極性電晶體之功率元件及其製造方法
TWI769790B (zh) * 2020-04-29 2022-07-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US12100754B2 (en) * 2020-04-29 2024-09-24 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method of making
CN115274862A (zh) * 2021-04-30 2022-11-01 无锡华润上华科技有限公司 二极管及其制造方法及半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378920A (en) * 1987-02-26 1995-01-03 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US6150702A (en) * 1998-06-30 2000-11-21 Kabushiki Kaisha Toshiba Lateral high-voltage semiconductor device having an outwardly extended electrode
CN100342524C (zh) * 2004-02-03 2007-10-10 国际商业机器公司 用于集成电路技术中的局部电阻元件的结构和方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2878689B2 (ja) * 1988-07-04 1999-04-05 株式会社東芝 高耐圧半導体素子
US5438220A (en) 1987-02-26 1995-08-01 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5343067A (en) 1987-02-26 1994-08-30 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5592014A (en) 1987-02-26 1997-01-07 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5294825A (en) 1987-02-26 1994-03-15 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
JP2788269B2 (ja) 1988-02-08 1998-08-20 株式会社東芝 半導体装置およびその製造方法
JP2940708B2 (ja) * 1990-10-25 1999-08-25 三洋電機株式会社 複合ダイオード
US5187113A (en) * 1991-05-17 1993-02-16 United Technologies Corporation Field oxide termination and gate oxide formation
US5418185A (en) * 1993-01-21 1995-05-23 Texas Instruments Incorporated Method of making schottky diode with guard ring
JP2743057B2 (ja) * 1993-02-24 1998-04-22 三星電子株式会社 半導体装置
JPH0745841A (ja) * 1993-07-28 1995-02-14 Toyota Autom Loom Works Ltd 半導体装置の製造方法
JP4167313B2 (ja) * 1997-03-18 2008-10-15 株式会社東芝 高耐圧電力用半導体装置
JP4157184B2 (ja) 1998-02-18 2008-09-24 株式会社東芝 高耐圧半導体素子
JP2002009303A (ja) * 2000-06-19 2002-01-11 Nippon Inter Electronics Corp 半導体装置
JP2005347367A (ja) 2004-06-01 2005-12-15 Toyota Motor Corp 半導体装置とその製造方法
JP2006164997A (ja) 2004-12-02 2006-06-22 Toyota Motor Corp 半導体装置の製造方法
JP2006310790A (ja) * 2005-03-30 2006-11-09 Sanyo Electric Co Ltd 半導体装置
JP5172654B2 (ja) * 2008-12-27 2013-03-27 株式会社東芝 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378920A (en) * 1987-02-26 1995-01-03 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US6150702A (en) * 1998-06-30 2000-11-21 Kabushiki Kaisha Toshiba Lateral high-voltage semiconductor device having an outwardly extended electrode
CN100342524C (zh) * 2004-02-03 2007-10-10 国际商业机器公司 用于集成电路技术中的局部电阻元件的结构和方法

Also Published As

Publication number Publication date
CN102376773A (zh) 2012-03-14
US8742534B2 (en) 2014-06-03
US20120032313A1 (en) 2012-02-09
JP2012054532A (ja) 2012-03-15
US20140225234A1 (en) 2014-08-14
DE102011080351A1 (de) 2012-06-28
JP5434961B2 (ja) 2014-03-05

Similar Documents

Publication Publication Date Title
CN102376773B (zh) 具有横向二极管的半导体装置
JP7649272B2 (ja) 半導体装置
US8723253B2 (en) Semiconductor device and method for manufacturing same
JP4528460B2 (ja) 半導体素子
US9059284B2 (en) Semiconductor device
KR101404906B1 (ko) 자기-바이어스 전극을 포함하는 수평형 전력 디바이스
US6972458B2 (en) Horizontal MOS transistor
US8232593B2 (en) Power semiconductor device
JP7230969B2 (ja) 半導体装置
US9054154B2 (en) Semiconductor device
JP6668798B2 (ja) 半導体装置
JP6576926B2 (ja) 半導体装置のエッジ終端および対応する製造方法
JP2009043966A (ja) 半導体装置及びその製造方法
US8217420B2 (en) Power semiconductor device
CN105097934A (zh) 半导体器件及其制造方法
WO2018147466A1 (ja) 半導体装置
US20140084333A1 (en) Power semiconductor device
JP7251914B2 (ja) 半導体装置
CN111952352B (zh) 超结半导体装置及超结半导体装置的制造方法
USRE48259E1 (en) Semiconductor device
JP2012195394A (ja) 半導体装置の製造方法
US11862698B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN117613075A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140618

Termination date: 20190804

CF01 Termination of patent right due to non-payment of annual fee