[go: up one dir, main page]

CN102326243A - 测试装置及测试方法 - Google Patents

测试装置及测试方法 Download PDF

Info

Publication number
CN102326243A
CN102326243A CN200980157339XA CN200980157339A CN102326243A CN 102326243 A CN102326243 A CN 102326243A CN 200980157339X A CN200980157339X A CN 200980157339XA CN 200980157339 A CN200980157339 A CN 200980157339A CN 102326243 A CN102326243 A CN 102326243A
Authority
CN
China
Prior art keywords
probe
tested
wafer
contactor
testing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200980157339XA
Other languages
English (en)
Inventor
坂田宏
宫田健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN102326243A publication Critical patent/CN102326243A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开了一种对在半导体晶片上所形成的多个被测试器件进行测试的测试装置,其具有:探针卡,其在其重叠于半导体晶片的连接面上分别连接至多个被测试器件的接点,且在连接面的背面设置有相对应的多个接点;以及测试头,其通过依序逐次连接于探针卡的多个接点当中的各个部分,来对半导体晶片上的多个被测试器件进行测试。

Description

测试装置及测试方法
技术领域
本发明涉及一种测试装置及测试方法。
背景技术
在下述专利文献1中,公开了一种检测装置,其对一片晶片上所形成的多个半导体集成电路进行汇总检测。因此,缩短了每一片晶片的检测时间而使生产率提高。
专利文献1:专利公开2006-278949号公报。
发明内容
发明所要解决的问题
随着集成度的提高以及基板的大型化,以基板为单位进行测试的测试对象的规模也变得巨大化。对此,若设置与半导体集成电路的数量相同数量的测试电路及接触端子,则测试装置的体积也会变大。因此,测试装置变得大型化且价格提高,对半导体装置的制造成本也造成不利影响。
为了解决上述问题,作为本发明的第1方式,提供一种测试装置,是对在半导体晶片上所形成的多个被测试器件进行测试的测试装置,其具有:探针卡,其在其重叠于半导体晶片的连接面上分别连接于多个被测试器件的接点上,且在连接面的背面设置对应的多个接点;测试头,通过与探针卡的多个接点的各个部分依次连接,测试半导体晶片上的多个被测试器件。
另外,作为本发明的第2方式,提供一种测试方法,是对在半导体晶片上所形成的多个被测试器件进行测试的测试方法,包括:准备探针卡的步骤,所述探针卡在其重叠于半导体晶片上的连接面中分别连接于多个被测试器件的接点,且在连接面的背面设置对应的多个接点;以及,测试步骤,测试多个被测试器件,通过将测试头逐次依序连接在探针卡的多个接点中的各个部分,来测试所述半导体晶片上的多个被测试器件。
上述发明的概要并未列举本发明的所有必要特征,而这些特征群的次组合也可成为发明。
附图说明
图1为测试装置100的主视图图。
图2为测试装置100的局部纵向剖视图。
图3为测试装置100的局部横向剖视图。
图4为对准单元400的局部纵向剖视图。
图5为测试头200的剖视图。
图6为探针卡300的分解图。
图7为薄膜单元370的局部放大剖视图。
图8为PCR片材340、360的局部放大剖视图。
图9为插入式基板350的局部剖视图。
图10为配线基板320的平面图。
图11为配线基板320的平面图。
图12为接触器202的局部分解立体图。
图13为接触器202的放大剖视图。
图14为表示接触器外壳280的信号排列图。
图15为测试头200及探针卡300的剖视图。
图16为测试头200及探针卡300的剖视图。
图17为表示测试执行区域103的平面图。
图18为表示测试执行区域103的平面图。
附图标记说明
100 测试装置    101 晶片
102 元件区域    103 测试执行区域
105 测试非执行区域
110 EFEM(设备前端模组)
112 讯号灯      114 EMO(紧急断电)
115、402、422 轨道
116 机械臂    117 柱体    118 预对准器
120 操作部    122 显示器
124 臂        126 输入装置
130 装载单元
132 装载台
134 装载闸门
140 冷却器
150 FOUP(前开式晶片盒)
160 主机
200 测试头
201、401 框体
202 接触器
210 引脚电子器件
220 主板
222、226 角度连接器
224 中继连接器
228 小基板
230 扁平电缆
232 连接器外壳
234 接触脚
240 支持基板
250 三维致动器
260 接触器基板
270 子基板
271 绝缘片材
272、273、277、282、336 螺丝孔
274 实际安装零件
275 加强构件
276 插座
278、321、323、351、353、371 接触垫
279、316、339 螺丝
280 接触器外壳
281 通过部
283 倾斜部
284 外壳孔
285 水平部
286 弹簧引脚    287 电源线
288 接地线    289 信号线
300 探针卡    310 加强件
312 上部框架    314 下部框架
318 横向构件    320 配线基板
324 垫群    330 导引单元
331 长孔    332 通道构件
333 滚轮    334 连结部
335 动作杆   337 主轴
340、360 PCR片材(感应型导电橡胶片材)  341、361 贯通电极
342、362 框架    343、363 弹性支持部
344、346、354、364、366、374 贯通孔
350 插入式基板
352 基板    355、375 通孔
357 配线层    370 薄膜单元
372 弹性片材    373 接点
376 框架    400 对准单元
410 对准平台    420 平台承载器
430 显微镜    440挂钩
450 晶片托盘    452、454流路
456 膜片    510、520减压源
512、522 阀
具体实施方式
以下通过发明的实施方式说明本发明,但以下实施方式并未限定权利要求的发明,且实施方式中所说明的特征的所有组合并不一定是发明的解决手段所必需的。
图1为表示测试装置100整体的主视图。测试装置100具有EFEM110、操作部120、装载单元130及冷却器140。
EFEM110,内置有用以在测试装置100的内部搬运作为测试对象的基板的机构。测试装置100中,EFEM110尺寸最大,因此,表示测试装置100的动作状态的信号灯112与在使测试装置100紧急停止的情况下进行操作的EM0114设置于EFEM110的前面的较高位置上。
操作部120也由EFEM110支持。操作部120具有显示器122、臂124及输入装置126。臂124将一端结合于EFEM110,另一端,移动自如地支持显示器122及输入装置126。
显示器122包括例如液晶显示装置等,用于显示测试装置100的动作状态、来自输入装置126的输入内容的回送效验等。输入装置126可包括键盘、鼠标、轨迹球、转轮等,用于接收测试装置100的设定、操作等。
装载单元130具有装载台132及装载闸门134。装载台132载置收容有作为测试对象的半导体晶片的容器。装载闸门134为在将半导体晶片搬入或搬出于测试装置100的情况下进行开闭。这样,能够从外部装载半导体晶片,而不会使测试装置100内部的洁净度下降。
冷却器140,在将因测试装置100的测试动作而温度有所上升的晶片进搬出前而要进行冷却等的情况下,供给经冷却的冷媒。为此,冷却器140为具有热交换器,且设置于执行测试的测试头附近。再者,冷却器140在多数情况下是以对冷媒进行冷却为目的而使用的。然而,有时也有以供给加热用热源为目的,而用于热媒的加热的情况。另外,在经冷却或加热的热媒的供给源为在测试装置100的外部另行准备的情况下,有时也从测试装置100中省略冷却器140。
图2为测试装置100的局部纵向剖视图。对于与图1相同的部件,标注相同的附图标记并省略重复说明。测试装置100具有装载单元130、EFEM110、主机160、对准单元400、探针卡300及测试头200。本图中,省略了冷却器140的图示。
在该测试装置100中,装载单元130、EFEM110及主机160为自前面(图中的左侧)朝向后方(图中的右侧)依序邻接而设置。另外,对准单元400、探针卡300及测试头200被层压于主机160上。
在装载单元130的装载台132上,载置有FOUP150。FOUP150储存有多个作为测试对象的晶片101。另外,在回收测试结束后的晶片101的情况下,晶片也被收纳于FOUP150中。
EFEM110内置机械臂116。机械臂116被搭载于沿着轨道115运行的柱体117上,用于在装载单元130及对准单元400之间搬运晶片。因此,装载单元130与EFEM110、对准单元400与EFEM110,分别于内部气密地连通,这些部件的内部保持较高的洁净度。
主机160,控制整个测试装置100的动作。例如,该主机160连接于操作部120,自输入装置126接收输入,并使其反映至测试装置100的各部分。并且,生成反映测试装置100的动作状态的显示内容,并使之显示于显示器122上。
进而,主机160使装载单元130、EFEM110及对准单元400的动作同步,以相互交接晶片101。进而,在操作EMO114时,使测试装置100各部分的动作立即停止。无论作为测试对象的晶片101的种类、测试内容,均需要做这些动作,因此主机160为测试装置100的常规装备。
对准单元400,具有对准平台410。换言之,通过更换探针卡300,可使测试装置100对应于布置不同的晶片101。
对准平台410,搭载晶片托盘450及晶片101而沿着轨道402运行。另外,对准平台410可在垂直方向上作伸缩,以使所搭载的晶片101上升或下降。这样,在将晶片101的位置对准探针卡300之后,能将晶片101按压在上方的探针卡300上。
在测试装置100中执行测试的情况下,则探针卡300,夹在测试头200与晶片101之间,并将测试头200及晶片101进行电连接。这样,在测试头200与晶片101之间,形成电信号路径。
测试头200,储存多个引脚电子器件210。引脚电子器件210,实际安装有根据测试对象及测试内容所要求的电子电路。换言之,测试头200经由在底面安装的接触器202对探针卡300电连接。
在上述的测试装置100中,供测试用的晶片101,在被收容于FOUP150中的状态下,被搭载于装载台132上。机械臂116通过装载闸门134逐片地取出晶片101,并搬运至对准单元400。
在对准单元400中,晶片101被搭载于对准平台410上的晶片托盘450。对准平台410将所搭载的晶片101的位置,对准探针卡300之后,自下方对探针卡300按压。以后的动作将于后文进行叙述。
图3是测试装置100的局部水平剖视图。对于与图1及图2相同的部件,标注相同的附图标记并省略重复说明。测试装置100,具有4台装载单元130及4台测试头200。另外,在装载单元130中,分别装填有FOUP150。
设置EFEM110及对准单元400各1台。另外,对准单元400,具有单一的对准平台410。
在EFEM110中,支持机械臂116的柱体117沿着轨道115横跨大致整个EFEM110而移动。因而,机械臂116可将晶片101搬运至所有4台装载单元130及4台测试头。
再者,在EFEM110内部的与冷却器140为相反侧的端部,设置有预对准器118。预对准器118,以比测试头200所要求的精度低,但仍是相当高的精度,来调整晶片101相对于机械臂116的搭载位置。
由此,在机械臂116将晶片101搭载于晶片托盘450的情况下的初始位置精度得到提高,对探针卡300的位置对准所需的时间得到缩短。另外,能够提高测试装置100的处理量。
对准单元400,具有轨道402、422、平台承载器420、对准平台410及显微镜430。轨道402,横跨框体401底面的大致整个宽度而设置。平台承载器420沿着轨道402在框体401的长度方向上移动。
平台承载器420,在顶面上具有在框体401的轨道402上直行的轨道422。对准平台410在轨道422上在框体401的短边方向上移动。
显微镜430的一部分,对应于各个测试头200而紧靠各个探针卡300而设置。这些显微镜430,在框体401的顶板上,被朝向下方设置。
另外,一对显微镜430与对准平台410一同搭载在平台承载器420上。该一对显微镜430与对准平台410一同移动。另外,这些显微镜430被朝向上方设置。
由于使用这些显微镜430,可使对准平台410上的晶片101的位置对准探针卡300。即,在被搭载于对准平台410上的阶段,晶片101的位置以预对准的精度被定位。因此,利用朝向下方的显微镜430来检测晶片101的例如边缘部,可准确地检测出晶片101的位置。
另一方面,框体401上所设置的显微镜相对于探针卡300的相对位置是已知的。由此,检测出晶片101的位置与探针卡300的位置的差,并使对准平台410移动以补偿该差,从而能够对晶片101及探针卡300进行位置对准。
再者,晶片101的检测,并不限于边缘部的检测,也可于显示器122上,显示显微镜430的影像,并手动地进行位置对准。另外,也可参照晶片托盘450等上所设的对准标记,由测试装置100自动地进行位置对准。
图4为表示对准单元400的构造的局部纵向剖视图。对于与图1至图3相同的部件,标注相同的附图标记并省略重复说明。对准单元400,具有框体401、对准平台410及挂钩440。
框体401,具有与多个测试头200,例如与4台测试头200相应的宽度。另外,在框体401的顶面,对应于各个测试头200安装有4片探针卡300。进而,在框体401内部的顶板上,在与各个测试头200对应的位置上,分别设置有可开闭的挂钩440。
挂钩440,在关闭的情况下,则悬吊晶片托盘450,并保持于探针卡300的正下方。在挂钩440打开的情况下,则晶片托盘450被放开。由此,对准单元400,在测试头200及探针卡300各自的正下方,分别使晶片托盘450待机。
对准平台410,沿着框体401的底面上所设置的轨道402,在任一测试头200的下方均可移动。另外,对准平台410可在垂直方向上作伸缩,从而使所搭载的晶片托盘450等上升或下降。
在具有如上所述的构造的对准单元400中,通过让对准平台410自下方上升,使保持于挂钩440的晶片托盘450暂时单独地搭载于对准平台410。继而,在打开挂钩440而放开的状态下,使对准平台410下降,由此自挂钩440放开晶片托盘450。
进而,EFEM110的机械臂116将晶片101搭载在由对准平台410的下降而使顶面被放开的晶片托盘450上。如此,对准平台410可在被载置于晶片托盘450的状态下,搭载晶片101。
继而,对准平台410,一边将晶片101的位置对准探针卡300,一边使晶片托盘450上升,从而按压在探针卡300的底面。探针卡300,吸附被按压的晶片托盘450及晶片101。对于探针卡300吸附晶片101及晶片托盘450的构造,将于下文进行叙述。
对准平台410留下晶片101及晶片托盘450而移动,并搬运其他晶片101。如此,可将晶片101对于测试头200进行装载。
再者,在回收已结束测试的晶片101的情况下,则以相反的顺序来执行上述一系列的操作即可。由此,可由机械臂116来搬出晶片101,同时晶片托盘450在测试头200的正下方进行待机。
在图示的例子中,在图上右侧的测试头200的正下方,晶片托盘450及晶片101被探针卡300吸附。挂钩440虽关闭,但并不与晶片托盘450接触。
在自右数起第2个测试头200的正下方,对准平台410上抬所搭载的晶片托盘450及晶片101,使之紧贴在探针卡300的底面。在其他测试头200的下方,挂钩440,保持晶片托盘450而待机。
如此,在对准单元400中,对应于4台测试头200而分别装备有晶片托盘450。由此,各个测试头200可各别地测试晶片101。
再者,多个测试头200既可执行彼此相同种类的测试,也可执行彼此不同种类的测试。另外,在后者的情况下,则也可由使多个测试头来分担较耗费时间的测试,而提高测试装置100的处理量。
如此,在测试装置100中,针对多个测试头200使用单一的对准平台410及机械臂116。由此,在执行测试期间,可提高空闲的对准平台410及机械臂116的利用率。
图5为测试头200的剖视图。对于与图1至图4相同的部件,标注相同的附图标记并省略重复说明。测试头200,具有框体201、接触器202、引脚电子器件210、主板220及扁平电缆230。
在框体201的内部,水平地设置具有多个中继连接器224的主板220。中继连接器224在主板220的上面侧(顶面侧)及下面侧(底面侧)分别具有插座,形成贯通主板220的信号路径。
在主板220的顶面上,各个中继连接器224上,经由角度连接器(angle connector)222而安装有引脚电子器件210。通过这种构造,可根据测试对象的规格及测试内容更换引脚电子器件210。
多个引脚电子器件210,有彼此具有相同规格的情况,也有彼此具有不同规格的情况。另外,也有在一部分中继连接器224上,不安装引脚电子器件210的情况。
在主板220的底面上,各个中继连接器224上,经由角度连接器226而连接有小基板228。在小基板228上,连接有扁平电缆230的一端。由此,可将框体201内部的引脚电子器件210与后述的接触器202,经由扁平电缆230连接。
在框体201的底面,安装有接触器202。接触器202,具有支持基板240、三维致动器250、接触器基板260、子基板270及接触器外壳280。
支持基板240,其顶面相对于框体201被固定,同时在底面,支持三维致动器250的上端。三维致动器250的下端,支持接触器基板260。进而,在接触器基板260的底面,固定有子基板270及接触器外壳280。
三维致动器250,可沿着支持基板240的底面在水平方向上移动,并且在垂直方向上作伸缩。由此,可使接触器基板260作三维移动。在接触器基板260移动的情况下,则子基板270及接触器外壳280也与接触器基板260一同移动。
再者,扁平电缆230的下端,结合在由接触器外壳280所保持的端子上,例如弹簧引脚。由此,引脚电子器件210,电连接至测试头200的最下面为止。
图6为探针卡300的分解图。探针卡300,具有配线基板320、PCR片材340、360、插入式基板350及薄膜单元370。
配线基板320,由机械强度相对较高的绝缘基板,例如聚酰亚胺板制成。配线基板320的周边部,被夹持在彼此层压并由螺丝316紧固的分别为框状的上部框架312及下部框架314之间。由此,配线基板320的机械强度得到进一步地提高。
另外,配线基板320,在顶面上具有多个导引单元330。导引单元330,在接触器202抵接于配线基板320的情况下,导引接触器202并定位。
进而,在配线基板320的底面,设置有通过接触而获得电连接的多个接触垫323。接触垫323,设置于配线基板320的顶面的导引单元330的内侧,并电连接于未图示的接触垫。
PCR片材340,具有贯通表面背面的贯通电极341。另外,PCR片材340的贯通电极341,具有与配线基板320底面的接触垫323相同的布置。由此,在将配线基板320与PCR片材340密接而层压的情况下,接触垫323及贯通电极341彼此电连接。
插入式基板350于顶面及底面,分别具有接触垫351、353。顶面的接触垫351,具有与PCR片材340的贯通电极341相同的布置。由此,在将PCR片材340与插入式基板350密接而层压的情况下,贯通电极341及接触垫351彼此电连接。
插入式基板350底面的接触垫353,具有与顶面的接触垫351不同的布置。因此,在插入式基板350的表面背面,接触垫351、353的间距不同。但是,在底面的接触垫353上,存在对应的顶面的接触垫351,对应的接触垫351、353彼此电连接。
PCR片材360具有贯通表面背面的贯通电极361。另外,PCR片材360的贯通电极361,具有与插入式基板350底面的接触垫353相同的布置。由此,在将插入式基板350与PCR片材360密接而层压的情况下,接触垫353及贯通电极361彼此电连接。
薄膜单元370,具有弹性片材372、接触垫371、接点373及框架376。弹性片材372,由具有弹性的绝缘材料制成。
接触垫371,为与PCR片材360底面的贯通电极361相同的布置,且设置于弹性片材372的顶面。因而,在将PCR片材340与薄膜单元370密接而层压的情况下,则贯通电极361及接触垫371彼此电连接。
接点373,设置于弹性片材372的底面。框架376握持弹性片材372的周边部,将弹性片材372维持为平坦的状态。
再者,PCR片材340、360、插入式基板350及薄膜单元370,分别具有贯通表面背面的贯通孔344、354、364、374。贯通孔344、354、364、374,设置在彼此大致相同的位置。由此,在将PCR片材340、360、插入式基板350及薄膜单元370予以层压时,贯通孔344、354、364、374连通,从而有助于构件相互间的排气。
图7为薄膜单元370的局部放大剖视图。在薄膜单元370中,接点373,设置成与作为测试对象的晶片101上的电路中供测试用的元件垫相同的布置。
另外,接点373,对应于晶片101上的各个电路而形成包含多个接点373的接点组,进而,该组以与晶片101上的电路的数量相同的数量而形成。进而,各个接点373具有朝向下方中央突出的形状。由此,接点373,在探针卡300的最底面,作为对晶片101的探针端子而发挥作用。
另外,各个接点373,经由埋设于弹性片材372的通孔375,而电连接于接触垫371的任一个。如已说明的,接触垫371,具有与PCR片材360的贯通电极361及插入式基板350底面的接触垫353相同的布置。因而,在将薄膜单元370、PCR片材360及插入式基板350彼此层压的情况下,则形成自接点373直至插入式基板350的电连接。
图8为PCR片材340、360的局部放大剖视图。PCR片材340、360具有贯通电极341、361、框架342、362及弹性支持部343、363。
框架342、362系由金属等刚性相对较高的材料制成,且具有多个贯通孔346、366,其中该多个贯通孔346、366,系具有比贯通电极341、361的外径更大的内径。各个贯通电极341、361,系在贯通孔346、366的内侧,经由弹性支持部343、363而自框架362受到支持。
弹性支持部343、363,系由硅橡胶等柔软的材料制成。另外,贯通电极341、361,系具有比框架362的厚度更大的长度。由此,在PCR片材340、360被夹持于插入式基板350及配线基板320之间或者插入式基板350及薄膜单元370之间的情况下,则吸收各构件的凹凸的偏差,而形成良好的电连接。
图9为插入式基板350的局部剖视图。插入式基板350的基板352,具有多个通孔355,贯通基板352的表面背面。各个通孔355经由配线层357连接于接触垫351、353。由此,基板352的表面背面的接触垫351、353电连接。
另外,由于在通孔355与接触垫351、353之间具有配线层357,因此可对顶面的接触垫351与背面的接触垫353给予不同的布置。因而,即使在使插入式基板350底面的接触垫353与作为测试对象的晶片101的元件垫一致的情形时,也可以任意布置插入式基板350顶面的接触垫351。
更具体地说,由于晶片101的元件垫在集成电路中制成,因此无论是各自的面积还是元件垫相互的间距皆较小。然而,使插入式基板350底面的接触垫353的间距P2与元件垫一致,另一方面,使插入式基板350顶面的接触垫351的间距P1更大,由此,在插入式基板350的上侧所层压的PCR片材340及配线基板320中,可增大贯通电极341及接触垫323的间距。
如此,探针卡300顶面所设置的接触垫321的间距,可宽于接触器202的弹簧引脚薄膜单元370的接点373。另外,接触垫321的面积可宽于接点373。由此,也可使接触器202与探针卡300的连接变得容易。
另外,使位于插入式基板350的顶面的接触垫351的面积,大于底面的接触垫353的面积,可缓和插入式基板350、PCR片材340及配线基板320彼此的位置精度要求,并且也可改善因接触电阻等所引起的电气特性。
图10为配线基板320的平面图。配线基板320,具有比外切于由虚线所示的晶片101的矩形稍大的矩形的平面形状。加强件310包围在配线基板320的外侧。另外,加强件310具有横切配线基板320的横向构件318。
横向构件318,高刚性地安装于框状的加强件310上。由此,与加强件310一体化的配线基板320整体的弯曲刚性得到提高,并且扭曲刚性也变高。因而,也可抑制配线基板320的翘曲等变形。再者,也可开始就使包含横向构件318的加强件310整个一体地成形。
多数个导引单元330在加强件310及横向构件318之间,彼此平行地设置于配线基板320的顶面。另外,在导引单元330各自的内侧,使配线基板320顶面的多个接触垫集中形成垫群324。如此,探针卡300的多个接触垫321,也可由具有彼此相同的信号排列的n组垫群324制成。
垫群324具有彼此相同的设置。形成垫群324的各个接触垫,电连接于配线基板320底面的接触垫321的任一个,但在垫群324彼此中,针对各个接触垫的信号排列相同。
如此,在接触器202的一次连接中,作为测试对象的垫群324,也可设为与在晶片101上具有彼此相同的信号排列的元件垫所对应的排列。由此,可使用规格相同的接触器202,对垫群324形成电连接。另外,也可使一个接触器202移动,而对多个垫群324形成电连接。
配线基板320,在与晶片101重叠的区域上也设置有接触垫,且具有与晶片101相近的占有面积。因而,有助于包含配线基板320在内的探针卡300的小型化,并且也有助于测试装置100的节省空间化。
图11为垫群324的布置不同的配线基板320的平面图。除了以下所说明的方面以外,具有与图10所示的配线基板320相同的构造。因此,对于相同的部件,标注相同的附图标记并省略重复说明。
在配线基板320上,设置有多个导引单元330,在各个导引单元330的内侧,设置有垫群324。但是,该配线基板320中所设置的垫群324的数量,视导引单元330而不同。
即,例如,当作为测试装置100的测试对象的晶片101的元件垫的数量较少时,也可减少探针卡300的接触垫321的数量。由此,可控制探针卡300的成本,降低测试成本。另外,也可降低测试装置100所承受的负载。
图12为接触器202的局部分解立体图。接触器202具有子基板270及接触器外壳280。子基板270也可具有与接触器外壳280的长度方向的尺寸大致相等的长度、及比接触器外壳280的宽度更大的宽度。
另外,子基板270,具有在厚度方向上贯通自身的螺丝孔272及插座276。螺丝孔272具有与后述的接触器外壳280的螺丝孔282相同的设置,且具有可插通螺丝279的内径。
插座276具有与自连接器外壳232向下方突出的接触脚234互补的形状。连接器外壳232被安装于扁平电缆230的下端,各个接触脚234电连接于扁平电缆230的各芯线。
另外,插座276连接于子基板270的未图示的配线。由此,当接触脚234插入插座276时,扁平电缆230与子基板270的配线电连接。
在子基板270的顶面,设置有绝缘片材271、加强构件275及实际安装零件274。绝缘片材271及加强构件275分别具有与接触器外壳280大致相同的占用面积。另外,绝缘片材271及加强构件275具有与子基板270的螺丝孔272相同的设置,且分别具有在厚度方向上贯通的螺丝孔273、277。
绝缘片材271由介电质材料制成,且被介插于子基板270及加强构件275之间。由此,即使在子基板270的顶面形成有电路的情况下,也可使用导电性的金属等来作为加强构件275。
实际安装零件274,例如可为旁路电容器等的电子元件。通过将这种元件实际安装于子基板270上,可在晶片101的最近处抑制噪音。
再者,子基板270的尺寸可根据要求而变更。即,当在子基板270上安装多个实际安装零件274时,可在不会与邻接的接触器外壳280的子基板270相干涉的范围内,增大子基板270的尺寸。另一方面,当采用将扁平电缆230直接连结于接触器外壳280等的其他构造时,也可省略子基板270。
接触器外壳280,具有在其顶面开口的多个外壳孔284、以及形成于其侧面且包含倾斜部283及水平部285的段差。外壳孔284,在高度方向上贯通接触器外壳280。水平部285及倾斜部283,相对接触器外壳280的高度方向而设置于中间,长度方向的一部分形成无段差的通过部281。
加强构件275及绝缘片材271与接触器外壳280,在绝缘片材271与接触器外壳280间夹持有子基板270的状态下由螺丝279而紧固。由此,子基板270、绝缘片材271、加强构件275被彼此一体化,从而具有较高的机械强度。
导引单元330,具有通道构件332、滚轮333、动作杆335及主轴337。通道构件332,具有将一对垂直壁的两端由水平的一对连结部334而结合的形状。在连结部334的中央,设置有螺丝孔336。
长孔331,贯通通道构件332的垂直壁,并在通道构件332的长度方向上延伸。滚轮333,支持于插通长孔331的主轴337的一端,且设置于通道构件332的内侧。主轴337的另一端由动作杆335连结。
由此,在动作杆335在通道构件332的长度方向上移动的情况下,则多个滚轮333也一齐移动。再者,导引单元330,通过插通螺丝孔336的螺丝339,而被安装于配线基板320的顶面。
图13为接触器202的放大剖视图。对于与其他图相同的部件,标注相同的附图标记并省略重复说明。
接触器外壳280,在各个外壳孔284中内置弹簧引脚286。弹簧引脚286的两端被朝向伸长的方向赋予能量。因而,在接触器外壳280被安装于子基板270的阶段,弹簧引脚286的上端被按压在子基板270底面的接触垫278上,并电连接于子基板270的配线。
在测试装置100中执行测试的情况下,则接触器外壳280进入导引单元330的内侧。导引单元330的滚轮333的间隔,在段差更上方的部分,与接触器外壳280的宽度大致相等。因而,在通过了通过部281的滚轮333到达段差上侧的阶段,使动作杆335移动,由此可使滚轮333沿着段差移动。
自通过部281通过了倾斜部283的滚轮333,不久便搭乘至水平部285之上。在此过程中,接触器外壳280朝向配线基板320被下按。由此,各个弹簧引脚286的下端,被按压于配线基板320的顶面的接触垫321。如此,自包含配线基板320的探针卡300开始,经由接触器202及扁平电缆230,而直至测试头为止的信号路径被形成。
上述构造仅为接触器202的构造的一例。根据对接触器202所要求的功能,例如可增大接触器外壳280的强度,并省略加强构件275及绝缘片材271。另外,也可于接触器外壳280的顶面设置插座276,并省略整个子基板270。
接触器外壳280,以导引单元330为单位而被分别牵拉,并被按压于配线基板320。因而,即使不对接触器202整体施加较大的压力,也可获得确实的电连接。另外,由于接触器外壳280及导引单元330分别相互牵拉,因此无需对探针卡300整体施加较大的压力便可获得电结合。
在上述例中,设为导引单元330中所设置的滚轮333是卡合于接触器外壳280的侧面所设的段差而牵拉接触器202的构造,但这种功能可利用其它各种方式形成。例如,也可设为在接触器外壳280一侧,设置引脚或滚轮,并于导引单元330侧设置段差等的构造。另外,也可取代相对于导引单元330移动的滚轮333,而设为导引单元330自身进行移动的构造。
图14为表示接触器外壳280中的弹簧引脚286的信号排列图。在一个接触器外壳280上,设置有形成3个群的外壳孔284。由使被插入该各群中的弹簧引脚286的信号排列彼此固定,可使用规格相同的接触器202而对垫群324形成电连接。另外,也可使一个接触器202移动,而对多个垫群324形成电连接。
图示的例子中,对位于接触器外壳280的端部的弹簧引脚286分配电源线287,对接触器外壳280中间的弹簧引脚286分配信号线289,并于两者之间设置有接地线288。通过这种排列,将电源线287共用,以降低弹簧引脚286的数量。另外,抑制自电源线287朝向信号线289的噪音的侵入。
图15为测试头200及探针卡300的剖视图。对于与其他图相同的部件,标注相同的附图标记并省略重复说明。
晶片托盘450具有流路452、454以及膜片456。流路452,在晶片托盘450的顶面搭载晶片101的区域,将一端开口。流路452的另一端,经由阀512而结合于减压源510。由此,当在搭载有晶片101的状态下使阀512连通时,晶片托盘450将吸附保持晶片101。
晶片托盘450的流路454,在晶片托盘450的顶面搭载晶片101的区域的外侧开口。流路454的另一端经由阀522而结合于减压源520。
另外,膜片456,由具有弹性的材料制成,在流路454的开口更外侧,被气密地安装于晶片托盘450的周边部。当对准平台410上升而晶片101被按压于探针卡300的底面时,膜片456的上端也接触于探针卡300的底面,将晶片托盘450及探针卡300之间气密地密封。由此,当在搭载有晶片101的状态下使阀522连通时,晶片托盘450吸附探针卡300的底面,并将所保持的晶片101按压于探针卡300。
进而,在位于探针卡300的最底面的薄膜单元370的弹性片材372上,设有贯通孔374。因而,当探针卡300及晶片托盘450之间的空间受到减压时,探针卡300的内部也受到减压。由此,探针卡300的配线基板320、PCR片材340、360、插入式基板350及薄膜单元370被相互按压,从而确实地形成自晶片101直至测试头200的信号路径。
如此,形成一种测试装置100,对晶片101上所形成的多个元件进行测试的测试装置100,其包括:探针卡300,在与晶片101重叠的探针卡300的底面上与多个元件垫分别连接,探针卡300的顶面上设置相对应的多个接触垫321;以及接触器202,其依序逐次连接于探针卡300的多个接触垫321中的一部分。
图16为测试头200及探针卡300的剖视图。该图中,接触器202的接触器基板260及接触器外壳280进行移动,并嵌合于与图15的情况下不同的导引单元330,除此以外,与图15并无变化。因此,对于相同的部件,标注相同的附图标记并省略重复说明。
由使导引单元330的动作杆335移动而使滚轮333移动至通过部281的位置为止,可使接触器外壳280自导引单元330上升。在此状态下,在接触器202中,通过使三维致动器250动作,可上抬接触器基板260、子基板270及接触器外壳280,从而可将接触器外壳280自导引单元330抽出。
进而,通过使三维致动器250动作,而使接触器基板260、子基板270及接触器外壳280水平移动(图示例子中为右侧),并在其他位置使之再次下降,由此可将接触器外壳280插入在图15的状态下空置的导引单元330。在其他导引单元330的内部,由滚轮333所形成的牵拉机构与对接触垫321的信号排列也相同,因此可使用相同的测试头200,在其他导引单元330中执行相同的测试。
图17为表示在晶片101中执行测试的区域的平面图。在接触器202及探针卡300如图15所示的连接的情况下,则例如晶片101的多个元件区域102当中的自左端的列开始每隔1列的元件区域102,如图中由斜线所示,成为实施测试的测试执行区域103。
另外,其余的元件区域102,与未连接有接触器202的导引单元330对应,而成为不执行测试的测试非执行区域105。
图18也是表示在晶片101中执行测试的区域的平面图。但是,图18表示接触器202进行位移,而如图16所示的连接接触器202及探针卡300的情况。
此时,图17中为测试执行区域103的元件区域102,成为测试非执行区域105。另外,图17中为测试非执行区域105的区域,成为测试执行区域103。
如此,探针卡300上的各个垫群324,也可依序逐次连接于晶片101上邻接的元件区域102。由此,通过使接触器202移动,可分为2次测试整个晶片101。换言之,与以一次来测试整个晶片101的情况相比较,可使测试头200的规模为一半。
另外,接触器202,为相对于探针卡300的顶面而抵接、分离的构造,所述探针卡300的接触垫321的间距及面积被放大,因此,与使接触器202直接抵接于晶片101的构造相比较,接触器202的定位精度存在裕度。由此,可使接触器202的升降及移动变得高速,从而可提高测试装置100的处理量。
再者,对每个部分进行测试而对整个晶片101进行测试时的次数并不限于2次,通过使包含与晶片101上的排列中的每n个多个元件区域102对应的多个弹簧引脚286的接触器202依序连接,可分为n次测试整个晶片101。当将针对一片晶片101的测试的执行分为n次时,对探针卡300按压接触器202的力变为1/n,测试装置100的强度及动力源存在裕度。另外,探针卡300等的强度也产生裕度,并且可不对晶片101施加会产生翘曲的较大负载而进行测试。
进而,即使以这种较小的按压力来按压接触器202,也可确实地获得接触器202与探针卡300的电连接。再者,根据晶片101上所形成的元件的数量、在配线基板320上具有有效的垫群324的导引单元330的数量等,有接触器202的在连接对象为每n个时而连接次数不会成为n次的情况。
另外,测试执行区域103及测试非执行区域105的设置也不限于图示例子。例如,也可以测试执行区域103描绘网格图案的方式,而使测试所引起的元件区域102的发热均匀地分布于晶片101上。
如此,也可具有与晶片101上所排列的多个元件区域102中的一部分相对应的多个接触器202,并经由探针卡300而依序连接于晶片101,由此分为若干次来执行测试。由此,可减少对成本的影响较高的电性接点的数量及引脚电子器件的数量,从而实现测试装置100的低成本化。
另外,通过如上所述的减少构成要素的数量,也可减小测试装置100的尺寸。例如,在上述例子中,具有4台测试头200,但通过将各个测试头200所搭载的引脚电子器件210的数量减为一半,可使各个测试头200的尺寸变为大致一半。
进而,在4台测试头200中共同使用1台EFEM110,因此当然可减少所用的机械臂116的数量,并可将多个测试头200靠近而设置。由此,可使测试装置100整体大幅度地小型化。进而,也可减少装载单元130的数量,而进一步推进测试装置100的小型化和低成本化。
再者,上述实施方式中,采用了使接触器202相对于被固定的探针卡300而移动、并将接触器202连接于不同的垫群324的构造。然而,测试装置100的构造并不限定于此,也可以是将接触器202固定,而让探针卡300、晶片101及晶片托盘450一体地移动的构造。
另外,上述例子中,对晶片101及探针卡300的连接或者探针卡300及接触器202的连接,通过接点373、接触垫321等的接触而实现的情形进行了说明。然而,在测试装置100中,有时也通过靠近的导体间的电容耦合所实现的信号传送、或者对向的端面间的光信号传送等,而形成连接。
以上使用实施方式说明了本发明,但本发明的技术范围并不限定于上述实施方式所记载的范围。本领域技术人员明确,上述实施方式中可进行各种变更或改良。根据权利要求的记载,这种变更或改良的方式也包含于本发明的技术范围内。
需要注意的是,对于权利要求、说明书以及图中所示的装置、系统、程序以及方法中的动作、流程、步骤以及阶段等各处理的执行顺序,只要未特别明示为「更前」、「之前」等,且只要不是将前处理的输出用于后处理中,则可按任意顺序实现。关于权利要求、说明书以及图示中的动作流程,为方便起见而使用「首先」、「然后」等进行说明,但并非意味着必须按该顺序实施。

Claims (6)

1.一种测试装置,是对在半导体晶片上形成的多个被测试器件进行测试的测试装置,其具有:
探针卡,其在其重叠于所述半导体晶片上的连接面中分别连接于所述多个被测试器件的接点,且在所述连接面的背面设置对应的多个接点;
测试头,通过与所述探针卡的所述多个接点中的各个部分逐次依序连接,来测试所述半导体晶片上的所述多个被测试器件。
2.根据权利要求1所述的测试装置,其中,所述探针卡的所述多个接点,由具有同一信号排列的n组接点群形成。
3.根据权利要求1所述的测试装置,其中,所述多个接点,被分割成包含2个以上接点的多个接点群,所述接点群的各个分别被依序连接于在所述半导体晶片上邻接的所述被测试器件上。
4.一种测试方法,是对在半导体晶片上形成的多个被测试器件进行测试的测试方法,包括:
准备探针卡的步骤,所述探针卡在其重叠于所述半导体晶片上的连接面中分别连接于所述多个被测试器件的接点,且在所述连接面的背面设置对应的多个接点;以及,
测试步骤,通过将测试头逐次依序连接在所述探针卡的所述多个接点中的各个部分,来测试所述半导体晶片上的所述多个被测试器件。
5.一种测试装置,是对在半导体晶片上形成的多个被测试器件进行测试的测试装置,具有:
探针卡,其在其重叠于所述半导体晶片上的连接面中分别连接于所述多个被测试器件的接点,且在所述连接面的背面设置对应的多个接点;以及
多个测试头,其通过与所述探针卡的所述多个接点中的各个部分逐次依序连接,来对所述半导体晶片上的所述多个被测试器件分别测试。
6.一种测试装置,是对在半导体晶片上形成的多个被测试器件进行测试的测试装置,具有:
多个探针卡,其在其重叠于每个所述半导体晶片的连接面上分别连接于所述多个被测试器件的接点,且在所述连接面的背面分别设置对应的多个接点;以及,
多个测试头,其通过与各个所述探针卡的所述多个接点中的各个部分逐次依序连接,来对所述多个半导体晶片上的所述多个被测试器件进行测试。
CN200980157339XA 2009-02-27 2009-02-27 测试装置及测试方法 Pending CN102326243A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/000916 WO2010097841A1 (ja) 2009-02-27 2009-02-27 試験装置および試験方法

Publications (1)

Publication Number Publication Date
CN102326243A true CN102326243A (zh) 2012-01-18

Family

ID=42193839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980157339XA Pending CN102326243A (zh) 2009-02-27 2009-02-27 测试装置及测试方法

Country Status (6)

Country Link
US (1) US8659311B2 (zh)
JP (2) JP4437508B1 (zh)
KR (1) KR101313531B1 (zh)
CN (1) CN102326243A (zh)
TW (1) TWI400764B (zh)
WO (1) WO2010097841A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI638178B (zh) * 2016-10-05 2018-10-11 旺矽科技股份有限公司 電測裝置、電測方法及針座電路結構
CN109741697A (zh) * 2018-12-28 2019-05-10 深圳市华星光电技术有限公司 短路检测装置及短路检测方法
TWI711100B (zh) * 2018-10-24 2020-11-21 南韓商系統科技公司 基板溫度測量裝置及基板溫度測量方法
CN113030535A (zh) * 2019-12-09 2021-06-25 华邦电子股份有限公司 短路探针卡、晶片测试系统及该系统的故障原因检测方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010097841A1 (ja) * 2009-02-27 2010-09-02 株式会社アドバンテスト 試験装置および試験方法
KR101149759B1 (ko) * 2011-03-14 2012-06-01 리노공업주식회사 반도체 디바이스의 검사장치
TWI453425B (zh) * 2012-09-07 2014-09-21 Mjc Probe Inc 晶片電性偵測裝置及其形成方法
JP5690321B2 (ja) 2012-11-29 2015-03-25 株式会社アドバンテスト プローブ装置および試験装置
JP5619855B2 (ja) * 2012-11-29 2014-11-05 株式会社アドバンテスト プローブ装置、試験装置、及び、プローブ方法
JP2014115115A (ja) * 2012-12-06 2014-06-26 Advantest Corp 補正装置、プローブ装置、および試験装置
US9581638B2 (en) * 2013-03-13 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-wafer process control monitoring for chip-on-wafer-on-substrate packages
JP6418394B2 (ja) * 2015-02-27 2018-11-07 株式会社東京精密 プローバ及びプローブカードのプリヒート方法
CN106033109B (zh) * 2015-03-11 2018-10-23 深南电路股份有限公司 一种台阶电路板的测试方法
JP6593251B2 (ja) 2016-05-19 2019-10-23 三菱電機株式会社 半導体検査装置
CN108535620A (zh) * 2017-03-02 2018-09-14 叶秀慧 应用静电载具测试半导体制品的机构
JP6815251B2 (ja) * 2017-03-30 2021-01-20 東京エレクトロン株式会社 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム
JP2020009978A (ja) * 2018-07-12 2020-01-16 東京エレクトロン株式会社 回路装置、テスタ、検査装置及び回路基板の反り調整方法
JP7134569B2 (ja) * 2018-12-10 2022-09-12 株式会社ディスコ 試験装置
TWI705516B (zh) * 2020-01-22 2020-09-21 迅得機械股份有限公司 晶圓盒移載裝置
WO2024228506A1 (ko) * 2023-05-02 2024-11-07 (주)티에스이 저항구조체를 갖는 반도체 소자 테스트용 프로브 헤드

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08129053A (ja) * 1994-10-31 1996-05-21 Nec Corp 集積回路試験装置
JPH1183935A (ja) * 1997-09-05 1999-03-26 Advantest Corp 半導体試験装置
JP2005010088A (ja) * 2003-06-20 2005-01-13 Matsushita Electric Ind Co Ltd 半導体装置の試験方法
CN1790042A (zh) * 2005-12-05 2006-06-21 深圳市矽电半导体设备有限公司 一种半导体晶圆片多路测试方法和多路测试探针台
US20070210817A1 (en) * 2005-12-30 2007-09-13 Intel Corporation Partitioned multi-die wafer-sort probe card and methods of using same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54146581A (en) * 1978-05-09 1979-11-15 Mitsubishi Electric Corp Electric chracteristic measuring device for semiconductor chip
US4348759A (en) * 1979-12-17 1982-09-07 International Business Machines Corporation Automatic testing of complex semiconductor components with test equipment having less channels than those required by the component under test
JP2952331B2 (ja) 1990-04-05 1999-09-27 東京エレクトロン株式会社 プローブ装置
JP3238246B2 (ja) 1993-05-31 2001-12-10 東京エレクトロン株式会社 半導体ウエハの検査リペア装置及びバーンイン検査装置
US5528158A (en) * 1994-04-11 1996-06-18 Xandex, Inc. Probe card changer system and method
DE19506325C1 (de) * 1995-02-23 1996-08-14 Siemens Ag Prüfschaltung und Prüfverfahren zur Funktionsprüfung von elektronischen Schaltungen
JP3412114B2 (ja) 1995-07-26 2003-06-03 株式会社アドバンテスト Ic試験装置
JP3783074B2 (ja) 1997-02-24 2006-06-07 東京エレクトロン株式会社 ウエハ検査装置
JP3178424B2 (ja) * 1998-07-10 2001-06-18 日本電気株式会社 集積回路試験装置及び集積回路試験方法
JP2000091390A (ja) * 1998-09-14 2000-03-31 Tokyo Electron Ltd ウエハ一括試験装置
JP4054465B2 (ja) * 1998-12-09 2008-02-27 株式会社アドバンテスト 電子部品試験装置
DE29823135U1 (de) * 1998-12-31 1999-05-27 Igus Spritzgußteile für die Industrie GmbH, 51147 Köln Führungsrinne
JP2002076073A (ja) * 2000-08-28 2002-03-15 Nec Corp ウェハの検査装置及びウェハの検査方法
AU2002363990A1 (en) * 2001-12-14 2003-06-30 Intest Ip Corporation Flexible interface for a test head
US6960923B2 (en) * 2001-12-19 2005-11-01 Formfactor, Inc. Probe card covering system and method
JP2003297887A (ja) * 2002-04-01 2003-10-17 Hitachi Ltd 半導体集積回路装置の製造方法および半導体検査装置
JP4173726B2 (ja) * 2002-12-17 2008-10-29 株式会社ルネサステクノロジ インターフェイス回路
US8581610B2 (en) * 2004-04-21 2013-11-12 Charles A Miller Method of designing an application specific probe card test system
KR100548199B1 (ko) * 2004-07-15 2006-02-02 삼성전자주식회사 아날로그/디지털 혼합 신호 반도체 디바이스 테스트 장치
JP4124775B2 (ja) 2005-03-30 2008-07-23 松下電器産業株式会社 半導体集積回路の検査装置及びその検査方法
US20080018350A1 (en) * 2006-07-21 2008-01-24 Clinton Chao Test probe for integrated circuits with ultra-fine pitch terminals
US7649366B2 (en) * 2006-09-01 2010-01-19 Formfactor, Inc. Method and apparatus for switching tester resources
JP5190195B2 (ja) * 2006-11-29 2013-04-24 株式会社日本マイクロニクス 電気的接続装置
WO2010097841A1 (ja) * 2009-02-27 2010-09-02 株式会社アドバンテスト 試験装置および試験方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08129053A (ja) * 1994-10-31 1996-05-21 Nec Corp 集積回路試験装置
JPH1183935A (ja) * 1997-09-05 1999-03-26 Advantest Corp 半導体試験装置
JP2005010088A (ja) * 2003-06-20 2005-01-13 Matsushita Electric Ind Co Ltd 半導体装置の試験方法
CN1790042A (zh) * 2005-12-05 2006-06-21 深圳市矽电半导体设备有限公司 一种半导体晶圆片多路测试方法和多路测试探针台
US20070210817A1 (en) * 2005-12-30 2007-09-13 Intel Corporation Partitioned multi-die wafer-sort probe card and methods of using same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI638178B (zh) * 2016-10-05 2018-10-11 旺矽科技股份有限公司 電測裝置、電測方法及針座電路結構
TWI711100B (zh) * 2018-10-24 2020-11-21 南韓商系統科技公司 基板溫度測量裝置及基板溫度測量方法
CN109741697A (zh) * 2018-12-28 2019-05-10 深圳市华星光电技术有限公司 短路检测装置及短路检测方法
CN113030535A (zh) * 2019-12-09 2021-06-25 华邦电子股份有限公司 短路探针卡、晶片测试系统及该系统的故障原因检测方法

Also Published As

Publication number Publication date
KR20110099277A (ko) 2011-09-07
TW201101402A (en) 2011-01-01
US20120212247A1 (en) 2012-08-23
KR101313531B1 (ko) 2013-10-02
JP4437508B1 (ja) 2010-03-24
JP2010204096A (ja) 2010-09-16
US8659311B2 (en) 2014-02-25
JP5226022B2 (ja) 2013-07-03
TWI400764B (zh) 2013-07-01
JPWO2010097841A1 (ja) 2012-08-30
WO2010097841A1 (ja) 2010-09-02

Similar Documents

Publication Publication Date Title
CN102326243A (zh) 测试装置及测试方法
JP4457180B1 (ja) ウエハトレイおよび試験装置
JP5690321B2 (ja) プローブ装置および試験装置
US8493083B2 (en) Test apparatus, test method and computer readable medium
US11067624B2 (en) Inspection system
US8278957B2 (en) Circuit board unit and testing apparatus
US11092641B2 (en) Inspection apparatus and inspection method
KR102243840B1 (ko) 회로 장치, 테스터, 검사 장치 및 회로 기판의 휨 조정 방법
JP4487016B1 (ja) 通電部材、接続部材、試験装置および接続部材を修繕する方法
JP4482707B1 (ja) 試験装置
JP2019109242A (ja) 筐体
JP4437838B1 (ja) 試験装置
JP2018147980A (ja) 検査システム
JP2021028993A (ja) 検査システム
KR20100000264A (ko) 열 변형 보상 구조를 가진 프로브 카드

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20120118

C20 Patent right or utility model deemed to be abandoned or is abandoned