CN102255504B - 一种开关控制电路及其方法 - Google Patents

Abstract

公开了一种开关控制电路及其方法。根据本申请一个实施例的开关控制电路，包括：第一时间产生电路，产生第一时间信号；锁相电路，产生第二时间信号；开关信号产生电路，根据所述第一时间信号和所述第二时间信号，产生开关信号；其中，所述锁相电路接收参考时钟信号，比较所述参考时钟信号和所述开关信号，通过调整所述第二时间信号使所述开关信号的周期等于所述参考时钟信号的周期。

Description

一种开关控制电路及其方法

技术领域

本申请的实施例涉及开关型控制电路，更具体但是并非排它地涉及一种固定导通时间型(Constant on time，COT)或者固定关断时间型开关控制电路及其方法。

背景技术

常见的用于开关调节电路的电源控制技术有脉冲宽度调制(Pulsewidth modulation，PWM)、固定关断时间控制以及固定导通时间控制等。在COT控制模式中，开关调节电路可以不需要环路补偿网络，从而使得电路设计更加简单。而且，利用COT模式进行控制的开关调节电路可以不需要利用误差放大器对电压进行调节，因而，采用COT控制模式的开关调节电路具有更好的瞬态响应性能。

图1示出一款采用COT控制模式的降压型系统100，包括：导通时间产生电路101，用以产生具有开关P₁的导通时间T_ON的导通时间信号；关断时间产生电路102，耦接至参考信号V_REF和反馈信号V_FB，用以产生具有关断时间_TOFF的关断时间信号；开关信号产生电路103，接收所述导通时间信号和所述关断时间信号，产生栅极控制信号HSDR和LSDR，用以控制晶体管P₁和N₁的导通与关断；滤波电路，包括电感L和电容C₁，用以获取平滑的系统输出电压V_OUT；反馈电路，包括串联连接的电阻器R₁和R₂，用以获取反馈信号V_FB。

在降压式开关调节电路中，占空比D可表达为式(1)所示：

$D=\frac{T_{\mathrm{ON}}}{T_{\mathrm{ON}}+T_{\mathrm{OFF}}}=\frac{V_{\mathrm{OUT}}}{V_{\mathrm{IN}}}---\left(1\right)$

其中，T_ON为晶体管P₁的导通时间，T_OFF为晶体管N1的关断时间，V_IN为系统100的输入电源电压。

由式(1)可知，开关频率F_SW可表示为如式(2)所示：

$F_{\mathrm{SW}}=\frac{1}{T_{\mathrm{ON}}+T_{\mathrm{OFF}}}=\frac{V_{\mathrm{OUT}}}{V_{\mathrm{IN}}}\×\frac{1}{T_{\mathrm{ON}}}---\left(2\right)$

由公式(2)可以得出，当系统输入电源电压V_IN或者系统输出电压V_OUT发生变化时，开关调节电路的开关频率都将发生变化。开关频率的变化将引起EMI(电磁干扰)、EMC(电磁兼容)以及噪声等多重问题。

发明内容

考虑到现有技术中的一个或多个问题，提出了一种开关控制电路及其方法。

根据本发明的一个方面，本申请提供了一种开关控制电路包括：第一时间产生电路，产生第一时间信号；锁相电路，产生第二时间信号；开关信号产生电路，根据所述第一时间信号和所述第二时间信号，产生开关信号；其中，所述锁相电路接收参考时钟信号，比较所述参考时钟信号和所述开关信号，通过调整所述第二时间信号使所述开关信号的周期等于所述参考时钟信号的周期。

本发明同时提供了一种采样保持方法，包括：产生第一时间信号；产生第二时间信号；根据所述第一时间信号和所述第二时间信号，产生开关信号；提供参考时钟信号；比较所述参考时钟信号和所述开关信号，调整所述调整所述第二时间信号使所述开关信号的周期等于所述参考时钟信号的周期。

本发明的实施例通过将锁相电路引入固定导通时间型或者固定关断时间型开关控制电路中，克服了电源电压V_IN或者系统输出电压V_OUT等发生变化时，开关频率随之变化的技术难题，可以快速的取得稳定的开关频率。

附图说明

本申请将通过例子并参照附图的方式说明，其中：

图1示出一款现有的开关控制电路；

图2A示出一款根据本申请的一个实施例的开关控制电路的示意图；

图2B示出根据本申请的一个实施例的开关控制方法的流程图；

图3示出一款根据本申请的一个实施例的开关控制电路的示意图；

图4示出导通时间信号和关断时间信号的调整示意图；

图5示出一种导通时间产生方法的示意图；

图6示出一款根据本申请的一个实施例的开关控制电路的示意图；

图7示出一种导通时间产生方法的示意图；

图8示出一款根据本申请的一个实施例的开关控制电路的示意图。

具体实施方式

在下文所述的特定实施例代表本发明的示例性实施例，并且本质上仅为示例说明而非限制。在说明书中，提及“一个实施例”或者“实施例”意味着结合该实施例所描述的特定特征、结构或者特性包括在本发明的至少一个实施例中。术语“在一个实施例中”在说明书中各个位置出现并不全部涉及相同的实施例，也不是相互排除其他实施例或者可变实施例。本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。

下面将参考附图详细说明本发明的具体实施方式。贯穿所有附图相同的附图标记表示相同的部件或特征。

图2A示出了根据本申请的一个实施例的开关控制电路的示意性方框图。系统200包括：第一时间产生电路102，产生第一时间信号V₁；锁相电路201，产生第二时间信号V₂；开关信号产生电路103，根据所述第一时间信号V₁和所述第二时间信号V₂，产生开关信号V_LOGIC；其中，所述锁相电路201接收参考时钟信号V_CLK，比较所述参考时钟信号V_CLK和所述开关信号V_LOGIC，通过调整所述第二时间信号V₂，使所述开关信号V_LOGIC的周期(或频率)等于所述参考时钟信号V_CLK的周期(或频率)。

图2B示出根据本申请的一个实施例的开关控制方法的流程图。流程图包括：

步骤211：产生第一时间信号V₁；

步骤212：产生第二时间信号V₂；

步骤213：根据所述第一时间信号V₁和所述第二时间信号V₂，产生开关信号V_LOGIC；

步骤214：提供参考时钟信号V_CLK；

步骤215：比较所述参考时钟信号V_CLK和所述开关信号V_LOGIC，通过调整所述第二时间信号V₂使所述开关信号V_LOGIC的周期等于所述参考时钟信号V_CLK的周期。

在一个实施例中，可以通过锁相电路比较所述参考时钟信号V_CLK和所述开关信号V_LOGIC，调整所述第二时间信号V₂。锁相电路可以比较上述信号的周期或者频率。

根据本申请的一个实施例，所述开关信号V_LOGIC用于控制功率开关的导通和关断。功率开关可以用于降压型、升压型、正激以及反等激变换器。通过功率开关的导通和关断为系统输出提供能能量。特别地，在一个实施例中，开关信号V_LOGIC用于控制降压型BUCK电路的功率开关的导通和关断。

根据本申请的一个实施例，所述第一时间信号V₁是关断时间信号，所述第二时间信号V₂是导通时间信号。在另外一个实施例中，所述第一时间信号V₁是导通时间信号，所述第二时间信号V₂是关断时间信号。

根据本申请的一个实施例，所述第一时间信号V₁具有关断时间T_OFF，所述第二时间信号V₂是具有导通时间T_ON，关断时间T_OFF与导通时间T_ON之和为系统的开关周期。在另外一个实施例中，关断时间T_OFF与导通时间T_ON之和与系统的开关周期相差一个固定时间T_CON。

根据本申请的一个实施例，所述锁相电路201包括：误差产生电路2011，产生与所述参考时钟信号V_CLK和所述开关信号V_LOGIC周期相关的第一误差信号2013；第一比较器2012，根据所述误差信号2013调整所述第二时间信号V₂。在一个实施例中，相关表示第一误差信号2013与参考时钟信号V_CLK和所述开关信号V_LOGIC周期(或者频率)之差呈反比或者正比。在一个实施例中，参考时钟信号V_CLK的周期大于所述开关信号V_CLK的周期时，所述误差放大信号2013增大；参考时钟信号V_CLK的周期小于所述开关信号V_CLK的周期时，所述误差放大信号2013减小。

根据本申请的一个实施例，参见图3，锁相电路301还包括：第一受控电流源3011，耦接于所述第一比较器3012的第一端，受所述第一误差信号2013控制；第一电容3013，耦接于所述第一比较器3012的第一端；所述第一比较器3012的第二端耦接于第二参考信号V_TH。第一受控电流源3011可以与第一误差信号2013成正比或者反比。

在一个实施例中，锁相电路301还可以包括第二受控电流源，耦接于所述第一比较器3012的第一端，所述第二受控电流源受输入电压和输出电压控制。所述输入电压与输出电压之差增大，所述第二电流源增大，可以与V_IN/V_OUT成正比，也可以与V_IN-V_OUT成正比。

根据本申请的一个实施例，参见图6，锁相电路601还包括：第一电流源6011，耦接于所述第一比较器3012的第一端；第一电容器3013，耦接于所述第一比较器3012的第一端；所述第一比较器3012的第二端耦接于所述第一误差信号2013。

如图8所示，第一电流源6011可以包括第二受控电流源，所述第二受控电流源受输入电压和输出电压控制。所述输入电压与输出电压之差增大，所述第二电流源增大，可以与V_IN/V_OUT成正比，也可以与V_IN-V_OUT成正比。

上述第一受控电流源3011或第一电流源6011或第二受控电流源8011包括一个PMOS晶体管。

根据本申请的一个实施例，所述第一时间产生电路102包括：第二比较器，第一输入端耦接至第一参考信号V_REF，第二输入端耦接至所述开关控制电路的输出信号V_OUT；所述所述开关控制电路还包括功率开关以及滤波电路。

图3示出了根据本申请的一个实施例的开关控制电路示意性方框图。系统300包括：

功率开关P₁和N₁，分别在栅极控制信号HSDR和LSDR的控制下，导通和关断。在图3所示的实施例中，导通时间和关断时间分别指功率管P₁的导通时间和关断时间。实施例300中，功率开关P₁是一个PMOS晶体管。在另外一个实施例中还可以使用NMOS晶体管或者PMOS晶体管和NMOS晶体管并联；功率开关N₁是一个NMOS晶体管。在另外一个实施例中，可以使用JFET或者IGBT晶体管，或者使用肖特基二极管。在一个实施例中，可以使用开关信号V_LOGIC控制功率开关P₁的导通和关断。

滤波电路，包括电感L和电容C₁，用以获取平滑的系统输出电压V_OUT；系统300中，功率开关和滤波电路连接成Buck型降压结构，在其他的实施例汇中，可以连接成升压、正激、反激等拓扑结构。

反馈电路，包括电阻器R₁和R₂，用以获取反馈信号V_FB。在一个实施例中，可以直接取样系统输出电压V_OUT作为反馈信号V_FB使用。在另外一个实施例中，可以将V_OUT通过一个电阻，转化为电流信号I_FB作为反馈电流信号使用。在有些实施例中，为提高速度，可以在电阻器R₁或者R₂两端并联电容器。

关断时间产生电路302，耦接至参考信号V_REF和反馈信号V_FB，产生关断时间信号V_OFF；锁相电路301，产生导通时间信号V_ON；开关信号产生电路103，根据所述产生关断信号VON和所述导通时间信号V_OFF，产生开关信号V_LOGIC；

在系统300中，关断时间产生电路302和锁相电路301分别用以产生关断时间信号V_OFF和导通时间信号V_ON，但是在另外一个实施例中断时间产生电路302和锁相电路301可以用以分别产生导通时间信号V_ON和关断时间信号V_OFF。这些替换，对于本领域技术人员而言是等同的，没有脱离本发明的保护范围。

锁相电路301，又称为锁相环，可以使信号V_LOGIC的周期(或者频率)等于参考时钟信号V_CLK的周期或者频率。

另外，关于锁相环的具体介绍可以参考[美]毕查德··拉扎维所著的《模拟CMOS集成电路设计》(西安交通大学出版社，第一版，2002年12月出版)第15章，其所有内容引为本说明书的现有技术。

如图4所示，在现有技术下，系统工作时，假定工作于D为33％的状态下。此时的导通时间为T₄₀，则关断时间为2*T₄₀(*表示乘或者倍)。某时刻，系统输出电压V_OUT发生变化，系统将工作于D为50％的状态。由于导通时间保持T₄₀不变，关断时间必然由2*T₄₀减小为T₄₀，则在T₄₃时间，系统周期由3*T₄₀减小为2*T₄₀。

参考图4，V_CLK为参考时钟信号，由于锁相电路301的作用，开关信号V_LOGIC的周期必然与参考时钟信号V_CLK的周期保持相同。假定导通时间信号V_ON与关断时间信号V_OFF均为高电平有效，即导通时间信号V_ON的高电平决定了导通时间，关断时间信号V_OFF的高电平决定了关断时间。假定初始状态与图4所示实施例相同，即系统开始工作于D为33％时候，此时导通时间为T₄₀，则关断时间为2*T₄₀，即T₄₁等于3*T₄₀。系统输出电压V_OUT发生变化，系统将工作于D为50％的状态，由于周期保持相同，T₄₂时间，开关信号V_LOGIC的导通时间变为1.5*T₄₀，开关信号V_LOGIC的关断时间也变为1.5*T₄₀。或者说，通过调整导通时间，保持周期不变。开关信号V_LOGIC的关断时间也发生变化，这个变化是输入输出电压以及系统负反馈环路调整的结果，其已经为本领域技术人员所熟悉。

图4中将导通时间(导通时间信号V_ON的高电平)和关断时间(关断时间信号V_OFF的高电平)之和得到了开关周期。但是，二者之和可以大于或者小于开关周期。例如在一个实施例中，开关信号产生电路103可以加上或者减去一个最小导通时间信号V_PULSE，系统的开关周期为三者之和导通时间加上关断时间后减去最小导通时间。在另外一个实施例中，开关信号产生电路103可以加上或者减去一个最小关断时间信号。

继续参考图3，锁相电路301包括误差产生电路3011，产生与所述参考时钟信号V_CLK和所述开关信号V_LOGIC周期相关的第一误差信号2013；第一比较器3012，根据所述误差信号2013调整所述导通时间信号V_ON的宽度。误差产生电路3011也称为鉴相器，将开关信号V_LOGIC周期和述参考时钟信号V_CLK的周期(或者频率)之差转变为一个电压或者电流信号。开关信号V_LOGIC周期增大(大于参考时钟信号V_CLK的周期)，第一误差信号2013减小，第一比较器2012减小所述导通时间信号V_ON的宽度；开关信号V_LOGIC周期减小(小于参考时钟信号的周期)，第一误差信号2013增大，第一比较器2012增大所述导通时间信号V_ON的宽度。在另外一个实施例中，开关信号V_LOGIC周期增大(大于参考时钟信号V_CLK的周期)，第一误差信号2013增大，第一比较器2012减小所述第二时间信号的宽度；开关信号V_LOGIC周期减小(小于参考时钟信号的周期)，第一误差信号2013减小，第一比较器2012增大所述第二时间信号的宽度。在一些实施例中，第一误差信号2013和开关信号V_LOGIC周期和述参考时钟信号V_CLK的周期(或者频率)之差呈线性关系。

在一个实施例中可以将所述开关信号V_LOGIC和所述参考时钟信号V_CLK直接相比较。在另外一个实施例中，可以将V_LOGIC进行处理，改变其占空比，获取另外一个周期相等的信号V_LOGIC1并与参考时钟信号V_CLK相比较。在其他的事实例中，还可以为开关信号V_LOGIC加上或者减去一个脉冲信号，得到具有具有另外一个周期的信号V_LOGIC2并与参考时钟信号V_CLK相比较。这些替换和更改，对于本领域技术人员而言是等同的，没有脱离本发明的保护范围。

如何将时钟信号V_CLK和所述开关信号V_LOGIC周期(或者频率)之差转换为第一误差信号2013已在参考文献中详细叙述，在此不在详细叙述。第一比较器2012如何根据第一误差信号2013调节(增大或者减小)导通时间信号V_ON的宽度，也是本领域人员所熟悉，以下将举出优化的实施例。

参见系统300，还包括第一受控电流源3011，受第一误差信号2013控制，随误差放大信号的增大而减小。在一个实施例中，第一受控电流源包括一个PMOS晶体管，栅极受第一误差信号2013控制；电容3013和第一受控电流源耦接在比较器的负端；以及电容器3013的放电通路(图中未示出)；第一比较器3012的正端，耦接第二参考信号V_TH。

参考图3和图4，在系统运行中，需要增大占空比，根据现有技术，由于导通时间T_ON不变，因此T_OFF将减小，这将导致开关信号V_LOGIC的周期T_LOGIC减小。开关信号V_LOGIC周期和述参考时钟信号V_CLK的周期之差经过误差产生电路2011放大，第一误差信号2013的电压升高，受控电流源3011的充电电流将减小。根据图5，V_C3013表示电容上电压。在T₅₁时段，充电电流的减小导致第一比较器3012翻转滞后，即导通时间T_ON增大，进而增大开关信号V_LOGIC的周期T_LOGIC。由T₅₁时段至T₅₂时段，占空比已经由33％变为50％，开关信号V_LOGIC周期却保持相同。

图6示出根据本申请的一个实施例的开关控制电路的示意性框图，相同的部件或特征用相同的附图标记表示。系统600的锁相电路601还包括，电流源6011对电容3013充电，电流源6011与电容3013耦接至比较器3012的负端；第一误差信号2013直接耦接至第一比较器3012的正端。

在系统运行中，需要增大占空比，根据现有技术，T_OFF将减小，导致T_LOGIC减小。开关信号V_LOGIC周期和参考时钟信号V_CLK的周期之差经过误差产生电路2011放大，第一误差信号2013的电压V₂₀₁₃升高(第一比较器3012正端电压升高)。如图7所示，第一比较器3012正端电压升高，而充电电流保持不变。电容器3013需要更长的时间才能使得第一比较器3012负端电压升高到正端电压，即导通时间T_ON增大。由T₇₁时段至T₇₂时段，占空比已经由33％变为50％，开关信号V_LOGIC周期却保持相同。

系本申请的实施例，将锁相电路引入固定导通时间型或者固定关断时间型开关控制电路中，克服了电源电压V_IN或者系统输出电压V_OUT等发生变化时，开关频率随之变化的技术难题。但是锁相环路的调整，是在开关信号V_LOGIC周期发生变化后将其重新调整为设定周期，具有滞后性。为了获取更好的速度周期调整速度，通常加入电流正馈环路。

根据公式(1)和(2)可以得出，

$T_{\mathrm{LOGIC}}=T_{\mathrm{ON}}+T_{\mathrm{OFF}}=\frac{V_{\mathrm{IN}}}{V_{\mathrm{OUT}}}\×T_{\mathrm{ON}}---\left(3\right)$

根据图7所示，假定充电电流为I_CH，则有

$T_{\mathrm{ON}}=\frac{V_{2013}}{I_{\mathrm{CH}}}---\left(4\right)$

根据(3)和(4)可知，

$T_{\mathrm{LOGIC}}=T_{\mathrm{ON}}+T_{\mathrm{OFF}}=\frac{V_{\mathrm{IN}}}{V_{\mathrm{OUT}}}\×\frac{V_{203}}{I_{\mathrm{CH}}}---\left(5\right)$

使用一个与V_IN/V_OUT呈线性关系的充电电流I_CH，则可以在无需锁相环路201时使得开关信号V_LOGIC的周期保持不变。获取V_IN/V_OUT成正比的电流，已经为本领域技术人员所熟悉。但是通常获取的电路，V_IN/V_OUT的线性度不够，导致其频率依然发生变化。因此需要将正馈电路和锁相环路配合使用。

图8示出根据本申请的一个实施例的开关控制的示意性框图，相同的部件或特征用相同的附图标记表示。系统800包括锁相环路601，产生导通时间信号V_ON；第二受控电流源8011，受输入输出电压控制。在一个实施例中，电流源和输入输出电压比值(V_IN/V_OUT)呈线性关系。在一个实施例中，电流源和输入输出电压比值(V_IN/V_OUT)成正比。在一个实施例中还可以和输入输出电压差成正比，既可以是线行也可以是非线性。由于系统的频率主要取决于锁相回路，正馈环路的作用是提供尽可能的快的反应速度，因此可以不要求其一定与输入输出电压差成线性关系。

尽管本发明已经结合其具体示例性实施方式进行了描述，很显然的是，多种备选、修改和变形对于本领域技术人员是显而易见的。由此，在此阐明的本发明的示例性实施方式是示意性的而并非限制性。可以在不脱离本发明的精神和范围的情况下作出修改。

在本公开内容中所使用的量词“一个”、“一种”等不排除复数。文中的“第一”、“第二”等仅表示在实施例的描述中出现的先后顺序，以便于区分类似部件。“第一”、“第二”在权利要求书中的出现仅为了便于对权利要求的快速理解而不是为了对其进行限制。权利要求书中的任何附图标记都不应解释为对范围的限制。

Claims (13)

1.一种开关控制电路，包括：

第一时间产生电路，产生关断时间信号；

锁相电路，产生导通时间信号；

开关信号产生电路，根据所述关断时间信号和所述导通时间信号，产生开关信号用于控制功率开关的导通和关断；

其中，所述锁相电路接收参考时钟信号，比较所述参考时钟信号和所述开关信号，通过调整所述导通时间信号使所述开关信号的周期等于所述参考时钟信号的周期。

2.根据权利要求1所述的开关控制电路，其特征在于，所述导通时间信号具有导通时间，所述关断时间信号具有关断时间，所述导通时间和所述关断时间之和为所述开关信号的周期。

3.根据权利要求1所述的开关控制电路，其特征在于，所述锁相电路包括：

误差产生电路，产生与所述参考时钟信号周期和所述开关信号周期相关的第一误差信号；

第一比较器，根据所述第一误差信号调整所述导通时间信号。

4.根据权利要求3所述的开关控制电路，其特征在于，还包括：

第一受控电流源，耦接于所述第一比较器的第一端，受所述第一误差信号控制；

第一电容器，耦接于所述第一比较器的第一端；

所述第一比较器的第二端耦接于第二参考信号。

5.根据权利要求3所述的开关控制电路，其特征在于，还包括：

第一电流源，耦接于所述第一比较器的第一端；

第一电容器，耦接于所述第一比较器的第一端；

所述第一比较器的第二端耦接于所述第一误差信号。

6.根据权利要求4或者5所述的开关控制电路，其特征在于，还包括第二受控电流源，耦接于所述第一比较器的第一端，所述第二受控电流源受输入电压和输出电压控制。

7.根据权利要求6所述的开关控制电路，其特征在于，所述输入电压与所述输出电压之差增大，所述第二受控电流源增大。

8.根据权利要求7所述的开关控制电路，其特征在于，所述第二受控电流源包括一个PMOS晶体管。

9.根据权利要求1所述的开关控制电路，其特征在于，

所述第一时间产生电路包括：

第二比较器，第一输入耦接至第一参考信号，第二输入端耦接至所述开关控制电路的输出信号；

所述开关控制电路还包括，

功率开关；以及

滤波电路。

10.一种开关控制方法，包括：

产生关断时间信号；

产生导通时间信号；

根据所述关断时间信号和所述导通时间信号，产生开关信号用于控制功率开关的导通和关断；

提供参考时钟信号；

比较所述参考时钟信号和所述开关信号，通过调整所述导通时间信号使所述开关信号的周期等于所述参考时钟信号的周期。

11.根据权利要求10所述的开关控制方法，其特征在于，所述导通时间信号具有导通时间，所述关断时间信号具有关断时间，所述导通时间和所述关断时间之和为所述开关信号的周期。

12.根据权利要求10所述的开关控制方法，其特征在于，通过锁相电路比较所述参考时钟信号和所述开关信号的周期，调整所述导通时间信号。

13.根据权利要求12所述的开关控制方法，其特征在于，所述锁相电路包括：

误差产生电路，产生与所述参考时钟信号周期和所述开关信号周期相关的第一误差信号；

第一比较器，根据所述第一误差信号调整所述导通时间信号。

Images