[go: up one dir, main page]

CN102213881B - 电光装置及电子设备 - Google Patents

电光装置及电子设备 Download PDF

Info

Publication number
CN102213881B
CN102213881B CN201110090666.7A CN201110090666A CN102213881B CN 102213881 B CN102213881 B CN 102213881B CN 201110090666 A CN201110090666 A CN 201110090666A CN 102213881 B CN102213881 B CN 102213881B
Authority
CN
China
Prior art keywords
electrode
additional
electro
electrically connected
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110090666.7A
Other languages
English (en)
Other versions
CN102213881A (zh
Inventor
森胁稔
望月宏明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
138 East Lcd Display Development Co ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN102213881A publication Critical patent/CN102213881A/zh
Application granted granted Critical
Publication of CN102213881B publication Critical patent/CN102213881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及电光装置及电子设备。电光装置具备:像素电极;晶体管,其对应于像素电极而设置;数据线,其与晶体管电连接;存储电容,其设置于像素电极与晶体管之间,且通过将第1电极与第2电极隔着电容绝缘膜相对配置而形成;以及附加电容,其通过将第1附加电容电极与第2附加电容电极隔着附加电容绝缘膜相对配置而形成,且其与数据线电连接,所述第1附加电容电极与第1电极设置于同一层,所述第2附加电容电极与第1电极及第2电极设置于不同层。

Description

电光装置及电子设备
技术领域
本发明涉及例如液晶装置等电光装置以及具备该电光装置的例如液晶投影机等电子设备的技术领域。
背景技术
作为这种电光装置,例如有通过切换采样电路中的采样开关的接通、断开,而对数据线供给图像信号的类型。在这样的装置中,提出有以下的技术:例如由于可能产生采样开关的漏侧的数据线的图像信号电位变得比原本低的现象(所谓下推)、相反地变得高的现象(所谓上推),所以在延伸于周边区域的数据线的一部分设置附加电容(例如参照专利文献1及2)。
【专利文献1】特开2004-125887号公报
【专利文献2】特开2008-8942号公报
设置于数据线的附加电容,若例如与设置于像素部的保持电容比较,则容易被施加静电等比较高的电压。但是,在上述的专利文献1以及2中,关于提高附加电容的耐压性能的内容没有任何记载,若假设非预期的高电压施加于附加电容,则有可能引起显示上的不良状况、进而引起装置的故障。即,在上述的技术中,存在不能获得装置的充分的可靠性的技术问题。
发明内容
本发明是鉴于例如上述的问题而提出的,其目的在于提供可以实现高可靠性的电光装置及电子设备。
本发明的电光装置,为了解决上述问题,具备:像素电极;晶体管,其对应于前述像素电极而设置;数据线,其与前述晶体管电连接;存储电容,其设置于前述像素电极与前述晶体管之间,且通过将第1电极与第2电极隔着电容绝缘膜相对配置而形成,所述第2电极设置于前述第1电极与前述晶体管之间;以及附加电容,其通过将第1附加电容电极与第2附加电容电极隔着附加电容绝缘膜相对配置而形成,且其与前述数据线电连接,所述第1附加电容电极与前述第1电极设置于同一层,所述第2附加电容电极与前述第1电极及前述第2电极设置于不同层。
本发明的电光装置,例如在设置有像素电极及作为电连接于该像素电极的像素开关用TFT等的晶体管的元件基板和设置有与像素电极相对的对置电极的对置基板之间,夹持液晶等电光物质而构成。在该电光装置的工作时,通过向像素电极选择地供给图像信号,而进行排列有多个像素电极的像素区域(或图像显示区域)的图像显示。而且,通过使电连接于数据线与像素电极间的晶体管导通截止,以预定的定时从数据线对像素电极供给图像信号。
在本发明中,在像素电极与晶体管间设置有存储电容。存储电容,通过将第1电极及第2电极隔着电容绝缘膜相对配置而形成。更具体地,第1电极及第2电极中的一个电极,通过被供给图像信号而作为像素电位侧电容电极发挥作用,另一个电极,通过被供给向对置电极供给的共用电位等恒定电位而作为固定电位侧电容电极发挥作用。根据该存储电容,能够提高像素电极的电位保持特性,实现对比度提高和/或闪烁的减轻。
在本发明中,进而,在例如位于显示区域的周边的周边区域,在数据线设置有附加电容。根据该附加电容,可以抑制例如数据线所应该保有的电位的变化。因此,能够防止因数据线的电位变化引起的显示不均的发生,能够使显示品质提高。
在此,在本发明中,特别地,上述的附加电容,通过将与在显示区域形成存储电容的第1电极设置于同一层的第1附加电容电极和与第1电极及第2电极设置于不同层的第2附加电容电极,隔着附加电容绝缘膜相对配置而形成。即,形成附加电容的一个电极作为与形成存储电容的电极同一层而设置,另一个电极作为与形成存储电容的电极不同的层而设置。而且,在此所谓的“同一层”,意味着通过同一成膜工序形成的层。
根据上述的结构,由于形成附加电容的第1附加电容电极与第2附加电容电极相互作为不同层而设置,所以能够提高附加电容的耐压性能。具体地,通过将第1附加电容电极与第2附加电容电极相互作为不同层而设置,能够以相对的2个电极的端面相互不对齐的方式形成。因此,能够防止电场集中,提高耐压性能。
附加电容,若例如与设置于显示区域的存储电容比较,则容易被施加静电等比较高的电压。因此,通过提高附加电容的耐压性能,能够极其有效地提高装置的可靠性。
进而,由于第1附加电容电极与形成存储电容的第1电极设置于同一层,所以例如与将第1附加电容电极及第2附加电容电极共同作为与形成存储电容的第1电极及第2电极不同的层而设置的情况比较,能够防止装置结构及制造工序的高度复杂化和/或制造成本的增大。
如以上说明的,根据本发明的电光装置,能够适合地提高附加电容的耐压性能。因而,可以实现可靠性高的装置。
在本发明的电光装置的一种方式中,前述第1电极及前述第2电极,通过同时进行图案形成而形成于相互相同的区域。
根据该方式,形成存储电容的第1电极及第2电极,通过在形成了构成其各自的2个膜后同时进行图案形成,而形成于相互相同的区域。而且,在此所谓的“同时”,并不意味着第1电极及第2电极完全同时被进行图案形成,而意味着第1电极及第2电极通过同一工序被进行图案形成。第1电极及第2电极,例如在以层叠方式进行成膜后统一被进行蚀刻。
通过使第1电极及第2电极形成于相互相同的区域,可以有效地形成存储电容。即,能够以比较小的空间实现高电容值。此外,若假设将第1附加电容电极及第2附加电容电极,分别作为与第1电极及第2电极同一层而设置,则第1附加电容电极及第2附加电容电极也形成于相互相同的区域,有可能使附加电容的耐压性能显著降低。但是,第2附加电容电极作为与第1电极及第2电极不同的层而设置。因此,能够防止附加电容的耐压性能的降低。
在本发明的电光装置的另一方式中,具备:第3电极,其与前述第2附加电容电极设置于同一层;前述第1电极与前述第3电极,隔着另一电容绝缘膜而相对配置。
根据该方式,能够用第1电极及第3电极形成存储电容。因此,存储电容,在第1电极与第2电极间和第1电极与第3电极间的2个位置形成。因此,可以提高每单位面积的电容值。
在具备上述的第3电极的方式中,也可以构成为,前述第1电极电连接于前述像素电极及前述晶体管;前述第2电极及前述第3电极,电连接于供给恒定电位的恒定电位布线。
在该情况下,第1电极,例如与像素电极和/或对晶体管与像素电极的电连接进行中继的中继层,经由接触孔电连接。因此,第1电极被设定为与像素电极相同的电位。另一方面,第2电极及第3电极,例如与电容线通过接触孔电连接,被供给向对置电极供给的共用电位等恒定电位。
根据上述的结构,能够在第1电极与第2电极间和第1电极与第3电极间可靠地形成存储电容,成为这些存储电容并列连接而成的结构。因此,能够以比较少的面积形成高密度的存储电容。
或者,在具备第3电极的方式中,也可以构成为,前述第1电极,电连接于供给恒定电位的恒定电位布线;前述第2电极及前述第3电极,电连接于前述像素电极及前述晶体管。
在该情况下,第1电极,例如与电容线通过接触孔电连接,被供给向对置电极供给的共用电位等恒定电位。另一方面,第2电极及第3电极,经由接触孔,例如与像素电极和/或对晶体管与像素电极的电连接进行中继的中继层,经由接触孔电连接。因此,第2电极及第3电极被设定为与像素电极相同的电位。
根据上述的结构,能够在第1电极与第2电极间和第1电极与第3电极间可靠地形成存储电容,成为这些存储电容并列连接而成的结构。因此,能够以比较少的面积形成高密度的存储电容。
在本发明的电光装置的另一方式中,前述第1附加电容电极,电连接于与前述第2电极设置于同一层的电极。
根据该方式,由于与第1电极设置于同一层的第1附加电容电极,电连接于与第2电极设置于同一层的电极,所以能够对第1附加电容电极稳定地供给电位。另外,通过将被认为耐压性能比较低的电极间预先电连接,可以防止因非预期的短路等引起的装置的不良状况。
在本发明的电光装置的另一方式中,具备:图像信号供给单元,其按包括多条前述数据线的每一数据线块供给前述图像信号;与位于前述数据线块的端部的数据线电连接的前述附加电容,比与前述数据线块的其他数据线电连接的前述附加电容小。
根据该方式,特别地,按包括多条数据线的每一数据线块供给图像信号。在这样的情况下,位于各数据线块的端部的数据线,由于与其相邻的数据线中包含其他的数据线块的数据线,所以与相同数据线块的其他数据线所产生的寄生电容不同。
具体地,在对位于数据线块的端部的数据线进行写入的情况下,相邻的数据线(即其他数据线块的数据线)成为保持或写入完成了的状态。因此,寄生电容变得比较大。另一方面,在对不位于数据线块的端部的数据线进行写入的情况下,相邻的数据线也同样处于进行写入的状态。因此,寄生电容变得比较小。因此,如果假设不实施任何的对策,则在数据线块内的各数据线会产生寄生电容的不均一。
然而,在本方式中,与位于数据线块的端部的数据线电连接的附加电容,比与数据线块的其他数据线电连接的附加电容小。即,通过将寄生电容会变得比较大的数据线的附加电容设定得较小,能够减小将寄生电容及附加电容合计而得到的电容值的不均一。因此,可以有效地防止因电容值的不均一引起的系列条纹等显示上的不良状况。
本发明的电子设备,为了解决上述问题,具备上述的本发明的电光装置(还包括其各种方式)。
根据本发明的电子设备,由于具备上述的本发明所涉及的电光装置,所以能够实现可靠性高的投影型显示装置、电视机、移动电话机、电子记事簿、文字处理器、取景器型或监视器直视型的录像机、工作站、电视电话机、POS终端、触摸面板等各种电子设备。此外,作为本发明的电子设备,也可以实现例如电子纸等电泳装置等。
本发明的作用及其他的优点可从接下来说明的用于实施发明的方式中所明确。
附图说明
图1是表示第1实施方式所涉及的电光装置的整体结构的俯视图。
图2是图1的H-H′线剖面图。
图3是第1实施方式所涉及的电光装置的图像显示区域的各种元件、布线等的等价电路图。
图4是透视地表示第1实施方式所涉及的电光装置的TFT周边的导电层的配置的俯视图。
图5是图4的A-A′线剖面图。
图6是图4的B-B′线剖面图。
图7是透视地表示第1实施方式所涉及的电光装置的构成附加电容的各层的俯视图。
图8是图7的C-C′线剖面图。
图9是透视地表示比较例所涉及的电光装置的构成附加电容的各层的俯视图。
图10是图9的D-D′线剖面图。
图11是透视地表示第2实施方式所涉及的电光装置的TFT周边的导电层的配置的俯视图。
图12是图11的E-E′线剖面图。
图13是图11的F-F′线剖面图。
图14是透视地表示第2实施方式所涉及的电光装置的构成附加电容的各层的俯视图。
图15是图14的G-G′线剖面图。
图16是透视地表示第3实施方式所涉及的电光装置的TFT周边的导电层的配置的俯视图。
图17是图16的I-I′线剖面图。
图18是图16的J-J′线剖面图。
图19是表示第4实施方式所涉及的电光装置的结构的俯视图。
图20是表示第4实施方式所涉及的电光装置中的附加电容的结构的概念图。
图21是表示作为应用了电光装置的电子设备的一例的投影机的结构的俯视图。
符号说明
1a...半导体层,3b...栅电极,6a...数据线,7...采样电路,9a...像素电极,10...TFT阵列基板,10a...像素显示区域,11...扫描线,20...对置基板,30...TFT,50...液晶层,70...存储电容,71...下部电容电极,72...上部电容电极,75...电介质膜,101...数据线驱动电路,104...扫描线驱动电路,200...电容中继层,201、202...并列电容电极,300...电容线,400...附加电容,401...第1附加电容电极,402...第2附加电容电极,403...第3附加电容电极,600...像素部,700...移位寄存器,800...图像信号线。
具体实施方式
以下,关于本发明的实施方式参照附图进行说明。
电光装置
关于本实施方式所涉及的电光装置,参照图1至图20进行说明。另外,在以下的实施方式中,作为本发明的电光装置的一例,举出驱动电路内置型的TFT(ThinFilmTransistor,薄膜晶体管)有源矩阵驱动方式的液晶装置为例进行说明。
第1实施方式
首先,关于本实施方式所涉及的电光装置的整体结构,参照图1以及图2进行说明。在此,图1是表示本实施方式所涉及的电光装置的整体结构的俯视图,图2是图1的H-H′线剖面图。
在图1以及图2中,在本实施方式所涉及的电光装置中,相对配置有TFT阵列基板10和对置基板20。TFT阵列基板10例如是石英基板、玻璃基板等透明基板、硅基板等。对置基板20例如是石英基板、玻璃基板等透明基板。在TFT阵列基板10与对置基板20之间封入有液晶层50。液晶层50,例如包含一种或混合了多种类型的向列液晶而得到的液晶,其在一对取向膜之间取预定的取向状态。
TFT阵列基板10与对置基板20,通过设置在密封区域的密封材料52相互粘接,其中密封区域位于设置有多个像素电极的图像显示区域10a的周围。
密封材料52,包含用于使两基板贴合的例如紫外线固化树脂、热固化树脂等,其在制造过程中被涂敷于TFT阵列基板10上之后,通过紫外线照射、加热等而固化。在密封材料52中,散布有用于使TFT阵列基板10与对置基板20的间隔(即,基板间间隙)成为预定值的玻璃纤维或者玻璃珠等间隙材料。而且,也可以除了在密封材料52中混入间隙材料之外还或者代之,在图像显示区域10a或者位于图像显示区域10a的周边的周边区域配置间隙材料。
与配置有密封材料52的密封区域的内侧并行地,在对置基板20侧设置有对图像显示区域10a的框缘区域进行限定的遮光性的框缘遮光膜53。而且,这样的框缘遮光膜53的一部分或全部,也可以作为内置遮光膜设置在TFT阵列基板10侧。
在周边区域之中的位于配置有密封材料52的密封区域的外侧的区域,沿TFT阵列基板10的一边设置有数据线驱动电路101及外部电路连接端子102。扫描线驱动电路104设置为,沿与该一边相邻的2边,且被框缘遮光膜53所覆盖。进而,为了连接这样设置于图像显示区域10a的两侧的二个扫描线驱动电路104之间,以沿着TFT阵列基板10的剩余的一边且被框缘遮光膜53所覆盖的方式设置有多条布线105。
在TFT阵列基板10上的与对置基板20的4个角部相对的区域,配置有用于用上下导通材料107连接两基板间的上下导通端子106。由此,能够在TFT阵列基板10与对置基板20之间获得电导通。
在图2中,在TFT阵列基板10上,形成有层叠结构,该层叠结构是制作作为驱动元件的像素开关用的TFT和/或扫描线、数据线等布线而成的层叠结构。关于该层叠结构的详细的结构,虽然在图2中省略了图示,但在该层叠结构上,包含ITO(IndiumTinOxide,氧化铟锡)等透明材料的像素电极9a,按每一像素以预定的图案形成为岛状。
像素电极9a,以与对置电极21相对的方式在TFT阵列基板10上的图像显示区域10a。在TFT阵列基板10的面对液晶层50的一侧的表面、即像素电极9a上,以覆盖像素电极9a的方式形成有取向膜16。
在对置基板20的与TFT阵列基板10的相对面上,形成有遮光膜23。遮光膜23,例如在对置基板20的相对面上,俯视地看形成为格子状。在对置基板20中,通过遮光膜23限定非开口区域,通过遮光膜23划分的区域,成为使例如从投影机用的灯和/或正视用的背光源出射的光透射的开口区域。而且,也可以将遮光膜23形成为条纹状,通过该遮光膜23和设置于TFT阵列基板10侧的数据线等各种构成要素限定非开口区域。
在遮光膜23上,以与多个像素电极9a相对的方式形成有包含ITO等透明材料的对置电极21。此外,在遮光膜23上,为了在图像显示区域10a进行彩色显示,也可以在包含开口区域及非开口区域的一部分的区域,形成在图2中未图示的滤色器。在对置基板20的相对面上的对置电极21上,形成有取向膜22。
还有,在图1及图2所示的TFT阵列基板10上,除了上述的数据线驱动电路101、扫描线驱动电路104等驱动电路之外,还可以形成:对图像信号线上的图像信号进行采样而提供给数据线的采样电路,对多条数据线、在图像信号之前分别提供预定电压电平的预充电信号的预充电电路,用于对制造过程中和/或出厂时的该电光装置的质量、缺陷等进行检查的检查电路等。
接着,关于本实施方式所涉及的电光装置的像素部的电结构,参照图3进行说明。这里,图3是构成本实施方式所涉及的电光装置的图像显示区域的、形成为矩阵状的多个像素中的各种元件、布线等的等价电路图。
在图3中,在构成图像显示区域10a的、形成为矩阵状的多个像素的各个中,形成有像素电极9a及TFT30。TFT30,与像素电极9a电连接,其在本实施方式所涉及的电光装置的工作时对像素电极9a进行开关控制。被供给图像信号的数据线6a,电连接于TFT30的源。写入到数据线6a的图像信号S1、S2、...、Sn,既可以按该顺序依次线地进行供给,也可以对于相邻的多条数据线6a,按每组进行供给。
在TFT30的栅上电连接扫描线11,本实施方式所涉及的电光装置构成为,以预定的定时,脉冲性地将扫描信号G1、G2、...、Gm,按该顺序依次线地施加到扫描线11。像素电极9a,电连接于TFT30的漏,通过使作为开关元件的TFT30闭合其开关一定期间,从数据线6a提供的图像信号S1、S2、...、Sn以预定的定时被写入像素电极9a。经由像素电极9a对作为电光物质的一例的液晶写入的预定电平的图像信号S1、S2、...、Sn,在与形成于对置基板的对置电极之间被保持一定期间。
构成液晶层50(参照图2)的液晶,通过其分子集合的取向和/或秩序依所施加的电压电平而发生变化,可以对光进行调制、实现灰度等级显示。例如,如果是常白模式,则与以各像素为单位施加的电压相应地,对于入射光的透射率减少;如果是常黑模式,则与以各像素为单位施加的电压相应地,对于入射光的透射率增加,从而作为整体从电光装置出射具有与图像信号相应的对比度的光。
在此,为了防止所保持的图像信号发生泄漏,与形成于像素电极9a与对置电极21(参照图2)之间的液晶电容并列地附加有存储电容70。关于存储电容70的具体的结构,后面进行详述。
接下来,关于实现上述工作的像素部的具体的结构,参照图4至图6进行说明。这里,图4是透视地表示第1实施方式所涉及的电光装置的TFT周边的导电层的配置的俯视图。此外,图5是图4的A-A′线剖面图,图6是图4的B-B′线剖面图。而且,在图4至图6中,为了使各层、各部件成为在附图上可以识别的程度的大小,按该各层、各部件使比例尺不同。此外,在图4中,为了说明的方便,关于比半导体层靠下层侧以及比数据线靠上层侧的各层省略了图示。
在图4及图5中,TFT30构成为包含半导体层1a和栅电极3b。
半导体层1a,例如含有多晶硅,包括具有沿着Y方向的沟道长度的沟道区域1a′、数据线侧LDD区域1b及像素电极侧LDD区域1c、数据线侧源漏区域1d及像素电极侧源漏区域1e。即,TFT30具有LDD结构。
数据线侧源漏区域1d及像素电极侧源漏区域1e,以沟道区域1a′为基准,沿着Y方向大致镜像对称地形成。数据线侧LDD区域1b形成于沟道区域1a′与数据线侧源漏区域1d之间,像素电极侧LDD区域1c形成于沟道区域1a′与像素电极侧源漏区域1e之间。
数据线侧LDD区域1b、像素电极侧LDD区域1c、数据线侧源漏区域1d以及像素电极侧源漏区域1e,是通过例如离子注入法等杂质注入在半导体层1a注入杂质而成的杂质区域。数据线侧LDD区域1b及像素电极侧LDD区域1c分别形成为与数据线侧源漏区域1d以及像素电极侧源漏区域1e相比杂质少的低浓度的杂质区域。根据这样的杂质区域,在TFT30的非工作时,能够使在源区域与漏区域间流动的截止电流减少,并且抑制在TFT30的工作时流动的导通电流的减少。
而且,虽然TFT30优选具有LDD结构,但是既可以是在数据线侧LDD区域1b、像素电极侧LDD区域1c不进行杂质注入的偏置结构,也可以是将栅电极作为掩模而通过高浓度地注入杂质形成数据线侧源漏区域以及像素电极侧源漏区域的自对准型。
栅电极3b,例如包含导电性多晶硅,以部分地与半导体层1a的沟道区域1a′相对的方式形成。栅电极3b与半导体层1a之间通过栅绝缘膜2而绝缘。另外,在与栅电极3b同层,形成有第1中继层91。
在图5及图6中,在与TFT阵列基板10上的TFT30相比、隔着基底绝缘膜12靠下层侧,设置有扫描线11。扫描线11包含遮光性材料,该遮光性材料是例如包含Ti(钛)、Cr(铬)、W(钨)、Ta(钽)、Mo(钼)、Pd(钯)等高熔点金属之中的至少一种的金属单体、合金、金属硅化物、聚硅化物、将它们层叠而成的材料。扫描线11还作为下侧遮光膜发挥作用,该下侧遮光膜对TFT30的沟道区域1a’及其周边进行遮光,以防止TFT阵列基板10的背面反射、在多板式的投影机等中从其他液晶装置发出且穿过合成光学系统而来的光等从TFT阵列基板10侧入射到装置内的返回光的照射。
在图6中,扫描线11经由接触孔82a及82b与栅电极3b电连接。由此,对栅电极3b供给通过扫描线11传递的栅信号。
基底绝缘膜12,除了将TFT30与扫描线11层间绝缘的功能之外,还通过形成于TFT阵列基板10的整面,而具有防止因TFT阵列基板10的表面的研磨时的粗糙、清洗后残留的污渍等而使像素开关用TFT30的特性的劣化的功能。
在图5及图6中,在与TFT阵列基板10上的TFT30相比、隔着第1层间绝缘膜41靠上层侧,设置有存储电容70。存储电容70通过将下部电容电极71与上部电容电极72隔着电介质膜75相对配置而形成。而且,这里的下部电容电极71是本发明的“第2电容电极”的一例,上部电容电极72是本发明的“第1电容电极”的一例,电介质膜75是本发明的“电容绝缘膜”的一例。
上部电容电极72是经由后述的电容线300与恒定电位电源电连接、维持为固定电位的固定电位侧电容电极。上部电容电极72包含非透明的金属膜,还作为对TFT30进行遮光的上侧遮光膜(内置遮光膜)而发挥作用,所述非透明的金属膜包含例如Al(铝)、Ag(银)等金属或合金。而且,上部电容电极72,也可以由例如包含Ti、Cr、W、Ta、Mo、Pd等高熔点金属之中的至少一种的金属单体、合金、金属硅化物、聚硅化物、将它们层叠而成的材料构成。在该情况下,能够提高作为上部电容电极72的内置遮光膜的功能。
下部电容电极71是电连接于TFT30的像素电极侧源漏区域1e以及像素电极9a的像素电位侧电容电极。更具体地,下部电容电极71经由接触孔83与像素电极侧源漏区域1e电连接,并且经由接触孔84电连接于第1中继层91。第1中继层91经由接触孔85电连接于第2中继层92。第2中继层92经由接触孔86电连接于第3中继层93。第3中继层93经由接触孔87电连接于像素电极9a。即,下部电容电极71,与第1中继层91、第2中继层92及第3中继层93一起,对像素电极侧源漏区域1e与像素电极9a间的电连接进行中继。而且,下部电容电极71,除了作为像素电位侧电容电极的功能之外,还具有作为配置于作为上侧遮光膜的上部电容电极72与TFT30之间的光吸收层或遮光膜的功能。
电介质膜75具有包括例如HTO(HighTemperatureOxide,高温氧化)膜、LTO(LowTemperatureOxide,低温氧化)膜等氧化硅(SiO2)膜或氮化硅(SiN)膜等的单层结构或多层结构。
上述的上部电容电极72、下部电容电极71以及电介质膜75,例如通过使用同一掩模进行图案形成而在相同区域形成。根据这样形成的存储电容70,可以提高像素电极9a的电位保持特性,实现对比度提高和/或闪烁的减轻这样的显示特性的提高。
在图5及图6中,在与TFT阵列基板10上的存储电容70相比、隔着第2层间绝缘膜42靠上层侧,设置有电容中继层200。电容中继层200经由形成于第2层间绝缘膜42的接触孔250与上部电容电极72电连接,构成为可以将经由电容线300供给的电位供给至上部电容电极72。具体地,如图6所示,电容线300经由接触孔88与第4中继层94电连接。此外,第4中继层94经由接触孔89与遮光膜200电连接。从电容线300,作为固定电位,供给例如对置共用电位(即供给于对置电极20(参照图2)的电位)。
在图5及图6中,在与TFT阵列基板10上的遮光膜200相比、隔着第3层间绝缘膜43靠上层侧,设置有数据线6a、第2中继层92及第4中继层94。
数据线6a,经由贯通第1层间绝缘膜41、第2层间绝缘膜42以及第3层间绝缘膜43的接触孔81电连接于半导体层1a的数据线侧源漏区域1d。数据线6a及接触孔81内部,包括例如Al-Si-Cu、Al-Cu等含Al(铝)材料、或铝单体、或Al层与TiN层等的多层膜。数据线6a还具有对TFT30进行遮光的功能。
第2中继层92及第4中继层94,在第3层间绝缘膜43上与数据线6a形成于同层。数据线6a、第2中继层92及第4中继层94,通过在第3层间绝缘膜43上使用薄膜形成法形成例如包含金属膜等导电材料的薄膜,并通过将该薄膜部分地除去、即图案形成而以相互间隔的状态形成。这样,如果以同一工序形成数据线6a、第2中继层92及第4中继层94,则能够使装置的制造工艺变得简便。
在图5及图6中,在与TFT阵列基板10上的数据线6a相比、隔着第4层间绝缘膜44靠上层侧,设置有电容线300及第3中继层93。
电容线300例如包含铝等金属而构成,如上所述,其对上部电容电极72供给固定电位。另一方面,与电容线300形成于同层的第3中继层93,对半导体层1a的像素电极侧源漏区域1e与像素电极9a的电导通进行中继。
在图5及图6中,像素电极9a在与电容线300相比、隔着第5层间绝缘膜45靠上层侧形成。像素电极9a,经由第3中继层93、第2中继层92、第1中继层及下部电容电极71电连接于半导体层1a的像素电极侧源漏区域1e。将像素电极9a与第3中继层93电连接的接触孔87,通过在以贯通第5层间绝缘膜45的方式形成的孔部的内壁进行ITO等构成像素电极9a的导电材料的成膜而形成。在像素电极9a的上侧表面,设置有实施了研磨处理等预定的取向处理的取向膜。
上述的像素部的结构在各像素部是相同的,在图像显示区域10a(参照图1)周期性地形成有这样的像素部。
接着,在位于上述的像素部的周边的周边区域,关于以与数据线电连接的方式设置的附加电容,参照图7至图10进行说明。这里,图7是透视地表示第1实施方式所涉及的电光装置的构成附加电容的各层的俯视图。图8是图7的C-C′线剖面图。此外,图9是透视地表示比较例所涉及的电光装置的构成附加电容的各层的俯视图,图10是图9的D-D′线剖面图。而且,在图7至图10中,仅示出在图5和/或图6中所示的各层之中与附加电容关联密切的层,关于其他层则适宜省略图示。
在图7及图8中,在周边区域的形成附加电容的位置周边,在与数据线6a同层,设置有电容中继层6b及检查电路连接布线6c。
数据线6a,在其端部,经由接触孔501电连接于中继层405。另外,经由接触孔502电连接于第1附加电容电极401。
第1附加电容电极401与像素部的上部电容电极72设置于同一层。第3附加电容电极403与像素部的下部电容电极71设置于同一层,并隔着电容绝缘膜75与第1附加电容电极401相对配置。第1附加电容电极401与第3附加电容电极403经由接触孔505电连接。此外,第3附加电容电极403,经由接触孔503电连接于中继层405。因此,在第1附加电容电极401与第3附加电容电极403之间不形成电容。
电容中继层6b,是从电容线被供给恒定电位的层,其经由接触孔504与第2附加电容电极402电连接。因此,第2附加电容电极402被设定为恒定电位。第2附加电容电极402与像素部的电容中继层200(参照图5或图6)设置于同一层。
检查电路连接布线6c,经由接触孔506与中继层405电连接。检查电路连接布线6c,其与图示的端部相反的端部电连接于检查电路。由此,可以对数据线6a供给检查用的电位。
在本实施方式中,在第1附加电容电极401与第2附加电容电极402间形成附加电容400。根据该附加电容400,可以抑制例如数据线6a所应该保有的电位的变化(例如下推和/或上推)。因此,能够防止因数据线6a的电位变化引起的显示不均的发生,能够使显示品质提高。
在此,在本实施方式中,特别地,形成附加电容400的第1附加电容电极401与像素部的上部电容电极72设置于同一层,第2附加电容电极402与电容中继层200设置于同一层。即,形成附加电容400的一个电极作为与形成存储电容70的电极同一层而设置,另一个电极作为与形成存储电容70的电极不同的层而设置。
根据上述的结构,由于形成附加电容400的第1附加电容电极401与第2附加电容电极402相互作为不同层而设置,所以能够提高附加电容的耐压性能。更具体地,如从图也可以看出的,能够以第1附加电容电极401与第2附加电容电极402的端面相互不对齐的方式形成。因此,能够防止电场集中,提高附加电容400的耐压性能。
在图9及图10中,考虑下述情况:附加电容400在与形成存储电容70的层相同的2层(即与上部电容电极72同一层的第1附加电容电极401以及与下部电容电极71同一层的第3附加电容电极403)间形成。在该情况下,第1附加电容电极401及第3附加电容电极403,与上部电容电极72以及下部电容电极71同样地,端面相互对齐。因此,容易发生电场集中,附加电容400的耐压性能会显著降低。
相对于此,在本实施方式中,如上所述,附加电容400,通过相互端面不对齐的第1附加电容电极401以及第2附加电容电极402形成。因此,能够实现高耐压性能。附加电容400,若例如与设置于图像显示区域10a的存储电容70比较,则容易被施加静电等比较高的电压。因此,通过提高附加电容400的耐压性能,能够极其有效地提高装置的可靠性。
进而,由于第1附加电容电极401与形成存储电容70的上部电容电极72设置于同一层,所以例如与将第1附加电容电极401及第2附加电容电极402共同作为与形成存储电容70的电极不同的层而设置的情况比较,能够防止装置结构及制造工序的高度复杂化和/或制造成本的增大。
如以上说明的,根据本实施方式所涉及的电光装置,能够适合地提高附加电容400的耐压性能。因而,可以实现可靠性高的装置。
第2实施方式
接着,关于第2实施方式所涉及的电光装置,参照图11至图15进行说明。而且,第2实施方式,与上述的第1实施方式比较,层叠结构的一部分不同,而关于其他的结构及工作则大致相同。因此,在第2实施方式中,关于与第1实施方式不同的部分详细地进行说明,关于其他重复的部分则适宜省略说明。
首先,关于第2实施方式所涉及的电光装置的像素部的结构,参照图11至图13进行说明。这里,图11是透视地表示第2实施方式所涉及的电光装置的TFT周边的导电层的配置的俯视图。此外,图12是图11的E-E′线剖面图,图13是图11的F-F′线剖面图。而且,在图11至图13中,为了使各层、各部件成为在附图上可以识别的程度的大小,按该各层、各部件使比例尺不同。此外,在图11中,为了说明的方便,关于比半导体层靠下层侧以及比数据线靠上层侧的各层省略了图示。
在图11至图13中,在第2实施方式所涉及的电光装置中,在2个位置形成有存储电容70。具体地,除了在与第1实施方式同样的上部电容电极72与下部电容电极71间之外,还在上部电容电极72与并列电容电极201间形成有存储电容70。这2个存储电容70成为并列连接的结构。
在图12中,上部电容电极72经由接触孔83与半导体层1a的像素电极侧源漏区域1e电连接。此外,经由接触孔85与第2中继层92电连接。因此,上部电容电极72作为像素电位侧电容电极发挥作用。
在图13中,下部电容电极71经由接触孔89a与第4中继层94电连接。此外,并列电容电极201经由接触孔89b与第4中继层电连接。因此,下部电容电极71及并列电容电极201分别作为固定电位侧电容电极发挥作用。
根据上述的结构,与第1实施方式比较,能够将存储电容70的电容值提高这样的量,即该量是在上部电容电极72与并列电容电极201间能够形成电容的量。此外,在上部电容电极72与并列电容电极201间形成的电容,在与形成于上部电容电极72与下部电容电极71间的电容俯视重叠的区域形成。因此,可以提高每单位面积的电容值。
接着,关于第2实施方式所涉及的附加电容400的结构,参照图14及图15进行说明。这里,图14是透视地表示第2实施方式所涉及的电光装置的构成附加电容的各层的俯视图,图15是图14的G-G′线剖面图。而且,在图14及图15中,仅示出在图5和/或图6中所示的各层之中与附加电容关联密切的层,关于其他的层则适宜省略图示。
如图14及图15所示,在第2实施方式所涉及的电光装置中,在第1附加电容电极401与第2附加电容电极402间形成附加电容400。由于第1附加电容电极401与第2附加电容电极402不使用同一掩模进行图案形成,而能够以端面不对齐的方式形成,所以能够提高耐压性能。
如以上说明的,根据第2实施方式所涉及的电光装置,能够适合地提高附加电容400的耐压性能,并且使附加电容400的电容值增大。因而,可以实现可靠性更高的装置。
第3实施方式
接着,关于第3实施方式所涉及的电光装置,参照图16至图18进行说明。而且,第3实施方式,与上述的第1及第2实施方式比较,层叠结构的一部分不同,而关于其他的结构及工作则大致相同。因此,在第3实施方式中,关于与第1及第2实施方式不同的部分详细地进行说明,关于其他重复的部分则适宜省略说明。
首先,关于第3实施方式所涉及的电光装置的像素部的结构,参照图16至图18进行说明。这里,图16是透视地表示第3实施方式所涉及的电光装置的TFT周边的导电层的配置的俯视图。此外,图17是图16的I-I′线剖面图,图18是图16的J-J′线剖面图。而且,在图16至图18中,为了使各层、各部件成为在附图上可以识别的程度的大小,按该各层、各部件使比例尺不同。此外,在图16中,为了说明的方便,关于比半导体层靠下层侧以及比数据线靠上层侧的各层省略了图示。
在图16至图18中,在第3实施方式所涉及的电光装置中,在2个位置形成有存储电容70。具体地,除了在与第2实施方式同样的上部电容电极72与下部电容电极71间之外,还在上部电容电极72与并列电容电极202间形成有存储电容70。这2个存储电容70成为并列连接的结构。
在图17中,下部电容电极71经由接触孔83与半导体层1a的像素电极侧源漏区域1e电连接。此外,并列电容电极202经由接触孔260与第2中继层92电连接。因此,下部电容电极71及并列电容电极202分别作为像素电位侧电容电极发挥作用。
在图18中,上部电容电极72经由接触孔89与第4中继层94电连接。因此,上部电容电极72作为像素电位侧电容电极发挥作用。
根据上述的结构,与第2实施方式同样,能够将存储电容70的电容值提高这样的量,即该量是在上部电容电极72与并列电容电极202间能够形成电容的量。此外,在上部电容电极72与并列电容电极202间形成的电容,在与形成于上部电容电极72与下部电容电极71间的电容俯视重叠的区域形成。因此,可以提高每单位面积的电容值。
第3实施方式所涉及的电光装置的附加电容400,成为已有的图7及图8所示的结构。即,成为与第1实施方式所涉及的电光装置同样的结构。因此,附加电容400,通过端面相互不对齐的第1附加电容电极401及第2附加电容电极402而形成,可实现高耐压性能。
如以上说明的,根据第3实施方式所涉及的电光装置,能够提高存储电容的电容值,并且适合地提高附加电容400的耐压性能。因此,可以实现可靠性高的装置。
第4实施方式
接着,关于第4实施方式所涉及的电光装置,参照图19及图20进行说明。而且,第4实施方式,与上述的第1至第3实施方式比较,一部分工作方法和附加电容的结构不同,关于其他的结构及工作则大致相同。因此,在第4实施方式中,关于与第1至第3实施方式不同的部分详细地进行说明,关于其他重复的部分则适宜省略说明。
首先,关于用于实现第4实施方式所涉及的电光装置的工作的像素部的结构,参照图19进行说明。这里,图19是表示第4实施方式所涉及的电光装置的结构的俯视图。
在图19中,第4实施方式所涉及的电光装置构成为,在图像显示区域10a的周边,配置有扫描线驱动电路104、数据线驱动电路101及采样电路7。
图像显示区域10a,是排列有包含像素电极9a和/或TFT30、存储电容70等的像素部600的区域,在本实施方式中,1088行的扫描线11设置于横方向(即X方向),1984列的数据线6a设置为纵方向(即Y方向)。并且,以对应于这些扫描线11与数据线6a的交叉处的各个的方式分别设置像素部600。
扫描线驱动电路104具有移位寄存器,对第1、2、3、...、1088行的扫描线11供给扫描信号G1、G2、G3、...、G1088。详细地,扫描线驱动电路104遍及1帧期间依次选择第1、2、3、...、1088行的扫描线11,并且将向所选择的扫描线供给的扫描信号设定为与选择电压相当的H电平,将向此以外的扫描线供给的扫描信号设定为与非选择电压相当的L电平。
数据线驱动电路101构成为具备:移位寄存器700、分别供给使能信号ENB1~ENB4的使能信号供给线510、多个AND电路520、供给信号NRG的NRG供给线530和多个OR电路540。
从移位寄存器700输出的信号,首先在AND电路520中被求取与使能信号ENB1~ENB4的逻辑与,作为结果将逻辑与信号向后级的OR电路540输出。在OR电路540中,求取逻辑与信号和信号NRG的逻辑和,作为结果将逻辑和信号向采样电路7输出。
采样电路7构成为具备:供给从未图示的图像信号输出电路输出的图像信号的多条图像信号线800和晶体管71。
图像信号线800,与图像信号VID1~VID12对应地设置有12条。即在本实施方式中,将图像信号串-并变换为12系列。这样的串-并变换,既可以通过设置于TFT阵列基板10上的电路进行,也可以在设置于外部(例如连接于电光装置的柔性基板上)的电路中进行。
晶体管71,例如是n沟道型的薄膜晶体管(ThinFilmTransistor:TFT),相对于1~1984列的数据线6a的各个而设置。晶体管71,通过从数据线驱动电路101供给的信号而分别被进行控制,作为采样开关发挥作用。
在此,在本实施方式中,特别地,在采样电路7中,通过对图像信号进行采样,按包括12条数据线6a的每一数据线块以时间序列供给图像信号。即,对12条数据线6a同时统一地供给图像信号。
接着,关于第4实施方式所涉及的电光装置中的附加电容的结构及其效果,参照图20进行说明。这里,图20是表示第4实施方式所涉及的电光装置中的附加电容的结构的概念图。
在图20中,若考虑相互相邻的3个数据线块,则在对位于数据线块的两端的数据线6a(即第1条和第12条数据线)进行写入时,相邻的数据线(即其他数据线块的数据线)成为保持或写入完成了的状态。因此,寄生电容变得比较大。
另一方面,在对不位于数据线块的端部的数据线(即第2条至第11条数据线)进行写入时,相邻的数据线也同样处于进行写入的状态。因此,寄生电容变得比较小。因此,如果假设不实施任何的对策,则在数据线块内的各数据线会产生寄生电容的不均一。
然而,在本方式中,如图所示,与位于数据线块的端部的数据线电连接的附加电容400,比与数据线块的其他数据线电连接的附加电容400小。即,通过将寄生电容会变得比较大的数据线6a的附加电容设定得较小,能够减小将寄生电容及附加电容400合计而得到的电容值的不均一。因此,能够有效地防止因电容值的不均一引起的系列条纹等显示上的不良状况。
如以上说明的,根据第4实施方式所涉及的电光装置,通过调整附加电容400的电容值,可以实现高品质的图像显示。
电子设备
接着,关于将本身为上述的电光装置的液晶装置应用于各种电子设备的情况进行说明。这里,图21是表示投影机的结构例的俯视图。以下,关于将该液晶装置作为光阀而使用的投影机进行说明。
如图21所示,在投影机1100的内部,设置有包括卤素灯等白色光源的灯单元1102。从该灯单元1102射出的投影光,通过配置在光导向体1104内部的4块反射镜1106以及2块分色镜1108分离为RGB的3原色,并入射到作为与各原色对应的光阀的液晶面板1110R、1110B以及1110G。
液晶面板1110R、1110B以及1110G的结构,与上述的液晶装置相同,由从图像信号处理电路供给的R、G、B的原色信号分别被驱动。并且。通过这些液晶面板调制后的光,从3个方向入射到分色棱镜1112。在该分色棱镜1112中,R及B光曲折90度,另一方面,G光直进。因此,作为各色的图像被合成的结果,经由投影透镜1114,在屏幕等投影彩色图像。
在此,如果着眼于由各液晶面板1110R、1110B以及1110G形成的显示像,则由液晶面板1110G形成的显示像,需要相对于由液晶面板1110R、1110B形成的显示像左右反转。
而且,在液晶面板1110R、1110B以及1110G,由于通过分色镜1108,入射与R、G、B各原色对应的光,所以不需要设置滤色器。
而且,除了参照图21说明的电子设备之外,还可以列举便携式的个人计算机、便携电话机、液晶电视、取景器型或者监视器直视型的录像机、汽车导航装置、寻呼机、电子记事簿、计算器、文字处理器、工作站、电视电话机、POS终端、具备触摸面板的装置等。并且,对于这各种电子设备,当然可以应用本发明的电光装置。
另外,本发明除了在上述的各实施方式中说明的液晶装置之外,也可以应用于反射型液晶装置(LCOS)、等离子体显示器(PDP)、场致发射型显示器(FED、SED)、有机EL显示器、数字微镜器件(DMD)、电泳装置等。
本发明并不限于上述的实施方式,而可以在不违背从权利要求以及说明书全体所获知的发明的主旨或者思想的范围内进行适宜变换,伴随这样的变换的电光装置以及具备该电光装置的电子设备也包含在本发明的技术范围内。

Claims (8)

1.一种电光装置,其特征在于,具备:
像素电极;
晶体管,其对应于前述像素电极而设置;
数据线,其与前述晶体管电连接;
存储电容,其设置于前述像素电极与前述晶体管之间,且通过将第1电极与第2电极隔着电容绝缘膜相对配置而形成,所述第2电极设置于前述第1电极与前述晶体管之间;
附加电容,其通过将第1附加电容电极与第2附加电容电极隔着附加电容绝缘膜相对配置而形成,且其与前述数据线电连接,所述第1附加电容电极与前述第1电极设置于同一层,所述第2附加电容电极与前述第1电极及前述第2电极设置于不同层;以及
第3附加电容电极,其与前述第2电极设置于同一层,与前述第1附加电容电极隔着前述电容绝缘膜而相对配置,
前述第1附加电容电极和前述第2附加电容电极设置为,短边方向为相同方向,
前述第2附加电容电极与前述第1附加电容电极相比,短边方向的宽度较大,
前述第1附加电容电极的一方的短边被前述第2附加电容电极覆盖,且前述第1附加电容电极的另一方的短边从前述第2附加电容电极伸出,
前述第1附加电容电极和前述第2附加电容电极设置为,边不对齐,
前述第3附加电容电极,通过与前述第1附加电容电极电连接而在其与前述第1附加电容电极之间不形成电容。
2.根据权利要求1所述的电光装置,其特征在于:
前述第1电极及前述第2电极,通过同时进行图案形成而形成于相互相同的区域。
3.根据权利要求1或2所述的电光装置,其特征在于,具备:
第3电极,其与前述第2附加电容电极设置于同一层;
前述第1电极与前述第3电极,隔着另一电容绝缘膜而相对配置。
4.根据权利要求3所述的电光装置,其特征在于:
前述第1电极电连接于前述像素电极及前述晶体管;
前述第2电极及前述第3电极,电连接于供给恒定电位的恒定电位布线。
5.根据权利要求3所述的电光装置,其特征在于:
前述第1电极,电连接于供给恒定电位的恒定电位布线;
前述第2电极及前述第3电极,电连接于前述像素电极及前述晶体管。
6.根据权利要求1所述的电光装置,其特征在于:
前述第1附加电容电极,电连接于与前述第2电极设置于同一层的电极。
7.根据权利要求1所述的电光装置,其特征在于,具备:
图像信号供给单元,其按包括多条前述数据线的每一数据线块供给前述图像信号;
与位于前述数据线块的端部的数据线电连接的前述附加电容,比与前述数据线块的其他数据线电连接的前述附加电容小。
8.一种电子设备,其特征在于,具备权利要求1所述的电光装置。
CN201110090666.7A 2010-04-12 2011-04-12 电光装置及电子设备 Active CN102213881B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP091177/2010 2010-04-12
JP2010091177 2010-04-12
JP2011074369A JP5724531B2 (ja) 2010-04-12 2011-03-30 電気光学装置及び電子機器
JP074369/2011 2011-03-30

Publications (2)

Publication Number Publication Date
CN102213881A CN102213881A (zh) 2011-10-12
CN102213881B true CN102213881B (zh) 2015-12-16

Family

ID=44745248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110090666.7A Active CN102213881B (zh) 2010-04-12 2011-04-12 电光装置及电子设备

Country Status (3)

Country Link
US (1) US9213207B2 (zh)
JP (1) JP5724531B2 (zh)
CN (1) CN102213881B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5834705B2 (ja) * 2011-09-28 2015-12-24 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP6079077B2 (ja) * 2012-09-14 2017-02-15 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2014142390A (ja) * 2013-01-22 2014-08-07 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2014203059A (ja) * 2013-04-10 2014-10-27 セイコーエプソン株式会社 容量素子、容量素子の製造方法、半導体装置、電気光学装置、及び電子機器
JP2014206670A (ja) * 2013-04-15 2014-10-30 パナソニック液晶ディスプレイ株式会社 表示装置及び表示装置の製造方法
CN103293790B (zh) * 2013-05-27 2016-01-06 京东方科技集团股份有限公司 像素单元及其制备方法、阵列基板、显示装置
TW201539095A (zh) 2014-04-01 2015-10-16 Seiko Epson Corp 光電裝置及電子機器
CN109154758A (zh) * 2016-05-31 2019-01-04 伊英克公司 用于电光显示器的背板
US9722012B1 (en) * 2016-09-02 2017-08-01 Qualcomm Incorporated Circuits and methods providing mutual capacitance in vertical electrical connections
CN109244083B (zh) * 2018-09-05 2020-12-08 京东方科技集团股份有限公司 显示背板及其制造方法、显示面板及可穿戴设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314608A (zh) * 2000-03-17 2001-09-26 精工爱普生株式会社 电光学装置
CN1933166A (zh) * 2005-09-15 2007-03-21 精工爱普生株式会社 电光装置、其制造方法、电子设备以及电容器
JP2007199189A (ja) * 2006-01-24 2007-08-09 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2008111924A (ja) * 2006-10-30 2008-05-15 Seiko Epson Corp 電気光学装置、及びこれを備えた電子機器
JP2008241978A (ja) * 2007-03-27 2008-10-09 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501125B2 (ja) * 2000-03-17 2004-03-02 セイコーエプソン株式会社 電気光学装置
KR100797374B1 (ko) * 2001-06-05 2008-01-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
JP3979249B2 (ja) * 2002-09-30 2007-09-19 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP4321094B2 (ja) * 2003-04-08 2009-08-26 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4075691B2 (ja) * 2003-05-27 2008-04-16 セイコーエプソン株式会社 電気光学装置の製造方法並びに基板装置の製造方法
JP4946203B2 (ja) * 2006-06-27 2012-06-06 セイコーエプソン株式会社 電気光学装置、及びこれを備えた電子機器
JP4285551B2 (ja) * 2007-02-19 2009-06-24 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
JP5018336B2 (ja) * 2007-08-22 2012-09-05 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5079462B2 (ja) * 2007-11-19 2012-11-21 株式会社ジャパンディスプレイウェスト 液晶装置および電子機器
JP2010191408A (ja) * 2009-01-23 2010-09-02 Seiko Epson Corp 電気光学装置及び電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314608A (zh) * 2000-03-17 2001-09-26 精工爱普生株式会社 电光学装置
CN1933166A (zh) * 2005-09-15 2007-03-21 精工爱普生株式会社 电光装置、其制造方法、电子设备以及电容器
JP2007199189A (ja) * 2006-01-24 2007-08-09 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2008111924A (ja) * 2006-10-30 2008-05-15 Seiko Epson Corp 電気光学装置、及びこれを備えた電子機器
JP2008241978A (ja) * 2007-03-27 2008-10-09 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器

Also Published As

Publication number Publication date
JP5724531B2 (ja) 2015-05-27
CN102213881A (zh) 2011-10-12
US9213207B2 (en) 2015-12-15
US20110249227A1 (en) 2011-10-13
JP2011237776A (ja) 2011-11-24

Similar Documents

Publication Publication Date Title
CN102213881B (zh) 电光装置及电子设备
CN102193262B (zh) 电光装置以及电子设备
CN102213880B (zh) 电光装置以及电子设备
CN101206363B (zh) 电光装置及电子设备
JP4155317B2 (ja) 電気光学装置、及びこれを備えた電子機器
JP5532568B2 (ja) 電気光学装置及び電子機器
JP2009047967A (ja) 電気光学装置及び電子機器
CN101241284A (zh) 电光装置用基板、电光装置以及电子设备
CN103176323A (zh) 电光装置及电子设备
CN100477237C (zh) 电光装置、其制造方法、电子设备以及电容器
JP5909919B2 (ja) 電気光学装置及び電子機器
JP5223418B2 (ja) 電気光学装置及び電子機器
US8208108B2 (en) Electro-optic device and electronic apparatus
JP6409894B2 (ja) 電気光学装置および電子機器
JP6146441B2 (ja) 電気光学装置及び電子機器
JP5176852B2 (ja) 電気光学装置及び電子機器
JP2011221119A (ja) 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP4984911B2 (ja) 電気光学装置及び電子機器
JP2010169913A (ja) 電気光学装置及び電子機器
JP2011180550A (ja) 電気光学装置及び電子機器
JP5169849B2 (ja) 電気光学装置及び電子機器
JP2011191476A (ja) 電気光学装置及び電子機器
JP2011158700A (ja) 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP2012133170A (ja) 電気光学装置及び電子機器
JP2009265357A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20241025

Address after: Ai Erlandubailin

Patentee after: 138 East LCD Display Development Co.,Ltd.

Country or region after: Ireland

Address before: Tokyo, Japan

Patentee before: Seiko Epson Corp.

Country or region before: Japan