CN102194741A - 自对准多晶硅化物工艺方法及半导体器件 - Google Patents
自对准多晶硅化物工艺方法及半导体器件 Download PDFInfo
- Publication number
- CN102194741A CN102194741A CN2011101033259A CN201110103325A CN102194741A CN 102194741 A CN102194741 A CN 102194741A CN 2011101033259 A CN2011101033259 A CN 2011101033259A CN 201110103325 A CN201110103325 A CN 201110103325A CN 102194741 A CN102194741 A CN 102194741A
- Authority
- CN
- China
- Prior art keywords
- etching
- self aligned
- aligned polycide
- polycide process
- process according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 58
- 238000000151 deposition Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000002253 acid Substances 0.000 claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 13
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 8
- 239000005368 silicate glass Substances 0.000 claims description 8
- 230000003068 static effect Effects 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 abstract 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- 239000000243 solution Substances 0.000 description 23
- 239000002184 metal Substances 0.000 description 5
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000010790 dilution Methods 0.000 description 3
- 239000012895 dilution Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种自对准多晶硅化物工艺方法及半导体器件。根据本发明的自对准多晶硅化物工艺方法包括：硅化物沉积步骤，用于在半导体衬底上沉积硅化物；阻止层沉积步骤，用于沉积阻止层；自对准刻蚀步骤，用于对所述阻止层沉积步骤之后得到的结构进行自对准刻蚀；软蚀刻步骤；以及湿法清洗步骤，用于利用刻蚀溶液进行湿法清洗，其中自对准刻蚀之后的软蚀刻步骤对半导体器件进行刻蚀，湿法清洗步骤用非常稀浓度的酸，以在硅衬底中形成一个刻蚀凹部，而对浅沟槽隔离的氧化硅没有损伤。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种自对准多晶硅化物工艺方法、以及一种采用该自对准多晶硅化物工艺方法而制成的半导体器件。
背景技术
自对准多晶硅化物(salicide)工艺是在互补型金属氧化物半导体(CMOS)的制造过程中经常采用的一种工艺。
并且，在静态随机存储器(SRAM)中，经常采用自对准接触。其中，自对准接触的底部关键尺寸(CD)通常仅大约50nm，因此很难控制自对准接触的接触电阻。
并且，对准多晶硅化物的工艺作为一种富含聚合物的工艺，一般采用的技术方案是增大湿法清洗的时间或者采用更高浓度的氟化氢溶液(氢氟酸，HF)。然而，现有技术的准多晶硅化物的工艺中存在一些问题，即，由于PSG(Phos phosilicate Glass，正磷硅玻璃)膜上的氮化硅(SiN)阻止层与该浓度下的氢氟酸溶液反应，所以这还会进一步导致氮化硅阻止层下的正磷硅玻璃PSG的横向刻蚀，甚至对浅沟槽隔离STI的氧化硅底部都有损伤。
所以，现有技术中的准多晶硅化物的工艺在很多应用情况下并不满足器件要求。
因此，希望提出一种能够在自对准的接触刻蚀工艺中降低接触电阻并且增大湿法清洗窗口的技术方案。
发明内容
本发明所要解决的技术问题就是在避免上述问题的同时并且在自对准的接触刻蚀工艺中降低接触电阻并且增大湿法清洗窗口。
根据本发明的第一方面，提供了一种自对准多晶硅化物工艺方法，其包括：硅化物沉积步骤，用于在半导体衬底上沉积硅化物；阻止层沉积步骤，用于沉积阻止层；自对准刻蚀步骤，用于对所述阻止层沉积步骤之后得到的结构进行自对准刻蚀；软蚀刻步骤；以及湿法清洗步骤，用于利用刻蚀溶液进行湿法清洗，其中自对准刻蚀步骤之后的软蚀刻步骤对半导体器件进行刻蚀，湿法清洗步骤用非常稀浓度的酸，以在硅衬底中形成一个刻蚀凹部，而对浅沟槽隔离的氧化硅没有损伤。
优选地，在上述自对准多晶硅化物工艺方法中，所述硅化物是正磷硅玻璃膜。
优选地，在上述自对准多晶硅化物工艺方法中，所述湿法清洗步骤采用的刻蚀溶液的浓度被稀释，以使得不会产生正磷硅玻璃膜的横向刻蚀。
优选地，在上述自对准多晶硅化物工艺方法中，所述湿法清洗步骤采用的刻蚀溶液为氟化氢溶液。
优选地，在上述自对准多晶硅化物工艺方法中，所述自对准多晶硅化物工艺方法被用于制造互补型金属氧化物半导体。
优选地，在上述自对准多晶硅化物工艺方法中，所述自对准多晶硅化物工艺方法被用于制造静态随机存储器。
优选地，在上述自对准多晶硅化物工艺方法中，所述阻止层为氮化硅层。
优选地，在上述自对准多晶硅化物工艺方法中，在所述硅化物沉积步骤之后执行化学机械研磨。
优选地，在上述自对准多晶硅化物工艺方法中，湿法清洗步骤所采用的酸的浓度介于50ppm到800ppm之间。
根据本发明的第一方面，本发明有利地将软刻蚀步骤与湿法清洗步骤中的稀释的氟化氢溶液相结合，以便刻蚀出进入衬底的一个刻蚀凹部，从而不仅能够防止正磷硅玻璃膜的横向刻蚀，也能有效地去除残余金属以及残余聚合物，提高了工艺窗口，而且满足降低接触电阻的要求。
根据本发明的第二方面，提供了根据本发明的第一方面时提供的自对准多晶硅化物工艺方法而制成的半导体器件，例如静态随机存储器。
本领域技术人员可以理解的是，由于采用了根据本发明第一方面所述的自对准多晶硅化物工艺方法，因此，本领域技术人员可以理解的是，根据本发明第二方面的半导体器件同样能够实现根据本发明的第一方面的自对准多晶硅化物工艺方法所能实现的有益技术效果。即，由于软刻蚀步骤与湿法清洗步骤中的稀释的氟化氢溶液相结合，刻蚀出了进入衬底的一个刻蚀凹部G，从而不仅能够防止正磷硅玻璃膜的横向刻蚀，也能有效地去除残余金属以及残余聚合物，提高了工艺窗口，而且满足降低接触电阻的要求。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明实施例的自对准多晶硅化物工艺方法的流程图。
图2示意性地示出了根据图1所示的自对准多晶硅化物工艺方法制成的半导体器件的结构示图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1示意性地示出了根据本发明实施例的自对准多晶硅化物工艺方法的流程图。
图1所示的根据本发明实施例的自对准多晶硅化物工艺方法包括：
首先执行硅化物沉积步骤S1，用于在半导体衬底(例如硅衬底)上沉积硅化物，在本实施例中，该硅化物正磷硅玻璃PSG，如图2所示。熟悉本领域的技术人员可以任意适当方式实现该步骤。
此后，优选地，可对沉积后得到的器件结构进行化学机械研磨(CMP)，以使得正磷硅玻璃PSG表面平坦。
随后，执行阻止层沉积步骤S2，用于沉积阻止层，在本实施例中，该阻止层为氮化硅SiN，如图2所示。显然的是，熟悉本领域的技术人员可以任意适当方式实现该步骤。
此后，执行自对准刻蚀步骤S3，用于对所述阻止层沉积步骤之后得到的结构进行自对准刻蚀。
其中，与现有技术不同的是，在本实施例中，随后执行软刻蚀步骤S4，以便对经过自对准刻蚀步骤S3之后得到的半导体器件进行刻蚀。
软刻蚀步骤S4比现有技术的方法中的刻蚀更深入，从而形成刻蚀进入衬底的一个刻蚀凹部，如图2的G所示。
注意，与现有技术不同的是，本发明有利地利用了软刻蚀来选择性地刻蚀金属层，从而利用了软刻蚀来有利地实现本发明实施例中的自对准多晶硅化物工艺，这是现有技术所不曾采用的。
具体地说，软刻蚀是一种通过表面带图案的弹性模板来实现图案的转移的图形复制技术，为形成和制作平面和曲面上的(尤其是微米和纳米级的)图案提供了简便、有效的低成本途径。具体的软刻蚀技术是本领域人员已知的，因此在此不再赘述。但是，如上面反复强调的，现有技术并没有公开采用软刻蚀技术来实现的自对准多晶硅化物工艺。
最后，执行湿法清洗步骤S5，用于利用刻蚀溶液进行湿法清洗。
并且，优选地，上述湿法清洗步骤S5采用的刻蚀溶液(在本实施例中为氟化氢溶液)的浓度被稀释以使得该浓度下的氟化氢溶液不会与作为阻止层的氮化硅SiN反应(或者仅仅产生可以忽略的微弱反应)，从而不会进一步产生正磷硅玻璃膜的横向刻蚀。需要说明的是，由于采用了软刻蚀，因此，即使氟化氢溶液的浓度被稀释以使得不会产生正磷硅玻璃膜的横向刻蚀，也能有效地去除残余金属以及残余聚合物，从而实现湿法清洗的目的，并且能够达到现有技术采用相对更浓的氟化氢溶液所能实现的技术效果。可以看出，通过该步骤的工艺及溶液浓度的选择，可以有效地增大湿法清洗窗口。
具体地说，本发明实施例中所采用的氟化氢溶液的浓度范围在50ppm到800ppm之间(其中ppm表示一百万份重量的溶液中所含溶质的重量，也称百万分比浓度)。优选地，例如，本发明实施例中所采用的氟化氢溶液的浓度为50ppm到100ppm之间。
总的来说，软蚀刻步骤S4对半导体器件进行刻蚀，湿法清洗步骤S5用非常稀浓度的酸，以在硅衬底中形成一个刻蚀凹部，而对浅沟槽隔离的氧化硅没有损伤。更具体地说，图2示意性地示出了根据图1所示的自对准多晶硅化物工艺方法制成的半导体器件的结构示图。其中，可以看出的是图2所示的半导体器件结构中，软刻蚀步骤S4所进行的刻蚀比现有技术的方法中的刻蚀更深入，从而形成刻蚀进入衬底的一个刻蚀凹部G。由于刻蚀凹部G的存在，使得该部分处的接触电阻由于纵向(图2所示的垂直方向)的刻蚀深入而得到很大的改善。
总的说来，本发明有利地将软刻蚀步骤S4与湿法清洗步骤S5中的稀释的氟化氢溶液相结合，以便刻蚀出进入衬底的一个刻蚀凹部G，从而不仅能够防止正磷硅玻璃膜的横向刻蚀，也能有效地去除残余金属以及残余聚合物，提高了工艺窗口，而且满足降低接触电阻的要求。
由此，本发明提出一种能够在自对准的接触刻蚀工艺中降低接触电阻并且增大湿法清洗窗口的技术方案。
此外，优选地，上述自对准多晶硅化物工艺方法被有利地用于制造互补型金属氧化物半导体和静态随机存储器。
根据本发明的另一实施例，本发明还提供了根据图1所示的工艺得到的半导体器件。
此外，本领域技术人员来说可以理解的是，虽然以上述流程中的各个步骤说明了本发明，但是本发明并不排除除了上述步骤之外其它步骤的存在。本领域技术人员来说可以理解的是，可在不脱离本发明的范围的情况下，可以在所描述的步骤中加入其它步骤以形成其它结构或者实现其它目的。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种自对准多晶硅化物工艺方法，其特征在于包括：
硅化物沉积步骤，用于在半导体衬底上沉积硅化物；
阻止层沉积步骤，用于沉积阻止层；
自对准刻蚀步骤，用于对所述阻止层沉积步骤之后得到的结构进行自对准刻蚀；软蚀刻步骤；以及
湿法清洗步骤，用于利用刻蚀溶液进行湿法清洗，
其中自对准刻蚀步骤之后的软蚀刻步骤对半导体器件进行刻蚀，湿法清洗步骤用非常稀浓度的酸，以在硅衬底中形成一个刻蚀凹部，而对浅沟槽隔离的氧化硅没有损伤。
2.根据权利要求1所述的自对准多晶硅化物工艺方法，其特征在于，其中所述硅化物是正磷硅玻璃膜。
3.根据权利要求1或2所述的自对准多晶硅化物工艺方法，其特征在于，其中湿法清洗步骤采用的刻蚀溶液的浓度被稀释。
4.根据权利要求1或2所述的自对准多晶硅化物工艺方法，其特征在于，其中所述湿法清洗步骤采用的刻蚀溶液为氟化氢溶液。
5.根据权利要求1或2所述的自对准多晶硅化物工艺方法，其特征在于，其中所述自对准多晶硅化物工艺方法被用于制造互补型金属氧化物半导体。
6.根据权利要求1或2所述的自对准多晶硅化物工艺方法，其特征在于，其中所述自对准多晶硅化物工艺方法被用于制造静态随机存储器。
7.根据权利要求1或2所述的自对准多晶硅化物工艺方法，其特征在于，其中所述阻止层为氮化硅层。
8.根据权利要求1或2所述的自对准多晶硅化物工艺方法，其特征在于，其中在所述硅化物沉积步骤之后执行化学机械研磨。
9.根据权利要求1或2所述的自对准多晶硅化物工艺方法，其特征在于，其中所述湿法清洗步骤所采用的酸的浓度介于50ppm到800ppm之间。
10.一种采用权利要求1至9之一所述的自对准多晶硅化物工艺方法制成的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110103325.9A CN102194741B (zh) | 2011-04-25 | 2011-04-25 | 自对准多晶硅化物工艺方法及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110103325.9A CN102194741B (zh) | 2011-04-25 | 2011-04-25 | 自对准多晶硅化物工艺方法及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102194741A true CN102194741A (zh) | 2011-09-21 |
| CN102194741B CN102194741B (zh) | 2015-12-02 |
Family
ID=44602570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110103325.9A Active CN102194741B (zh) | 2011-04-25 | 2011-04-25 | 自对准多晶硅化物工艺方法及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102194741B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6159850A (en) * | 1998-06-16 | 2000-12-12 | United Microelectronics Corp. | Method for reducing resistance of contact window |
| CN101211820A (zh) * | 2006-12-26 | 2008-07-02 | 海力士半导体有限公司 | 用于制造半导体器件的方法 |
| CN101452879A (zh) * | 2007-12-05 | 2009-06-10 | 联华电子股份有限公司 | 开口蚀刻后的清洗方法 |
-
2011
- 2011-04-25 CN CN201110103325.9A patent/CN102194741B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6159850A (en) * | 1998-06-16 | 2000-12-12 | United Microelectronics Corp. | Method for reducing resistance of contact window |
| CN101211820A (zh) * | 2006-12-26 | 2008-07-02 | 海力士半导体有限公司 | 用于制造半导体器件的方法 |
| CN101452879A (zh) * | 2007-12-05 | 2009-06-10 | 联华电子股份有限公司 | 开口蚀刻后的清洗方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102194741B (zh) | 2015-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5278768B2 (ja) | 単結晶ケイ素中に直角のアンダーカットを作製する方法 | |
| US7696045B2 (en) | Method of manufacturing semiconductor device | |
| CN103839808B (zh) | 半导体器件制造方法 | |
| US8329547B2 (en) | Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide | |
| CN101779284A (zh) | 用于制造不同高度的相邻硅鳍的方法 | |
| CN103295950A (zh) | 浅沟槽隔离结构的制作方法 | |
| CN103515282A (zh) | 一种鳍式场效应晶体管及其形成方法 | |
| CN104979173A (zh) | 半导体结构及其形成方法 | |
| CN102339782B (zh) | 浅沟道隔离区的制作方法 | |
| CN102543840B (zh) | 自对准接触孔刻蚀的方法 | |
| TW202109619A (zh) | 用於形成與圖案化層及/或基板之方法 | |
| CN102005373A (zh) | 栅极及功率场效应管的制造方法 | |
| CN105470296A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN102194741A (zh) | 自对准多晶硅化物工艺方法及半导体器件 | |
| CN103187254B (zh) | 一种双多晶硅栅的制造方法 | |
| CN103839792B (zh) | 半导体器件制造方法 | |
| CN105336703A (zh) | 一种半导体器件的制作方法 | |
| CN103594412A (zh) | 一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构 | |
| US10043888B2 (en) | Method for forming a semiconductor structure | |
| CN101800172A (zh) | 一种自对准多晶硅浮栅的制作方法 | |
| JP6193271B2 (ja) | 結晶半導体材料の薄層を設ける方法、ならびに関連する構造体およびデバイス | |
| CN102194684B (zh) | 栅极介质层制造方法 | |
| CN103367129B (zh) | 具有硅锗掺杂区的半导体器件的制作方法 | |
| CN104425358A (zh) | 插塞的形成方法 | |
| CN104425347A (zh) | 浅沟槽隔离的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140428 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140428 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |