[go: up one dir, main page]

CN101800172A - 一种自对准多晶硅浮栅的制作方法 - Google Patents

一种自对准多晶硅浮栅的制作方法 Download PDF

Info

Publication number
CN101800172A
CN101800172A CN201010123730A CN201010123730A CN101800172A CN 101800172 A CN101800172 A CN 101800172A CN 201010123730 A CN201010123730 A CN 201010123730A CN 201010123730 A CN201010123730 A CN 201010123730A CN 101800172 A CN101800172 A CN 101800172A
Authority
CN
China
Prior art keywords
layer
polysilicon
polysilicon layer
crystal silicon
floating bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010123730A
Other languages
English (en)
Other versions
CN101800172B (zh
Inventor
张�雄
曹子贵
石小兵
纪登峰
孔蔚然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201010123730.2A priority Critical patent/CN101800172B/zh
Publication of CN101800172A publication Critical patent/CN101800172A/zh
Application granted granted Critical
Publication of CN101800172B publication Critical patent/CN101800172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Element Separation (AREA)

Abstract

本发明提供自对准多晶硅浮栅的制作方法，包括：提供多晶硅衬底，其上形成有至少两个浅沟槽隔离区，在所述浅沟槽隔离区之间形成有沟槽；在所述浅沟槽隔离区之间的沟槽底部形成栅氧化层，并依次形成覆盖所述栅氧化层和所述浅沟槽隔离区的第一多晶硅层和介质层；在所述介质层上形成第二多晶硅层；对所述第二多晶硅层进行化学机械研磨，直到露出部分所述介质层；利用氢氟酸溶液去除所述露出的介质层；干法刻蚀所述第二多晶硅层，然后湿法刻蚀剩余的低温氧化层，直到露出所述第一多晶硅层，剩余的所述第一多晶硅层为多晶硅浮栅，由于利用最初淀积的形成的多晶硅形成浮栅，因而具有浮栅厚度均匀性很好的特性。

Description

一种自对准多晶硅浮栅的制作方法
技术领域
本发明涉及集成电路制作领域，具体的，本发明提供一种自对准多晶硅浮栅的制作方法。
背景技术
在半导体器件中，多晶硅浮栅的均匀性非常重要，如果多晶硅浮栅的均匀性比较差将直接影响半导体器件的性能。
图1至图4是一种现有多晶硅浮栅的制作方法。
首先，参照图1所示，提供多晶硅衬底102，所述多晶硅衬底102上形成有浅沟槽隔离区104，在所述浅沟槽隔离区104之间形成有沟槽；
接着，参照图2所示，在所述浅沟槽隔离区104之间的沟槽底部形成栅氧化层106，并形成覆盖所述栅氧化层106和所述浅沟槽隔离区104的多晶硅层108，所述栅氧化层106的厚度为90埃，所述多晶硅层108的厚度为1900埃；
然后，参照图3所示，对所述多晶硅层108进行化学机械研磨，直到露出所述浅沟槽隔离区104；
最后，参照图4所示，对所述多晶硅层108进行干法刻蚀，直到所述多晶硅层108的厚度为300埃。
利用上述现有技术形成的多晶硅浮栅，由于后续研磨工艺带来变化因素，从而造成了浮栅厚度均匀性较差的问题。
发明内容
为解决现有技术中制作的多晶硅浮栅均匀性差的问题，本发明提供一种自对准多晶硅浮栅的制作方法。
为达到上述目的，本发明的自对准多晶硅浮栅的制作方法，包括如下步骤：
提供多晶硅衬底，其上形成有至少两个浅沟槽隔离区，在所述浅沟槽隔离区之间形成有沟槽；
在所述浅沟槽隔离区之间的沟槽底部形成栅氧化层，并依次形成覆盖所述栅氧化层和所述浅沟槽隔离区的第一多晶硅层和介质层；
在所述介质层上形成第二多晶硅层；
对所述第二多晶硅层进行化学机械研磨，直到露出部分所述介质层；
利用氢氟酸溶液去除所述露出的介质层；
干法刻蚀所述第二多晶硅层，然后湿法刻蚀剩余的所述低温氧化层，直到露出所述第一多晶硅层，剩余的所述第一多晶硅层为多晶硅浮栅。
优选的，在所述自对准多晶硅浮栅的制作方法中，所述第一多晶硅层的厚度为300埃。
优选的，在所述自对准多晶硅浮栅的制作方法中，所述第二多晶硅层的厚度为1900埃。
优选的，在所述自对准多晶硅浮栅的制作方法中，所述栅氧化层的厚度为90埃。
优选的，在所述自对准多晶硅浮栅的制作方法中，所述介质层的厚度为200埃。
优选的，在所述自对准多晶硅浮栅的制作方法中，所述介质层为氧化物层或氮化硅层。
本发明的第一多晶硅层最终形成为多晶硅浮栅，为了保证多晶硅浮栅的均匀性，在制作过程中，在所述第一多晶硅层上又形成了介质层和第二多晶硅层，通过化学机械研磨所述第二多晶硅层，直到露出部分所述低温氧化层，后续蚀刻所述低温氧化层和所述第二多晶硅层，最后剩余的所述第一多晶硅层的即为多晶硅浮栅，由于所形成的多晶硅浮栅采用炉管生长形成，因此具有很好的均匀性。
附图说明
图1至图4是一种现有多晶硅浮栅的制作方法；
图5至图9是本发明现有多晶硅浮栅的制作方法。
具体实施方式
为了使本发明的保护内容更加清楚易懂，下面结合说明书附图，对本发明的较佳实施例进行描述。
图5至图9是本发明现有多晶硅浮栅的制作方法。参照图5至图9所示，本发明的自对准多晶硅浮栅的制作方法，包括如下步骤：
参见图5所示，提供多晶硅衬底202，其上形成有至少两个浅沟槽隔离区204，在所述浅沟槽隔离区204之间形成有沟槽；
参见图6所示，在所述浅沟槽隔离区204之间的沟槽底部形成栅氧化层206，并依次形成覆盖所述栅氧化层206和所述浅沟槽隔离区204的第一多晶硅层208和介质层210；
参见图7所示，在所述介质层210上形成第二多晶硅层212；
参见图8所示，对所述第二多晶硅层212进行化学机械研磨，直到露出部分所述介质层210；
利用氢氟酸溶液去除所述露出的介质层210；
干法刻蚀所述第二多晶硅层212，然后湿法刻蚀剩余的所述低温氧化层210，直到露出所述第一多晶硅层208，剩余的所述第一多晶硅层208为多晶硅浮栅，参见图9所示。
优选的，在所述自对准多晶硅浮栅的制作方法中，所述第一多晶硅层208的厚度为300埃。
优选的，在所述自对准多晶硅浮栅的制作方法中，所述第二多晶硅层212的厚度为1900埃。
优选的，在所述自对准多晶硅浮栅的制作方法中，所述栅氧化层206的厚度为90埃。所述栅氧化层206可以是但不限于氧化硅。
优选的，在所述自对准多晶硅浮栅的制作方法中，所述介质层210的厚度为200埃。所述介质层210可以是但不限于各种氧化物介质，也可以为氮化硅之类的介质。
本发明的第一多晶硅层208最终形成为多晶硅浮栅，为了保证多晶硅浮栅的均匀性，在制作过程中，在所述第一多晶硅层208上又形成了介质层210和第二多晶硅层212，通过化学机械研磨所述第二多晶硅层212，直到露出部分所述低温氧化层210，由于所述低温氧化层210的存在，使得化学机械研磨的止于低温氧化层210，后续湿法蚀刻所述低温氧化层210和干法刻蚀所述第二多晶硅层212，最后剩余的所述第一多晶硅层208，由于所述的第一多晶硅层208利用炉管生长形成，因此具有很好的均匀性效果，从而克服了由于研磨带来的浮栅多晶硅厚度均匀性较差的问题。
实验证明，利用本发明自对准多晶硅浮栅的制作方法，制作的多晶硅浮栅的均匀性很好，在晶圆的中心区域和边缘区域以及半导体器件的外围区域(Box)的一致性都很好。

Claims (6)

1.一种自对准多晶硅浮栅的制作方法，包括如下步骤：
提供多晶硅衬底，其上形成有至少两个浅沟槽隔离区，在所述浅沟槽隔离区之间形成有沟槽；
在所述浅沟槽隔离区之间的沟槽底部形成栅氧化层，并依次形成覆盖所述栅氧化层和所述浅沟槽隔离区的第一多晶硅层和介质层；
在所述介质层上形成第二多晶硅层；
对所述第二多晶硅层进行化学机械研磨，直到露出部分所述介质层；
利用氢氟酸溶液去除所述露出的介质层；
干法刻蚀所述第二多晶硅层，然后湿法刻蚀剩余的低温氧化层，直到露出所述第一多晶硅层，剩余的所述第一多晶硅层为多晶硅浮栅。
2.如权利要求1所述的自对准多晶硅浮栅的制作方法，其特征在于，所述第一多晶硅层的厚度为300埃。
3.如权利要求1所述的自对准多晶硅浮栅的制作方法，其特征在于，所述第二多晶硅层的厚度为1900埃。
4.如权利要求1所述的自对准多晶硅浮栅的制作方法，其特征在于，所述栅氧化层的厚度为90埃。
5.如权利要求1所述的自对准多晶硅浮栅的制作方法，其特征在于，所述介质层的厚度为200埃。
6.如权利要求1-5中任意一项所述的自对准多晶硅浮栅的制作方法，其特征在于，所述介质层为氧化物层或氮化硅层。
CN201010123730.2A 2010-03-12 2010-03-12 一种自对准多晶硅浮栅的制作方法 Active CN101800172B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010123730.2A CN101800172B (zh) 2010-03-12 2010-03-12 一种自对准多晶硅浮栅的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010123730.2A CN101800172B (zh) 2010-03-12 2010-03-12 一种自对准多晶硅浮栅的制作方法

Publications (2)

Publication Number Publication Date
CN101800172A true CN101800172A (zh) 2010-08-11
CN101800172B CN101800172B (zh) 2016-03-02

Family

ID=42595788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010123730.2A Active CN101800172B (zh) 2010-03-12 2010-03-12 一种自对准多晶硅浮栅的制作方法

Country Status (1)

Country Link
CN (1) CN101800172B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610504A (zh) * 2012-03-14 2012-07-25 上海华力微电子有限公司 一种浮栅的制备方法
CN107689325A (zh) * 2016-08-05 2018-02-13 北大方正集团有限公司 多晶硅回刻处理方法
CN108899321A (zh) * 2018-07-20 2018-11-27 上海华虹宏力半导体制造有限公司 快闪存储器的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083209A (zh) * 1999-02-23 2007-12-05 西利康存储技术股份有限公司 带自对准栅极的快闪存储单元的制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083209A (zh) * 1999-02-23 2007-12-05 西利康存储技术股份有限公司 带自对准栅极的快闪存储单元的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610504A (zh) * 2012-03-14 2012-07-25 上海华力微电子有限公司 一种浮栅的制备方法
CN107689325A (zh) * 2016-08-05 2018-02-13 北大方正集团有限公司 多晶硅回刻处理方法
CN108899321A (zh) * 2018-07-20 2018-11-27 上海华虹宏力半导体制造有限公司 快闪存储器的制造方法
CN108899321B (zh) * 2018-07-20 2020-09-15 上海华虹宏力半导体制造有限公司 快闪存储器的制造方法

Also Published As

Publication number Publication date
CN101800172B (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
US9006067B2 (en) Semiconductor device and method of fabricationg the same
CN103681355B (zh) 制备准soi源漏场效应晶体管器件的方法
CN103794490B (zh) 自对准双图形的形成方法
CN101770974B (zh) 浅沟槽隔离结构的制造方法
CN103794476A (zh) 自对准三重图形的形成方法
CN104347473A (zh) 浅沟槽隔离结构及其形成方法
CN104282543A (zh) 应用于沟槽型mos器件的沟槽栅及其制备方法
CN102543840B (zh) 自对准接触孔刻蚀的方法
CN109545676A (zh) 半导体器件栅极高度平坦化方法
CN101800172B (zh) 一种自对准多晶硅浮栅的制作方法
CN102810463B (zh) 接触孔刻蚀方法
CN114578477B (zh) 具有衰减器的波导
KR101205066B1 (ko) 반도체 소자의 소자 분리 방법
CN105097525A (zh) 半导体器件的形成方法
CN102005373B (zh) 栅极及功率场效应管的制造方法
CN104701145B (zh) 半导体结构的形成方法
US8592276B2 (en) Fabrication method of vertical silicon nanowire field effect transistor
CN104347414B (zh) 鳍式场效应管的形成方法
CN107768375B (zh) 一种分裂栅的栅极形成方法
CN103187254B (zh) 一种双多晶硅栅的制造方法
CN104637799B (zh) 全自对准高密度沟槽栅场效应半导体器件制造方法
CN101710575B (zh) 一种防止深沟绝缘工艺中产生空洞的方法
CN102403234B (zh) 利用自对准技术制备具有高k金属栅的鳍形场效应晶体管的方法
CN113140500B (zh) 半导体结构的制作方法
US9508588B2 (en) Methods for fabricating integrated circuits with isolation regions having uniform step heights

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140514

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140514

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant