[go: up one dir, main page]

CN102163621B - 半导体器件以及制造半导体器件的方法 - Google Patents

半导体器件以及制造半导体器件的方法 Download PDF

Info

Publication number
CN102163621B
CN102163621B CN201110037386.XA CN201110037386A CN102163621B CN 102163621 B CN102163621 B CN 102163621B CN 201110037386 A CN201110037386 A CN 201110037386A CN 102163621 B CN102163621 B CN 102163621B
Authority
CN
China
Prior art keywords
region
polysilicon
guard ring
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110037386.XA
Other languages
English (en)
Other versions
CN102163621A (zh
Inventor
大西泰彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN102163621A publication Critical patent/CN102163621A/zh
Application granted granted Critical
Publication of CN102163621B publication Critical patent/CN102163621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

半导体器件以及制造半导体器件的方法。本发明要解决的问题是提供设置有外围区的半导体器件，该外围区宽度窄且呈现良好的电场驰豫和抗感应电荷的高鲁棒性。本发明的半导体器件具有第一导电型的半导体衬底的主面上的用于主电流流动的有源区101和该有源区101周围的外围区102。该外围区102包括由直部102a和连接直部102a的曲部102b组成的在包围有源区101的主面的表面区域中形成的第二导电型的保护环21。且经由绝缘膜8在保护环21的表面上，在保护环21的内圆周侧和外圆周侧上分别地以沉积方式形成环形的多晶硅场电极22的对。用曲部102b中的金属膜24来连接保护环21的表面与内圆周侧和外圆周侧的多晶硅场电极的对。

Description

半导体器件以及制造半导体器件的方法
相关申请的交叉引用
本申请基于2010年2月19日提交的日本专利申请No.2010-034602且要求该申请的优先权，该申请的内容通过引用结合于此。
技术领域
本发明涉及可应用于MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极晶体管)、双极晶体管、二极管等的高电压和高电流容量的半导体器件。本发明还涉及制造这种半导体器件的方法。
背景技术
半导体器件通常被分为横向半导体器件和纵向半导体器件。前者具有的诸电极在半导体衬底的一个表面上，且主电流沿着主面流动；后者具有的电极在两个表面上，且主电流在两个主面上的电极之间流动。在纵向半导体器件中，在导通状态中漂移电流的流动方向与截止状态中因反向偏压引起的耗尽层扩展的方向相同。在常规平面n沟道纵向MOSFET中，高电阻率n-漂移层用于在MOSFET的导通状态中在垂直方向上携带电流，且在截止状态中耗尽以保持击穿电压。减小高电阻率n-漂移层的厚度，即减少n-漂移层中的电流路径会导致MOSFET的显著导通电阻的减小，这归因于漂移层中电阻的减小。但是这种配置导致从p基区和n漂移层之间的pn结扩展的耗尽层宽度变窄。因此，电场强度很快达到硅的临界值，从而降低击穿电压。另一方面，呈现高击穿电压的半导体器件具有厚n-漂移层，且引起导致损耗增大的高导通电阻。这种导通电阻和击穿电压之间的关系被称作权衡关系。该权衡关系存在于诸如IGBT、双极晶体管、二极管等的半导体器件中。
同时，为了在纵向半导体器件中实现高击穿电压，器件需要包围流动着主电流的有源区的环形外围区。从主电流路径的观点来看该外围区为非有源区，且从半导体材料的有效使用的观点来看该外围区尽可能窄是所期望的。鉴于这一点，专利文献1公开了一种技术，其中外围区包括多个p型保护环、由多晶硅组成的第一场电极、以及由金属膜组成的第二场电极。在该文献的结构中，用于在保护环和场电极之间建立相同电位值的接触孔在外围区的隅角部中形成。因此，外围区的直部的宽度变窄，且用于有源区的面积被扩展。
专利文献2中公开了与半导体器件中的外围区有关的一种不同技术，其中在外围区中形成保护环和场电极。该多晶硅场电极穿过绝缘膜在内圆周侧和外圆周侧处置于各保护环的表面上。设置用于电连接保护环和场电极的金属电极。该结构有可能使场电极之间的间隙变窄。
专利文献1
日本未审查专利申请公开No.2008-193043(具体参考图5-1和图5-2)
专利文献2
日本未审查专利申请公开No.2009-117715(具体参考摘要、图1和图3)
虽然专利文献1中所公开的MOSFET用宽度窄的外围区获得高电场驰豫和抗感应电荷的高鲁棒性，但是需要在形成多晶硅场电极之前形成该p型保护环。在形成多晶硅栅和多晶硅场电极之后形成p型保护环的情况下，需要附加的光刻和离子注入步骤以形成p型保护环。这些附加步骤不仅增加制造成本，还倾向于造成p型保护环和多晶硅场电极之间的失准，其可能是降低电场驰豫性能和抗感应电荷的鲁棒性的因素。
专利文献2公开其中用于连接p型保护环和多晶硅场电极的区域形成为环形的器件，且用于连接p型保护环和多晶硅场电极的区域设置在外围区的直部中。因此，外围区中的宽度相对较大。
专利文献2中的该p型保护环在形成如专利文献1的器件中的场电极之前形成。因此，专利文献2的器件具有与以上所述的专利文献1的器件同样的问题。
发明内容
鉴于以上所述，本发明的一个目的是提供具有外围区的半导体器件，其中该外围区的宽度窄且呈现电场的高驰豫和抗感应电荷的高鲁棒性。本发明的另一目的是提供制造这种半导体器件的方法。
为了实现本发明的目的，根据本发明的半导体器件具有供主电流流动的有源区、以及第一导电型的半导体衬底的包围主面上的有源区的外围区。该外围区包括：由包围有源区的主面的表面区域中形成的直部和曲部组成的第二导电型的一个或多个保护环，以及经由绝缘膜在保护环上分离地置于保护环的内圆周侧和外圆周侧上的一对或多对环形的多晶硅场电极；其中该对多晶硅场电极包括多晶硅连接区，该多晶硅连接区从该对多晶硅场电极向其之间位置延伸，且在该之间位置处在曲部中的保护环表面上的绝缘膜中开有接触孔，且该多晶硅连接区用接触孔处的金属膜电连接到曲部中的保护环。
从两个多晶硅场电极向两个场电极之间的中间延伸的多晶硅连接区虽然是电连接的，但其可能是连续的或者是分离的。
根据本发明的半导体器件可以是其中有源区和外围区包括由p型区和n型区组成的超结平行pn层的器件，该p型区和n型区在垂直于半导体衬底的主面的方向上形成，且在沿着主面的方向彼此相邻地交替排列，且在第一主面侧中，在外围区中形成的交替导电型层用第一导电型区覆盖，该第一导电型区的杂质浓度比交替导电型层的杂质浓度低，且深度比第二导电型保护环的深度深。
优选在本发明的半导体器件中，外围区的曲部中的保护环的宽度比外围区的直部中的保护环的宽度大。该结构减小外围区的直部的宽度，从而提供减小芯片尺寸的优点。
优选在本发明的半导体器件中，多晶硅连接区的宽度最大为第二导电型保护环的深度的一半。该结构使得保护环具有连续环配置，且避免击穿电压的下降。
制造如以上所定义的半导体器件的方法包括以下步骤：在外围区中形成绝缘膜；在绝缘膜中打开窗口以形成保护环；在该窗口处形成第一绝缘膜；在该窗口的两侧在绝缘膜上形成一对多晶硅场电极，且同时在第一绝缘膜上形成多晶硅连接区；通过将绝缘膜和该对多晶硅场电极用作掩模来形成保护环；形成覆盖该对多晶硅场电极的第二绝缘膜；通过经由蚀刻第一绝缘膜和第二绝缘膜的处理使金属膜与多晶硅连接区和曲部中的保护环接触来形成用于电连接的接触孔，这些步骤按所列出的顺序来实现。该方法实现本发明的目的。
一种用于制造半导体器件的方法包括以下步骤：在绝缘膜中打开窗口以用于在有源区中形成第二导电性基区以及在外围区中形成第二导电型保护环；在有源区中形成多晶硅栅电极、在外围区中形成分离到内圆周侧和外圆周侧的一对多晶硅场电极，并形成从外围区的曲部中的分离到内圆周侧和外圆周侧的该对多晶硅场电极向该对场电极之间的位置延伸的多晶硅连接区；将多晶硅栅电极用作掩模在有源区中形成第二导电型基区，且将绝缘膜用作掩膜在外围区中形成第二导电型保护环；且形成接触孔以用于接触有源区中的主电极，以及形成接触孔以用于通过接触金属膜来使多晶硅连接区和第二导电型保护环的表面之间电连接，这些步骤按该顺序执行。该方法实现本发明的目的。
根据本发明的半导体器件具有有源区和包围该有源区的外围区。该外围区宽度窄，且呈现电场的高驰豫以及抗感应电荷的高鲁棒性。该半导体器件可无需光刻和离子注入的附加步骤而制造，这些附加步骤是在形成多晶硅场电极之前形成p型保护环所必需的。
附图简述
图1(a)和1(b)是根据本发明的示例1的半导体器件的纵向MOSFET的平面图；
图2是根据本发明的图1(a)和图1(b)的器件的沿着线A-A′所切的剖面图；
图3是根据本发明的图1(a)和图1(b)的器件的沿着线B-B′所切的剖面图；
图4是根据本发明的图1(a)和图1(b)的器件的沿着线C-C′所切的剖面图；
图5(a)和5(b)是根据本发明的示例2的半导体器件的纵向MOSFET的平面图；
图6是根据本发明的图5(a)和图5(b)的器件的沿着线D-D′所切的剖面图；
图7(a)、7(b)和7(c)是用于说明制造根据本发明的半导体器件的方法的形成氧化膜的步骤中的纵向MOSFET的剖面图；
图8(a)、8(b)和8(c)是用于说明制造根据本发明的半导体器件的方法的形成表面n-型区的步骤中的纵向MOSFET的剖面图；
图9(a)、9(b)和9(c)是用于说明制造根据本发明的半导体器件的方法的形成栅电极、多晶硅场电极、多晶硅连接区的步骤中的纵向MOSFET的剖面图；
图10(a)、10(b)和10(c)是用于说明制造根据本发明的半导体器件的方法的形成p型基区和p型保护环的步骤中的纵向MOSFET的剖面图；
图11(a)、11(b)和11(c)是用于说明制造根据本发明的半导体器件的方法的在包括p+接触区的有源区中形成MOSFET结构的步骤中的纵向MOSFET的剖面图；
图12(a)、12(b)和12(c)是用于说明制造根据本发明的半导体器件的方法的形成接触孔的步骤中的纵向MOSFET的剖面图；
图13(a)、13(b)和13(c)是用于说明制造根据本发明的半导体器件的方法的形成源电极和金属膜的步骤中的纵向MOSFET的剖面图；
图14是专利文献1中的对应于图1的沟槽栅MOSFET的边缘端接结构的剖面图；
图15是专利文献2中的对应于图2的沟槽栅MOSFET的边缘端接结构的曲部的剖面图；
图16(a)和16(b)是在不连续多晶硅连接区的情况下的根据本发明的半导体器件的沟槽栅MOSFET的边缘端接结构的曲部的剖面图；
图17是其中如图2所示有源区被改为沟槽栅型的MOSFET的剖面图；以及
图18是其中如图2所示有源区被改为二极管的半导体器件的剖面图。
符号描述
1-1：氧化物膜
1-2：打开窗口
1：n型漂移层
2：p型基区
3：表面n型漂移区
4：p+接触区
5：n+源区
6：栅绝缘膜
7：栅电极、多晶硅栅电极
8：场氧化物膜
8a：层间介电膜
9：源电极
10：n+半导体衬底
11：漏电极
12：最外的外围p型区
21、21a、21b、21c：p型保护环
22、22a、22b、22c：多晶硅场电极
22a-1、22b-1、22c-1：多晶硅场电极
24、24a、24b、24c：金属膜
25：多晶硅连接区
26a、26b：接触孔
27、27a、27b、27c：多晶硅延伸
27d、27e、27f：多晶硅延伸
41：n型漂移区
42：p型区
43：n-型低杂质浓度区
101：有源区
102：外围区
102a：直部
102b：曲部
具体实施方式
下文中参考附图具体描述根据本发明的半导体器件的实施例示例。只要描述不超过本发明的精神和范围，本发明不应限制在以下关于实施例的示例的描述。虽然在下文中第一导电型为n型，第二导电型为p型，但即使n型和p型互换该描述也是有效的。标记“+”或“-”分别表示具有该标记的区域中杂质浓度相对高或低。
示例1
图1(a)是图1(b)中所示平面栅型纵向MOSFET的部分平面图，且是由图1(b)中虚线正方形所指示的1/4部分的放大图。图2、3和4分别是图1(a)中沿着线A-A′、B-B′、和C-C′所切的剖面图。与“沟槽栅型”相反的“平面型”一词意味着其中栅电极经由栅绝缘膜置于半导体衬底的平面正面上的栅结构。半导体衬底的正面是以下描述中的半导体衬底的主面。图1(a)中指示：主电流在其中流动的有源区101中的p型基区2、由多晶硅构成的栅电极7、接触孔26a、外围区102中的p型保护环21、多晶硅场电极22a、22b和22c、曲部102b中的多晶硅连接区25、接触孔26b、以及最外p型区12。但是出于容易地理解图的目的，图1(a)省略了场绝缘膜、层间介电膜、金属膜、以及金属电极。如图2的剖面图所示，一对多晶硅场电极22(22a、22b或22c)经由场氧化物膜8置于各p型保护环21(21a、21b、或21c)的两侧上。在以下示例中场氧化物用作场绝缘膜。该多晶硅场电极22(22a、22b或22c)在p型保护环21(21a、21b或21c)的表面的两侧上被分为两个部分，且通过与接触孔26b(图1(a)中示出)处的金属膜24接触来电连接到p型保护环21(21a、21b或21c)，该接触孔26b设置在外围区的曲部102b中。除了接触孔26b所在之处外，该多晶硅场电极22(22a、22b或22c)通过场氧化物膜8与p型保护环21(21a、21b或21c)电绝缘。为了设置该接触孔26b，使曲部102b(如图3所示)中的p型保护环21的宽度比直部102a(如图2所示)中的p型保护环21的宽度宽。优选地，如图3的剖面视图所示，在曲部102b中设置多晶硅连接区25，从而有助于接触到金属膜24(24a、24b或24c)，以使该多晶硅场电极22(22a、22b或22c)通过与金属膜24(24a、24b或24c)接触来电连接到p型保护环21(21a、21b或21c)的表面。图4的剖面图(其为图1(a)所示的沿着线C-C′的剖面图)示出使金属膜24与p型保护环21的表面以及多晶硅连接区25的表面两者相接触，其中多晶硅连接区25从多晶硅场电极22延伸，由此形成p型保护环21和多晶硅场电极22之间的电连接。图4所示的p+型接触区4是在p型保护环21的表面上形成的p+区，用于改善金属膜24和p型保护环21之间的接触特性。图4还示出置于多晶硅连接区25和p型保护环21的表面之间的绝缘膜6。该绝缘膜6与栅绝缘膜同时形成。
为了形成用于电连接p型保护环21和多晶硅场电极22的金属膜24，需要确保接触所必要的开口宽度。然而在图2(其为沿着图1(a)中的线A-A′所切的剖面图)所示的p型保护环21的直部中，多晶硅场电极22和p型保护环21通过场氧化物膜8来绝缘且未电连接。因此，不需要将接触所必要的开口宽度制备成允许宽度尽可能与外围区的直部中的一样宽。可通过单单加宽外围区的曲部(图3)中的宽度来保留用于接触的开口宽度。外围区的曲部中的该配置有助于通过多晶硅场电极22和p型保护环21之间的电连接来获得公共电位。该金属膜24c形成为环形配置，且具有比外部多晶硅场电极22c更向外凸的悬伸部分。该悬伸部分起到场电极的作用。
关于图2中的附图标记，下文中对未在前面说明中给出的附图标记给出简单的描述。附图标记1表示n型漂移层，2为p型基区，3为表面n型漂移区，4为p+型接触区，5为n+型源区，6为栅绝缘膜，7为多晶硅栅电极，8为场氧化物膜，8a为层间介电膜，9为源电极，10为n+型半导体衬底，11为漏电极，以及12表示最外的外围p型区。
以下描述专利文献1中公开的如专利文献1中的剖面图图1和图2所示的MOSFET和根据本发明示例1的MOSFET之间的不同点。在以下描述中，专利文献1的图1和图2分别由本说明书的所附附图中的图14和图15来取代。如图14所示的专利文献1中公开的MOSFET包括半导体衬底200的有源区202中的p型基区210。在p型基区210的表面区域中形成源区217，且从源区217的表面形成沟槽214。通过经由栅绝缘膜251在沟槽214中形成栅电极216来制造沟槽栅结构。因为该沟槽栅结构，在用于制造对应于本发明示例1的外围区的边缘端接结构203的过程中，在形成p型保护环204之后形成多晶硅场电极207。因此在边缘端接结构203的直部中，该多晶硅场电极207放置成经由场氧化物膜205覆盖p型保护环204的整个表面。在如图15的剖面图所示的专利文献1的边缘端接结构中，p型保护环204-1和多晶硅场电极207电连接以获得公共电位。该电连接通过金属电极208-1填充接触孔A来执行，该接触孔A在由虚线长方形所示处从层间介电膜206的表面开始到达p型保护环201-1的表面而形成。如果在边缘端接结构203的直部中形成该电连接，外围区的宽度将变大。相应地，在要保持较小宽度的情况下，接触孔A不设置在直部中。在具有通过改变曲率而被放大的宽度的曲部中，接触孔A形成且用金属电极208-1来填充以获得电连接以及公共电位。
在根据本发明的示例1的MOSFET的情况下的平面栅结构中，与专利文献1的描述相反，p型基区2(参考图2)在形成由多晶硅组成的栅电极7之后将多晶硅栅电极7用作掩模来形成。在外围区中，多晶硅场电极22与多晶硅栅电极7同时形成，且将场氧化物膜8用作掩模来与p型基区同时形成p型保护环21。因此，原则上该p型保护环21不在多晶硅场电极22的正下方形成。但是，在热扩散处理中，该p型保护环21可在多晶硅场电极22下方扩展。
其结果是，为获得电场驰豫和抗电荷能力(下文中称作抗感应电荷的鲁棒性)而设置的多晶硅场电极22在厚场氧化物膜8上形成，然后打开用于离子注入的窗口，且将场氧化物膜8用作掩模通过离子注入和热扩散来形成p型保护环21。因此，多晶硅场电极22仅覆盖示例1中的p型保护环21的热扩散部分的内圆周侧和外圆周侧，而在专利文献1的沟槽栅结构中，由多晶硅场电极207覆盖p型保护环204的整个表面。为了确保电场驰豫和抗感应电荷的鲁棒性，需将多晶硅场电极22和p型保护环21电连接以获得公共电位。如果在外围区的直部102a中形成该电连接的接触区，则外围区的宽度变大。因此，在曲部102b中实现该接触(电连接)。本发明和专利文献1的描述中共同的想法是，在外围区的曲部中执行电连接以用于获取在多晶硅场电极22和p型保护环21之间的公共电位。但是，用于实现电连接的实际结构不同，如上所述。在此再次描述的如图3和图4所示的本发明的示例1中，p型保护环21的表面和多晶硅场电极22的表面优选为在曲部102b中通过金属膜24穿过多晶硅连接区25与两个物件相接触来相互电连接。此处，多晶硅场电极22经由场氧化物膜8分别形成在p型保护环的内圆周侧和外圆周侧。图3和图4所示的多晶硅连接区25是将多晶硅场电极22的内圆周侧和外圆周侧的部分直接连接的区域。即使多晶硅场电极22的内圆周侧部分和外圆周侧部分分离开且没有任何直接连接，当该分离部分通过例如金属膜24的另一手段相连接时对多晶硅场电极22的性能也不会产生问题。唯一必须满足的是多晶硅场电极22两侧的部分要电连接。
图16(a)和16(b)是外围区曲部示例的剖面图，其中该多晶硅连接区被切断且未直接连接。图16(a)是沿着图1(a)的线B-B′所切的剖面图，且图16(b)是沿着图1(a)的线C-C′所切的剖面图，后者亦为沿着图16(a)的线E-E′所切的剖面图。未直接连接的多晶硅连接区25在以下描述中被称作多晶硅延伸部分。如图16(a)所示，该多晶硅延伸部分包括从内圆周侧场电极22a-1、22b-1和22c-1向外圆周侧延伸的多晶硅扩展部分27a、27c和27e，以及从外圆周侧场电极22a-2、22b-2以及22c-2向内圆周侧延伸的多晶硅延伸部分27b、27d和27f。同样在该结构中，可通过与金属膜24接触来实现多晶硅延伸部分27和p型保护环21之间的电连接。与图3的多晶硅连接区25不同，在图16(a)的该结构中，分别在多晶硅延伸部分27a、27c和27e，以及多晶硅延伸部分27b、27d和27f之间不存在直接的连接。
在本发明的示例1中，如图3所示在多晶硅场电极对22两侧之间多晶硅连接区25连续的情况下，该多晶硅连接区25掩蔽连接区下方的部分，在该部分中p型保护环的一部分要在用于形成p型保护环21的离子注入、抑制离子注入和形成连续的p型保护环的过程来形成。该位置必须通过热扩散来连接以制成连续p型保护环21。相应地，该多晶硅连接区25需要具有受限的宽度。如果该p型保护环具有在多晶硅连接区25下方的间隙，则击穿电压可下降。因此，为了通过离子注入之后的热扩散在多晶硅连接区25的正下方获得连续p型保护环，多晶硅连接区25的宽度需要最大为p型保护环21的深度的一半尺寸。同样地，多晶硅延伸27的宽度优选在最大该p型保护环21的深度的一半尺寸处形成，多晶硅连接区25也是如此。
在曲部102b中的P型保护环21的宽度比外围区的直部中的大。该配置的优点在于，该电场驰豫可在曲部102b中的p型保护环21的小曲率半径中执行。接触孔26b中的金属膜24和p型保护环21的表面之间的接触以关于多晶硅连接区25线对称的配置来实现。因此，如果由于多晶硅连接区25的两侧之一处的接触孔部分中所粘附的灰尘或者类似物而出现不良电接触时，多晶硅连接区25的另一侧处的接触孔部分将用于p型保护环21和金属膜24之间的接触。因此，根据本发明的示例1不仅使得在没有任何附加处理的情况下形成多晶硅场电极22电连接到p型保护环，还以用于保持高击穿电压的外围区的减小宽度来确保电场驰豫和抗感应电荷的鲁棒性。该外围区的宽度减小对扩展用于主电流的有源区有帮助。
现在，在下文中将具体描述制造示例1的平面栅型MOSFET的方法。图7(a)、7(b)、7(c)，图8(a)、8(b)、8(c)，以及图9(a)、9(b)、9(c)是制造平面栅型MOSFET的过程中的半导体衬底的部分剖面图。图7(a)、7(b)和7(c)示出形成场氧化物膜的步骤；图8(a)、8(b)和8(c)示出形成n型区的的步骤；且图9(a)、9(b)和9(c)示出形成栅电极、多晶硅场电极以及多晶硅连接区的步骤。图7(a)、8(a)和9(a)示出有源区。图7(b)、8(b)和9(b)示出直部102a，其为外围区的对应于图1(a)的横截面A-A′的部分；图7(c)、8(c)和9(c)示出曲部102b，其为外围区的对应于图1(a)的横截面B-B′的部分。
通常用CZ(切克劳斯基)晶体来制备n+型半导体衬底10，且n型外延层1生长在衬底10上。通过热氧化在n型外延层1上形成氧化物膜1-1。参考图7(b)和7(c)，厚热氧化膜1-1留在外围区102a和102b上，且在用于形成p型保护环21的区域上通过图案化和蚀刻工艺来形成打开窗口1-2。然后，为了减小导通电阻，磷离子被注入到整个有源区101的整个表面区域以在有源区101的正面侧中形成表面n型漂移区3(图8(a))。与此同时，在外围区102a和102b上，将氧化层1-1用作掩模以实现仅将磷注入到图8(b)和8(c)所示的要形成p型保护环21的区域中。随后，形成由硅氧化物膜组成的栅绝缘膜6且沉积多晶硅层。通过图案化以及干法蚀刻工艺，在有源区101中形成栅电极7(图9(a))，且在外围区中形成多晶硅场电极22(图9(b))。在外围区的曲部102b中，形成多晶硅连接区25(图9(c))。因为干法蚀刻工艺作用于多晶硅层，从而得到亚微米级的尺寸精度，其有助于获得取决于电场驰豫和抗感应电荷的鲁棒性的稳定击穿电压。
接下来，图10(a)、10(b)、10(c)，图11(a)、11(b)、11(c)，以及图12(a)、12(b)、12(c)是制造平面栅型MOSFET的过程中的半导体衬底的部分剖面图。图10(a)、10(b)和10(c)示出形成p型基区2和p型保护环21的步骤；图11(a)、11(b)和11(c)示出在包括p+型接触区的有源区中形成MOSFET结构的步骤；以及图12(a)、12(b)和12(c)示出形成接触孔的步骤。参考图10(a)、10(b)和10(c)，通过硼注入和随后的热扩散工艺来同时形成p型基区2和p型保护环21。将多晶硅栅电极7用作掩模在有源区101中形成p型基区2；将氧化物膜1-1用作掩模，在外围区的直部102a和曲部102b中形成p型保护环21。因为p型保护环21与多晶硅场电极22以自对准方式形成，所以可实现高尺寸精度，其允许外围区的直部102a和曲部102b中的宽度减小。
随后，在图11(a)所示的有源区101中，通过使用抗蚀刻剂掩模(未在图中示出)在预设定的位置中注入硼离子以及随后的热扩散来形成p+型接触区4。同样地，通过使用抗蚀刻剂掩模在预设定的位置中注入砷离子形成n+型源区5。在这些工艺中，通过抗蚀刻剂(图中未示出)覆盖外围区的直部102a和曲部102b，以使硼和砷离子不被引入到外围区中。
之后，如图12(a)所示，通过CVD(化学气相沉积)来沉积层间介电膜8a，然后通过图案化工艺在有源区101中形成接触孔26a。在如图12(b)和12(c)所示的外围区中，直部中未设置接触孔，且曲部中设置有在p型保护环的表面上(图中未示出)以及多晶硅连接区的表面上部分打开的接触孔26b。
参考图13(a)、13(b)和13(c)，在形成开口之后沉积诸如铝-硅的金属且通过溅射工艺来粘合，且用湿法蚀刻来处理沉积的金属膜以形成源电极9。在执行该工艺的同时，在外围区中形成金属膜24，为导电连接设置该金属膜24以实现曲部102b中的p型保护环和多晶硅场电极之间的等电位(图4)。随后，形成钝化膜以用于正面保护且通过蒸发或溅射形成背面电极。从而完成示例1的纵向型MOSFET。
参考图9(a)、9(b)、9(c)和图10(a)、10(b)、10(c)所描述的根据本发明的示例1的MOSFET中，预先形成有源区101中的栅电极7和外围区中的多晶硅场电极22，且此后将栅电极7和外围区中的厚氧化物膜用作掩模来同时形成p型基区2和p型保护环21。这是与专利文献1中所公开的制造MOSFET的方法所不同的地方。由于制造步骤的顺序不同，示例1中的制造方法在p型保护环21的表面和多晶硅场电极22的表面之间用金属膜24形成导电连接的步骤上不同。
虽然以上对MOSFET进行了描述，本发明的相同效果可应用于IGBT，该IGBT通过在n+型半导体衬底10和漏电极11之间形成p+层，且配置有该p+层集电极和n+源区5的发射极来构成。
图17是其中图2的有源区被改为沟槽栅型的MOSFET的剖面图。本发明可应用于沟槽栅型MOSFET，如图17所示。具体而言，当在沟槽中嵌入多晶硅栅电极之后形成p型基区2的情况下，可获得如上所述的同样的效果。本发明可应用于沟槽栅型IGBT，该沟槽栅型IGBT包括在图17中的n+型半导体衬底10和漏电极11之间形成的p+层的集电极，以及沟槽栅型MOSFET的n+源区5的发射极。
图18是其中图2的有源区中的MOSFET由二极管替代的半导体器件的剖面图。本发明可应用于在有源区中不具有多晶硅膜但在外围区中具有保护环的器件。同样在该配置中，通过经由外围区的曲部中的金属膜在保护环和多晶硅平板之间形成导电连接来减小外围区的面积。
示例2
图5(a)和5(b)是与示例1不同的示例2的平面栅型超结MOSFET的平面图，其中图5(a)是由图5(b)的虚线长方形所示的部分的放大图，且图5(b)示出整个器件。图6是沿着图5(a)的线D-D′所切的剖面图。图6中与图2的附图标记相同的附图标记表示具有类似功能的部分。
示例2的纵向MOSFET和示例1的纵向MOSFET的不同之处在于，示例2中的n型漂移区中的杂质浓度由所谓的交替导电型层组成，该交替导电型层包括在垂直于主面的方向中形成且在平行于主面的方向上交替排列的p型区42和n型区41。外围区中存在的其它不同之处在于，在外围区的交替导电型层的正面侧中设置n-型低杂质浓度区43，且在所有p型保护环21a、21b和21c上设置金属膜24。在示例2中，具有与示例1中的p型保护环相同的功能的、在n-型低杂质浓度区43中形成的p型保护环21a、21b和21c提供与示例1同样的效果。举例而言，与示例1一样，在示例2中，导电地连接到p型保护环21a、21b和21c的多晶硅场电极可在不用附加处理步骤的情况下形成，且用于确保高击穿电压的外围区的宽度可被减小而保持电场驰豫和抗感应电荷的鲁棒性。外围区中的宽度减小允许供主电流流动的有源区的扩展。对于具有相同电流容量的半导体器件而言，芯片尺寸可被减小。通过在所有p型保护环21a、21b、21c上形成金属膜24，可进一步改善抗感应电荷的鲁棒性。同样，在示例1的结构中，金属膜24可在每个p型保护环上形成。
如以上关于具有示例1和2的平面栅结构的MOSFET器件的描述，本发明提供半导体器件和制造半导体器件的方法，其中由于外围区的宽度变窄芯片尺寸减小，且在没有用于形成p型保护环的光刻和离子注入的附加步骤的情况下，外围区呈现良好的电场驰豫和抗感应电荷的高鲁棒性。本发明不仅可应用于如示例1和2所述的MOSFET，还可应用于任何具有包括保护环结构和场电极结构的边缘端接结构的高电压功率半导体器件。本发明的效果可在包括IGBT、双极型晶体管、FWD(续流二极管)以及肖特基二极管的功率半导体器件中得到。

Claims (8)

1.一种半导体器件，具有在第一导电型的半导体衬底的主面上的用于主电流流动的有源区和包围所述有源区的外围区，所述外围区包括：
由直部和曲部构成的第二导电型的一个或多个保护环，其在所述主面的包围所述有源区的表面区域中形成，以及
一对或多对环形的多晶硅场电极，其分别经由绝缘膜置于所述保护环上的所述保护环的内圆周侧和外圆周侧上；其中
所述一对多晶硅场电极包括从所述一对多晶硅场电极中的一方向另一方延伸的第一多晶硅连接区以及从所述一对多晶硅场电极中的另一方向一方延伸的第二多晶硅连接区，在所述曲部中的保护环的表面上的所述绝缘膜中开有接触孔，所述第一多晶硅连接区及所述第二多晶硅连接区位于所述接触孔内；以及
用所述接触孔处的金属膜将所述第一多晶硅连接区及所述第二多晶硅连接区电连接到所述曲部中的所述保护环。
2.如权利要求1所述的半导体器件，其特征在于，
所述第一多晶硅连接区与所述第二多晶硅连接区相连。
3.如权利要求1所述的半导体器件，其特征在于，
所述第一多晶硅连接区与所述第二多晶硅连接区是用间隙分离开的。
4.如权利要求1至3的任一项所述的半导体器件，其特征在于，
所述有源区和所述外围区包括由p型区和n型区构成的交替导电型层，所述p型区和n型区在垂直于所述半导体衬底的主面的方向中形成且在沿着主面的方向彼此相邻地交替排列，且在第一主面侧中，在所述外围区中形成的所述交替导电型层被第一导电型区覆盖，所述第一导电型区的杂质浓度比所述交替导电型层的杂质浓度低，且深度比所述第二导电型的保护环的深度深。
5.如权利要求1至3的任一项所述的半导体器件，其特征在于，所述保护环的宽度在所述外围区的曲部中比在所述外围区的直部中大。
6.如权利要求5所述的半导体器件，其特征在于，所述第一多晶硅连接区与所述第二多晶硅连接区的宽度尺寸最大为所述第二导电型保护环的深度尺寸的一半。
7.一种制造如权利要求1中所定义的所述半导体器件的方法，所述方法包括以下顺序的步骤：
在所述外围区中形成所述绝缘膜；
在所述绝缘膜中打开窗口以形成所述保护环；
在所述窗口处形成第一绝缘膜；
在所述窗口的两侧在所述绝缘膜上形成所述一对多晶硅场电极，且同时在所述第一绝缘膜上形成所述第一多晶硅连接区与所述第二多晶硅连接区；
将所述绝缘膜和所述一对多晶硅场电极用作掩模形成保护环；
形成覆盖所述一对多晶硅场电极的第二绝缘膜；以及
经由蚀刻所述第一绝缘膜和所述第二绝缘膜的处理通过使所述金属膜与所述第一多晶硅连接区与所述第二多晶硅连接区和所述保护环在所述曲部中接触来形成用于执行电连接的接触孔，
所述步骤按上述顺序实现。
8.一种用于制造半导体器件的方法，包括以下顺序的步骤：
在绝缘膜中打开窗口以用于形成有源区中的第二导电基区以及外围区中的第二导电型的保护环；
形成所述有源区中的多晶硅栅电极、所述外围区中的分离到内圆周侧和外圆周侧的多晶硅场电极、以及在曲部中从分离到内圆周侧和外圆周侧的多晶硅场电极中的一方向另一方延伸的第一多晶硅连接区以及在曲部中从分离到内圆周侧和外圆周侧的所述多晶硅场电极中的另一方向一方延伸的第二多晶硅连接区；
将所述多晶硅栅电极用作掩模在所述有源区中形成所述第二导电型基区，且将所述绝缘膜用作掩膜在所述外围区中形成所述第二导电型的保护环；以及
在所述有源区中形成用于接触主电极的接触孔，以及通过接触金属膜来形成所述第一多晶硅连接及所述第二多晶硅连接区和所述第二导电型的保护环的表面之间的电连接的接触孔，
所述步骤按上述顺序进行。
CN201110037386.XA 2010-02-19 2011-01-31 半导体器件以及制造半导体器件的方法 Active CN102163621B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010034602A JP5509908B2 (ja) 2010-02-19 2010-02-19 半導体装置およびその製造方法
JP2010-034602 2010-02-19

Publications (2)

Publication Number Publication Date
CN102163621A CN102163621A (zh) 2011-08-24
CN102163621B true CN102163621B (zh) 2015-07-29

Family

ID=44464742

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110037386.XA Active CN102163621B (zh) 2010-02-19 2011-01-31 半导体器件以及制造半导体器件的方法

Country Status (3)

Country Link
US (1) US8432013B2 (zh)
JP (1) JP5509908B2 (zh)
CN (1) CN102163621B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476732B2 (en) * 2008-12-10 2013-07-02 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2012204811A (ja) * 2011-03-28 2012-10-22 Sony Corp 半導体装置
US9129819B2 (en) * 2011-08-05 2015-09-08 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN103703565B (zh) * 2011-09-28 2017-09-01 三菱电机株式会社 半导体装置
CN103035634B (zh) * 2011-10-09 2015-06-03 上海华虹宏力半导体制造有限公司 能够提高雪崩耐量能力的超结器件结构
JP2013149761A (ja) * 2012-01-18 2013-08-01 Fuji Electric Co Ltd 半導体装置
US9178014B2 (en) 2012-03-22 2015-11-03 Toyota Jidosha Kabushiki Kaisha Semiconductor device
CN102723278B (zh) * 2012-06-26 2017-03-29 上海华虹宏力半导体制造有限公司 半导体结构形成方法
CN104662667B (zh) 2012-11-29 2017-07-11 富士电机株式会社 半导体装置
US8829613B1 (en) * 2013-05-03 2014-09-09 Texas Instruments Incorporated Stepped dielectric for field plate formation
CN105393363B (zh) * 2013-06-27 2018-01-02 三菱电机株式会社 半导体器件及其制造方法
JP2015126193A (ja) * 2013-12-27 2015-07-06 株式会社豊田中央研究所 縦型半導体装置
JP2015185656A (ja) * 2014-03-24 2015-10-22 サンケン電気株式会社 半導体装置
DE102014109208A1 (de) * 2014-07-01 2016-01-07 Infineon Technologies Austria Ag Ladungskompensationsvorrichtung und ihre herstellung
JP6185440B2 (ja) * 2014-09-16 2017-08-23 株式会社東芝 半導体装置
JP6319454B2 (ja) * 2014-10-24 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
CN104377234A (zh) * 2014-11-05 2015-02-25 中国东方电气集团有限公司 采用金属截止场板的半导体器件终端单元结构及制造方法
JP6358343B2 (ja) * 2015-01-29 2018-07-18 富士電機株式会社 半導体装置
JP6649102B2 (ja) * 2016-02-05 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
JP6610786B2 (ja) * 2016-07-15 2019-11-27 富士電機株式会社 炭化珪素半導体装置
CN107134491B (zh) * 2017-03-29 2019-11-29 西安电子科技大学 基于弧形源场板的垂直结构电力电子器件
JP6804379B2 (ja) 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
JP2018186160A (ja) * 2017-04-25 2018-11-22 パナソニックＩｐマネジメント株式会社 半導体素子
EP3490006A1 (en) * 2017-11-24 2019-05-29 Nexperia B.V. Semiconductor device with edge termination structure and method of manufacture
JP7201288B2 (ja) * 2018-07-26 2023-01-10 ラピスセミコンダクタ株式会社 半導体装置
CN111106168B (zh) * 2018-10-26 2022-07-01 珠海零边界集成电路有限公司 半导体器件的终端耐压结构、半导体器件及其制造方法
CN114823873B (zh) * 2022-04-28 2023-10-27 电子科技大学 一种超结功率器件终端结构
WO2024203121A1 (ja) * 2023-03-30 2024-10-03 ローム株式会社 半導体装置
WO2024203119A1 (ja) * 2023-03-30 2024-10-03 ローム株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501855A (zh) * 2005-10-18 2009-08-05 飞思卡尔半导体公司 具有保护性外围区的半导体管芯以及形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205198A (ja) * 1996-01-24 1997-08-05 Toyota Motor Corp 電界効果型半導体装置及び半導体装置の製造方法
JP5011612B2 (ja) * 2000-10-31 2012-08-29 富士電機株式会社 半導体装置
JP4126915B2 (ja) * 2002-01-30 2008-07-30 富士電機デバイステクノロジー株式会社 半導体装置
JP5205856B2 (ja) * 2007-01-11 2013-06-05 富士電機株式会社 電力用半導体素子
US8008734B2 (en) * 2007-01-11 2011-08-30 Fuji Electric Co., Ltd. Power semiconductor device
JP2009117715A (ja) * 2007-11-08 2009-05-28 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501855A (zh) * 2005-10-18 2009-08-05 飞思卡尔半导体公司 具有保护性外围区的半导体管芯以及形成方法

Also Published As

Publication number Publication date
US20110204469A1 (en) 2011-08-25
JP2011171552A (ja) 2011-09-01
JP5509908B2 (ja) 2014-06-04
US8432013B2 (en) 2013-04-30
CN102163621A (zh) 2011-08-24

Similar Documents

Publication Publication Date Title
CN102163621B (zh) 半导体器件以及制造半导体器件的方法
US10236372B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
CN103219339B (zh) 半导体器件
JP5701802B2 (ja) 電力用半導体装置
CN107180855B (zh) 半导体装置
US20150179764A1 (en) Semiconductor device and method for manufacturing same
US10439060B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9881997B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP7643621B2 (ja) 半導体装置
CN106057888B (zh) 半导体装置以及半导体装置的制造方法
CN111952352B (zh) 超结半导体装置及超结半导体装置的制造方法
US10204980B2 (en) Semiconductor device and manufacturing method of the same
TWI741185B (zh) 半導體裝置及半導體裝置之製造方法
CN106057866B (zh) 半导体装置及半导体装置的制造方法
JP2020038986A (ja) 半導体装置
CN102254930A (zh) 半导体装置及其制造方法
JP7090073B2 (ja) 半導体装置
JP2024009372A (ja) 超接合半導体装置
CN111834448A (zh) 碳化硅半导体装置
JP2012160601A (ja) 半導体装置の製造方法
US20160254356A1 (en) Silicon carbide semiconductor device, method of manufacturing silicon carbide semiconductor device and method of designing silicon carbide semiconductor device.
CN117276312A (zh) 具有双屏蔽结构的碳化硅功率半导体器件及其制造方法
JP5023423B2 (ja) 縦型絶縁ゲート型電界効果トランジスタおよびその製造方法
US11430862B2 (en) Superjunction semiconductor device including parallel PN structures and method of manufacturing thereof
JP6185440B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: FUJI ELECTRIC CO., LTD.

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD.

Effective date: 20110921

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20110921

Address after: Kanagawa

Applicant after: Fuji Electric Co., Ltd.

Address before: Tokyo, Japan

Applicant before: Fuji Electric Systems Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant