[go: up one dir, main page]

CN102067345A - 用于制备具有双面钝化的半导体发光器件的方法 - Google Patents

用于制备具有双面钝化的半导体发光器件的方法 Download PDF

Info

Publication number
CN102067345A
CN102067345A CN2008801307819A CN200880130781A CN102067345A CN 102067345 A CN102067345 A CN 102067345A CN 2008801307819 A CN2008801307819 A CN 2008801307819A CN 200880130781 A CN200880130781 A CN 200880130781A CN 102067345 A CN102067345 A CN 102067345A
Authority
CN
China
Prior art keywords
layer
doping semiconductor
semiconductor layer
passivation layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2008801307819A
Other languages
English (en)
Inventor
江风益
王立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lattice Power Jiangxi Corp
Original Assignee
Lattice Power Jiangxi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lattice Power Jiangxi Corp filed Critical Lattice Power Jiangxi Corp
Publication of CN102067345A publication Critical patent/CN102067345A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018Bonding of wafers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/815Bodies having stress relaxation structures, e.g. buffer layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/84Coatings, e.g. passivation layers or antireflective coatings

Landscapes

  • Led Devices (AREA)

Abstract

一种制备半导体发光器件的方法,该方法包括在第一衬底上制备多层半导体结构,其中所述多层半导体结构包括第一掺杂半导体层,MQW有源层,第二掺杂半导体层以及第一钝化层。该方法进一步包括图形化并刻蚀部分所述第一钝化层以暴露所述第一掺杂半导体层,然后形成与所述第一掺杂半导体层连接的第一电极,接着,所述多层结构被邦定至第二衬底上并去除所述第一衬底,形成与所述第二掺杂半导体层连接的第二电极,此外,形成第二钝化层,其大体上覆盖所述多层结构的侧壁和未被所述第二电极覆盖的所述第二掺杂半导体层的部分表面。

Description

用于制备具有双面钝化的半导体发光器件的方法
技术领域
本发明涉及一种制备半导体发光器件的方法。更具体而言,本发明涉及一种制备能有效降低漏电流并增强器件的可靠性的新的具有双面钝化的半导体发光器件的方法。
背景技术
期待固态照明引领下一代照明技术。高度发光二极管(HB-LED)从作为光源用于显示器件至替代用于传统照明的灯泡,其应用数量越来越广泛。一般来说,成本,能效及亮度是决定LED商业生存能力的三个最主要的参数。
LED产生的光来自有源区,该区夹于受主掺杂层(p-型掺杂层)和施主掺杂层(n-型掺杂层)之间。当LED被施以正向电压时,载流子,包括来自p-型掺杂层的空穴和来自n-型掺杂层的电子在有源区复合。在直接带隙材料中,这种复合释放出光子形式的能量,或是波长对应有源区内材料的带隙能的光。
为保证LED的高效率,理想的是使载流子只在有源区复合,而不会在其他地方如LED侧面复合。然而,由于LED侧面上晶体结构的突然终止(abrupt termination),致使大量的复合中心存在于这样的表面上。此外,LED表面对它周围的环境非常敏感,这会导致额外的杂质和缺陷。环境诱使的损害可大大地降低LED的可靠性和稳定性。为了使LED与诸如温气,离子杂质,外界电场,热等多种环境因素隔绝并保持LED的功能性和稳定性,保持表面洁净并确保可靠的LED封装显得非常重要。另外,利用表面钝化保护LED表面同样也非常关键。一般来说表面钝化包括在LED表面上沉积非反应性材料组成的薄层。
图1图示了用于垂直电极结构LED的常规钝化方法。该LED结构从上至下包括钝化层100,n-侧(或p-侧)电极102,n-型(或p-型)掺杂半导体层104,基于多量子阱(MQW)结构的有源层106,p-型(或n-型)掺杂半导体层108,p-侧(或n-侧)电极110以及衬底112。
钝化层降低了不想发生的载流子在LED表面上的复合。对于图1中所示的垂直结构LED来说,表面复合趋向于发生在MQW有源区106的侧壁。尽管如此,由常规钝化层形成的侧壁覆盖,如图1所示的层100,往往不甚理想。这种质量差的侧壁覆盖一般是通过标准薄膜沉积技术如等离子增强化学汽相沉积(PECVD)和磁控溅射沉积获得。由钝化层形成的侧壁覆盖的质量在具有更陡峭台阶(steps)如台阶高于2μm的器件中更差,而对于大多数垂直电极LED来说大多如此。在这种情况下,钝化层往往含有大量的孔。这些孔的存在将大大降低钝化层减少载流子表面复合的能力。反过来,增大的表面复合率增加了反向漏电流量,从而导致LED效率和稳定性降低。此外,形成p-侧电极的金属会扩散至有源区,使漏电流增大。
发明内容
本发明的一个实施例提供一种制备半导体发光器件的方法,该方法包括在第一衬底上制备多层半导体结构,其中所述多层半导体结构包括第一掺杂半导体层,MQW有源层,第二掺杂半导体层以及第一钝化层。该方法进一步包括图形化并刻蚀部分所述第一钝化层以暴露所述第一掺杂半导体层,接着形成与所述第一掺杂半导体层连接的第一电极。接着,将所述多层结构邦定至第二衬底上并去除所述第一衬底,形成与所述第二掺杂半导体层连接的第二电极。此外,形成第二钝化层,其大体上覆盖所述第一和第二掺杂半导体层以及MQW有源层的侧壁,以及未被所述第二电极覆盖的所述第二掺杂半导体层的部分表面。
在该实施例的一个变型中,所述第二衬底包括下列材料中的至少一种:Cu,Cr,Si以及SiC。
在该实施例的一个变型中,所述第一钝化层包括下列材料中的至少一种:GaN和AlN。
在该实施例的一个变型中,所述第二钝化层包括下列材料中的至少一种:SiOx,SiNx以及SiOxNy
在该实施例的一个变型中,所述第一掺杂半导体层是p-型掺杂半导体层。
在该实施例的一个变型中,所述第二掺杂半导体层是n-型掺杂半导体层。
在该实施例的一个变型中,所述MQW有源层包括GaN和InGaN。
在该实施例的一个变形中,所述第一衬底包括由沟槽和台面组成的预制图形。
在该实施例的一个变型中,形成所述第二钝化层包括下列方法中的至少一种:等离子增强化学汽相沉积(PECVD),磁控溅射沉积以及电子束(e-束)蒸发。
在该实施例的一个变型中,所述第一钝化层的厚度为100~2000埃,且所述第二钝化层的厚度为300~10000埃。
附图说明
图1图示用于垂直电极结构LED的常规钝化方法。
图2A图示根据本发明一个实施例的具有被预制图形化成沟槽和台面的部分衬底。
图2B图示根据本发明一个实施例的预制图形化衬底的横截面视图。
图3给出一张图表说明根据本发明一个实施例的制备具有双面钝化的发光器件的步骤。
具体实施方式
给出以下描述,使得本领域技术人员能够制造和使用本发明,且这些描述是在具体应用及其需求的背景下提供的。对于本领域技术人员来说,公开实施例的多种变型是显而易见的,且在不偏离本发明精神实质和范围的前提下,这里限定的一般原理可应用于其他实施例和应用中。因此,本发明并不限于所给出的实施例,而是与权利要求的最宽范围一致。
本发明的实施例提供一种制备具有双面钝化的LED器件的方法。双面钝化覆盖器件的上下两面,可有效降低载流子的表面复合,进而提高LED器件的稳定性。在本发明的一个实施例中,取代只沉积单个钝化层的做法,在多层半导体结构(包括n-型掺杂层,p-型掺杂层及有源层)的外表面上沉积两个钝化层(上钝化层和下钝化层)。下钝化层的存在使有源区和p-侧(或n-侧)电极之间基本上隔绝。在本发明的一个实施例中,下钝化层的形成应用的是与形成多层结构相同的沉积方法,因此简化了制备过程。
制备衬底
InGaAlN(InxGayAl1-x-yN,0≤x≤1,0≤y≤1)是用于制备短波长发光器件的优选材料中的一种。为了在常规大面积衬底(如Si晶片)上生长无裂纹多层InGaAlN结构以促进高质量、低成本、短波长LED的大规模生产,这里介绍一种包括预制图形化衬底成沟槽和台面的生长方法。预制图形化衬底成沟槽和台面能有效释放多层结构内由于衬底表面和多层结构之间晶格系数和热膨胀系数不匹配导致的应力。
图2A图示了根据本发明一个实施例的利用光刻和等离子刻蚀技术而具有预刻蚀图形的部分衬底的顶视图。刻蚀得到方形台面200和沟槽202。图2B通过图示根据本发明一个实施例的图2A中沿着水平线AA’的预制图形化衬底的横截面视图,更加清楚地图示了台面和沟槽的结构。正如图2B所示,沟槽204的侧壁有效地形成了隔离台面结构,如台面202及部分台面208和210的侧壁。每个台面限定一个独立的表面区域用于生长单个的半导体器件。
应注意的是,可以应用不同的光刻和刻蚀技术在半导体衬底上形成沟槽和台面。同样应注意的是,除了形成图2A所示的正方形台面200,通过改变沟槽202的图形可形成任选的几何形状。这些任选几何形状的其中一些可包括但不限于:三角形,矩形,平行四边形,六边形,圆形或其他不规则形状。
制备具有双面钝化的发光器件
图3给出流程图说明根据本发明一个实施例的制备具有双面钝化的发光器件的步骤。在步骤3A中,预制图形化而具有沟槽和台面的衬底制备完成后,利用多种生长技术可形成InGaAlN多层结构,其中生长技术包括但不限于金属有机化学汽相沉积(MOCVD)。制成的LED结构可包括衬底302,可以是Si晶片;n-型掺杂半导体层304,可以是Si掺杂GaN层;有源层306,可以是GaN/InGaN MQW结构;p-型掺杂半导体层308,可以是Mg掺杂GaN层。应注意的是,p-型层和n-型层的生长顺序可以颠倒。
在步骤3B,应用与形成InGaAlN多层结构相同的生长技术,在p-型掺杂半导体层上面形成第一(下)钝化层310。在本发明一个实施例中,应用相同的MOVCD生长技术形成下钝化层310。因为现在只需一个MOCVD生长步骤用于生长InGaAlN多层结构和下钝化层,所以简化了制备步骤。可用于形成下钝化层310的材料包括但不限于:未掺杂的GaN和未掺杂的AlN。下钝化层的厚度范围为100~2000埃。在一个实施例中,下钝化层的厚度大约是500埃。对应步骤3B的图形图示了下钝化层310沉积后的横截面视图。
在步骤3C中,应用光刻和刻蚀技术蚀刻掉部分钝化层312,以暴露部分p-型掺杂层308。在一个实施例中,选择蚀刻掉的区域既可获得足够的面积用于电接触,又可在p-侧电极和器件边缘之间获得足够的距离。图3D图示了部分钝化层312被刻蚀后多层结构的顶视图。应注意的是,p-型掺杂层308暴露的区域可具有除方形以外的其他几何图形。因为钝化层312的材料组成和p-型掺杂层308相似,所以干法刻蚀技术也可用于刻蚀部分钝化层312。尽管如此,在一定条件下,湿法刻蚀技术也可用于蚀刻部分钝化层312。在本发明一个实施例中,在一定生长条件下,p-型掺杂层308具有Ga-极性InGaAlN表面,且未掺杂GaN钝化层312具有N-极性表面。因此,选择性化学刻蚀可用于蚀刻部分未掺杂GaN钝化层312,同时保持p-型掺杂层308完好无损。在本发明一个实施例中,用于选择性蚀刻部分未掺杂GaN钝化层312的溶液是H3PO4溶液。
在步骤3E中,部分刻蚀下钝化层312后,在多层结构316上沉积金属层314,以形成电极。若多层结构316的上层是p-型掺杂材料,那么电极就是p-侧电极。p-侧电极包括几种类型的金属,如镍(Ni),金(Au),铂(Pt),以及它们的合金。金属层314的沉积可利用蒸发技术如电子束(e-束)蒸发来实现。
在步骤3F中,多层结构316被倒置并被绑定至支撑导电衬底318上。应注意的是,在一个实施例中,支撑导电结构318包括支撑衬底320和邦定层322。此外,可在金属层314上沉积邦定金属层,以方便邦定过程。支撑衬底层320导电且可包括硅(Si),铜(Cu),碳化硅(SiC),铬(Cr),以及其他材料。邦定层322可包括金(Au)。图3G图示了绑定后的多层结构。
在步骤3H中,衬底302被去除。能应用于去除衬底层302的技术可包括但不限于:机械打磨,干法刻蚀,化学刻蚀,以及上述方法的任何组合。在一个实施例中,去除衬底应用的是化学刻蚀法,它包括将多层结构浸入一种基于氢氟酸,硝酸及醋酸的溶液中。应注意的是,可选的是,支撑衬底层320在这种化学刻蚀中能得到保护。
在步骤3I中,去除多层结构的边缘,以减少表面复合中心并保证高的材料质量贯穿整个器件。然而,若生长程序能确保多层结构良好的边缘质量,那么边缘去除就是可选的。
在步骤3J中,边缘去除之后,在多层结构上面形成另一电极324。应注意的是,因为多层结构312在晶片邦定过程期间被倒置,所以现在的上层是n-型掺杂半导体层。因此,新形成的电极是n-侧电极324。n-侧金属的组成和形成过程可与p-侧电极的组成和形成过程相似。
在步骤3K中,沉积第二(或上)钝化层326。可用于形成上钝化层的材料包括但不限于:SiOx,SiNx以及SiOxNy。多种薄膜沉积技术如PECVD和磁控溅射沉积均可用于上钝化层的沉积。上钝化层的厚度为300~10000埃。在本发明一个实施例中,上钝化层的厚度大约是2000埃。
在步骤3L中,光刻图形化并刻蚀上钝化层,以暴露n-侧电极。
给出本发明实施例的上述描述只旨在说明和描述,它们并非是穷尽性的或是将本发明限于所公开的形式。因此,对于本领域技术人员来说,许多修改和变型是显而易见的。此外,上述公开并非旨在限制本发明。本发明的范围由其所附权利要求来限定。

Claims (20)

1.一种制备半导体发光器件的方法,该方法包括:
在第一衬底上制备多层半导体结构,其中所述多层半导体结构包括第一掺杂半导体层,MQW有源层,第二掺杂半导体层以及第一钝化层;
图形化并刻蚀部分所述第一钝化层以暴露所述第一掺杂半导体层;
形成与所述第一掺杂半导体层连接的第一电极;
将所述多层结构邦定至第二衬底上;
去除所述第一衬底;
形成与所述第二掺杂半导体层连接的第二电极;以及
形成第二钝化层,其大体上覆盖所述第一和第二掺杂半导体层以及MQW有源层侧壁,以及未被所述第二电极覆盖的所述第二掺杂半导体层的部分表面。
2.根据权利要求1所述的方法,其特征在于所述第二衬底包括下列材料中的至少一种:Cu,C,Si,以及SiC。
3.根据权利要求1所述的方法,其特征在于所述第一钝化层包括下列材料中的至少一种:未掺杂氮化镓(GaN)和未掺杂氮化铝(AlN)。
4.根据权利要求1所述的方法,其特征在于所述第二钝化层包括下列材料中的一种:氧化硅(SiOx),氮化硅(SiNx)以及氧氮化硅(SiOxNy)。
5.根据权利要求1所述的方法,其特征在于所述第一掺杂半导体层是p-型掺杂半导体层。
6.根据权利要求1所述的方法,其特征在于所述第二掺杂半导体层是n-型掺杂半导体层。
7.根据权利要求1所述的方法,其特征在于所述MQW有源层包括GaN和InGaN。
8.根据权利要求1所述的方法,其特征在于所述第一衬底包括沟槽和台面组成的预制图形。
9.根据权利要求1所述的方法,其特征在于所述第二钝化层可应用下列方法中的至少一种来形成:等离子增强化学汽相沉积(PECVD),磁控溅射沉积以及e-束沉积。
10.根据权利要求1所述的方法,其特征在于所述第一钝化层的厚度为100~2000埃,且第二钝化层的厚度为300~10000埃。
11.一种半导体发光器件,该器件包括:
衬底;
位于所述衬底上的第一掺杂半导体层;
位于所述第一掺杂半导体层上的第二掺杂半导体层;
位于所述第一和第二掺杂半导体层之间的多量子阱(MQW)有源层;
与所述第一掺杂半导体层连接的第一电极;
第一钝化层,其位于所述第一电极和所述第一掺杂半导体层之间除欧姆接触区之外的区域;
其中所述第一钝化层实质上隔离所述第一电极与所述第一掺杂半导体层的边缘,从而降低表面复合;以及
第二钝化层,其大体上覆盖所述第一和第二掺杂半导体层以及MQW有源层的侧壁,以及未被所述第二电极覆盖的所述第二掺杂半导体层的部分水平表面。
12.根据权利要求11所述的半导体发光器件,其特征在于所述衬底包括下列材料中的至少一种:Cu,Cr,Si以及SiC。
13.根据权利要求11所述的半导体发光器件,其特征在于所述第一钝化层包括下列材料中的至少一种:氮化镓(GaN)和氮化铝(AlN)。
14.根据权利要求11所述的半导体发光器件,其中第二钝化层包括下列材料中的至少一种:氧化硅(SiOx),氮化硅(SiNx)以及氧氮化硅(SiOxNy)。
15.根据权利要求11所述的半导体发光器件,其特征在于所述第一掺杂半导体层是p-型掺杂半导体层。
16.根据权利要求11所述的半导体发光器件,其特征在于所述第二掺杂半导体层是n-型掺杂半导体层。
17.根据权利要求11所述的半导体发光器件,其特征在于所述MQW有源层包括GaN和InGaN。
18.根据权利要求11所述的半导体发光器件,其特征在于所述第一和第二掺杂半导体层在具有沟槽和台面构成的预制图形的衬底上生长。
19.根据权利要求11所述的方法,其特征在于所述第二钝化层可利用下列方法中的至少一种来形成:等离子增强化学汽相沉积(PECVD),磁控溅射沉积以及电子束(e-束)蒸发。
20.根据权利要求11所述的方法,其特征在于所述第一钝化层的厚度为100~2000埃,且第二钝化层的厚度为300~10000埃。
CN2008801307819A 2008-08-19 2008-08-19 用于制备具有双面钝化的半导体发光器件的方法 Pending CN102067345A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2008/001490 WO2010020066A1 (en) 2008-08-19 2008-08-19 Method for fabricating semiconductor light-emitting device with double-sided passivation

Publications (1)

Publication Number Publication Date
CN102067345A true CN102067345A (zh) 2011-05-18

Family

ID=41706802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801307819A Pending CN102067345A (zh) 2008-08-19 2008-08-19 用于制备具有双面钝化的半导体发光器件的方法

Country Status (6)

Country Link
US (1) US20110140081A1 (zh)
EP (1) EP2316138A1 (zh)
JP (1) JP2012500479A (zh)
KR (1) KR20110049799A (zh)
CN (1) CN102067345A (zh)
WO (1) WO2010020066A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110943149A (zh) * 2019-12-20 2020-03-31 佛山市国星半导体技术有限公司 一种抗水解红光led芯片及其制作方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101650021B1 (ko) * 2010-09-15 2016-08-30 엘지이노텍 주식회사 발광 소자
EP2448378A1 (en) 2010-10-26 2012-05-02 ATOTECH Deutschland GmbH Composite build-up materials for embedding of active components
CN102479894A (zh) * 2010-11-25 2012-05-30 同方光电科技有限公司 一种GaN基材料的发光二极管及其制备方法
CN102544288A (zh) * 2010-12-27 2012-07-04 同方光电科技有限公司 一种外延结构的GaN基材料发光二极管及其制备方法
US8754424B2 (en) 2011-08-29 2014-06-17 Micron Technology, Inc. Discontinuous patterned bonds for semiconductor devices and associated systems and methods
US9484492B2 (en) * 2015-01-06 2016-11-01 Apple Inc. LED structures for reduced non-radiative sidewall recombination
DE102015120089A1 (de) * 2015-11-19 2017-05-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
EP3182460A1 (en) * 2015-12-18 2017-06-21 IMEC vzw Method of fabricating an enhancement mode group iii-nitride hemt device and a group iii-nitride structure fabricated thereof
US10153401B2 (en) * 2016-12-16 2018-12-11 Intel Corporation Passivated micro LED structures suitable for energy efficient displays
CN110444604B (zh) * 2019-09-03 2023-07-07 常山弘远电子有限公司 一种ac-dc低压续流二极管芯片结构
WO2024047784A1 (ja) * 2022-08-31 2024-03-07 国立大学法人東北大学 半導体装置およびその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3338360B2 (ja) * 1998-03-23 2002-10-28 三洋電機株式会社 窒化ガリウム系半導体ウエハの製造方法
JP2000174339A (ja) * 1998-12-04 2000-06-23 Mitsubishi Cable Ind Ltd GaN系半導体発光素子およびGaN系半導体受光素子
DE60329576D1 (de) * 2002-01-28 2009-11-19 Nichia Corp Nitrid-halbleiterbauelement mit einem trägersubstrat und verfahren zu seiner herstellung
JP3770386B2 (ja) * 2002-03-29 2006-04-26 ユーディナデバイス株式会社 光半導体装置及びその製造方法
JP4123828B2 (ja) * 2002-05-27 2008-07-23 豊田合成株式会社 半導体発光素子
US6744196B1 (en) * 2002-12-11 2004-06-01 Oriol, Inc. Thin film LED
JP4325232B2 (ja) * 2003-03-18 2009-09-02 日亜化学工業株式会社 窒化物半導体素子
CA2528216C (en) * 2003-05-02 2014-04-08 Picometrix, Llc Pin photodetector
US7244628B2 (en) * 2003-05-22 2007-07-17 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor devices
JP4295669B2 (ja) * 2003-05-22 2009-07-15 パナソニック株式会社 半導体素子の製造方法
JP2005045054A (ja) * 2003-07-23 2005-02-17 Sharp Corp Iii族窒化物半導体発光素子
US7122827B2 (en) * 2003-10-15 2006-10-17 General Electric Company Monolithic light emitting devices based on wide bandgap semiconductor nanostructures and methods for making same
US20050151136A1 (en) * 2004-01-08 2005-07-14 Heng Liu Light emitting diode having conductive substrate and transparent emitting surface
JP2004140416A (ja) * 2004-02-12 2004-05-13 Showa Denko Kk 半導体発光素子
DE102004029412A1 (de) * 2004-02-27 2005-10-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines solchen Halbleiterchips
KR101254539B1 (ko) * 2004-04-28 2013-04-19 버티클 인코퍼레이티드 수직 구조 반도체 장치
JP4999696B2 (ja) * 2004-10-22 2012-08-15 ソウル オプト デバイス カンパニー リミテッド GaN系化合物半導体発光素子及びその製造方法
JP2006156968A (ja) * 2004-10-26 2006-06-15 Doshisha Co Ltd 発光素子
CN100399588C (zh) * 2004-11-08 2008-07-02 晶元光电股份有限公司 点光源发光二极管结构及其制造方法
CN1697205A (zh) * 2005-04-15 2005-11-16 南昌大学 在硅衬底上制备铟镓铝氮薄膜及发光器件的方法
DE102006034847A1 (de) * 2006-04-27 2007-10-31 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP4894411B2 (ja) * 2006-08-23 2012-03-14 日立電線株式会社 半導体発光素子
CN101005110A (zh) * 2007-01-12 2007-07-25 中国科学院上海微系统与信息技术研究所 采用金属键合工艺实现氮化镓发光二极管垂直结构的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110943149A (zh) * 2019-12-20 2020-03-31 佛山市国星半导体技术有限公司 一种抗水解红光led芯片及其制作方法

Also Published As

Publication number Publication date
KR20110049799A (ko) 2011-05-12
JP2012500479A (ja) 2012-01-05
EP2316138A1 (en) 2011-05-04
US20110140081A1 (en) 2011-06-16
WO2010020066A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
CN102067346B (zh) 具有钝化层的半导体发光器件及其制造方法
CN102017193B (zh) 具有双面钝化的半导体发光器件
CN102067345A (zh) 用于制备具有双面钝化的半导体发光器件的方法
JP6546432B2 (ja) 縦方向構造を有するledの製作方法
US8546819B2 (en) Light emitting device and fabrication method thereof
JP4699258B2 (ja) フリップチップ発光ダイオード及びその製造方法
US8791480B2 (en) Light emitting device and manufacturing method thereof
KR20100035846A (ko) 발광 소자 및 그 제조방법
CN102067340B (zh) 具有在p-型层内钝化的半导体发光器件
JP5075786B2 (ja) 発光装置及びその製造方法
KR101428066B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR100609118B1 (ko) 플립 칩 발광다이오드 및 그 제조방법
KR101480551B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
JP2010165983A (ja) 発光チップ集積デバイスおよびその製造方法
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
KR20090112854A (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
KR101101954B1 (ko) 확산방지층을 가지는 전극구조체를 구비한 수직형 구조의 그룹 Ⅲ족 n형 질화물계 반도체 소자 및 이를 포함하는 발광다이오드 소자
TWI493759B (zh) 發光二極體結構及其製造方法
KR20130049894A (ko) 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110518